TW561597B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW561597B
TW561597B TW091123265A TW91123265A TW561597B TW 561597 B TW561597 B TW 561597B TW 091123265 A TW091123265 A TW 091123265A TW 91123265 A TW91123265 A TW 91123265A TW 561597 B TW561597 B TW 561597B
Authority
TW
Taiwan
Prior art keywords
layer
conductive pattern
lead
terminal
electrode pads
Prior art date
Application number
TW091123265A
Other languages
English (en)
Inventor
Tetsuro Asano
Mikito Sakakibara
Hideyuki Inotsume
Haruhiko Sakai
Shigeo Kimura
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Application granted granted Critical
Publication of TW561597B publication Critical patent/TW561597B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

561597 五、發明說明（l) - [發明所屬之技術領域] 本發明係關於半導體裝置，特別是藉由在導電圖案上 下工夫’以降低使用者在裝配設計上的不便，同時在高頻 用途上^幵其特性之半導體裝置。 [先前技術] ' 在行動電話等移動通訊機器中，多使用GHz帶的微 波’在天線的切換電路或收送訊的切換電路等方面，則多 使用可切換該等的高頻訊號之開關元件（例如，特開平9 一 1 8 1 6 4 2號）。該元件，多用以處理高頻率，因此較常使用 採用珅化鎵（GaAs)的場效電晶體（以下稱fet)，因此也促 進了將前述開關電路本身積體化的單石微波積體電路 (MM 1C)的開發。 此外’為實現傳統之半導體裝置的小型化、低價格化 之目的’而有晶片尺寸封裝（chip size package)技術之 提出。以下’有關該半導體裝置，係以本質為化合物半導 體之GaAs的雙連開關電路裝置為例進行說明。 第11圖係顯示傳統之化合物半導體開關電路裝置之電 路圖。其係由：通道層表面上設有源極電極、閘極電極及 沒極電極的第一、第二FET之FETal、FETa2與第三、第四 FET之FETbl、FETb2 ;與第一、第二FET的各源極電極（或 没極電極）相連接之第一、第二輸入端子之iNah iNa2; 與第三、第四FET的各源極電極（或汲極電極）相連接的第 二、第四輸入端子之INbl、INb2;與第一、第二feT的汲 極電極（或源極電極）相連接的第一共用輸入端子之〇UTa ;
314085.ptd 第8頁 561597 五、發明說明（2) — 與第三，第四的FET的汲極電極（或源極電極）相連接的第 —共用輸入端子OUTb;連接第一、第三FET之FETal、 1?£1'1)1的各閘極電極與第一控制端子之（：：1：1-1的電阻1^1、 Rbl ;以及連接第二、第四的FET之FETa2、FETb2的各閘極 電極與第二控制端子之C11 - 2的電阻R a 2、R b 2所構成。° 電阻Ral、Ra2與Rbl、Rb2，係配置用來防止高頻訊號 相較於交流接地之控制端子Ct 1-1、Ct 1-2的直流電位而$ 由閘極電極漏失。 ^ 苐一、第一 F E T之F E T a 1、F E T a 2以及第三、第四ρ £ 丁之 FETM、與FETb2係由GaAs MESFET(耗盡型FET)所構成，並 於G a A s基板上積體化。 ” 第11圖所示之電路，係以：使用GaAs MESFET之稱為 單刀雙擲（Single Pole Double Throw，SPDT)之化合物半 導體開關電路裝置的2組原理電路所構成，其特點在於將 各控制端子共用化，形成合計8個針腳，雙連開關化之裝 置。 ’ 以下，參照第1 1圖說明有關本發明之化合物半導體開 關電路裝置的動作。 施加於第一與第二控制端子c 11 - 1、c 11 - 2之控制訊號 係為互補訊號，施加Η準位訊號側的FET導通（ON)，將施加 於較入端子I N a 1、I N a 2的任一方之輸入訊號以及施加於輸 入端子INbl、IN b 2的任一方之輸入訊號傳達至各共用輸出 端子OUTa與OUTb。 例如將Η準位訊號施加於控制端子C11 - 1時，開關元件
561597 五、發明說明（3) 之FETal、FETbl即導通，將輸入端子iNal的訊號傳達至輸 出端子OUTa並將輸入端子iNbl的訊號傳達至輸出端子 OUTb。之後，脾位訊號施加於控制端子Ct 1-2時，開關元 件之FETa2、FETb2即導通，將輸入端子INa2的訊號傳達至 輸出端子OUT a並將輸入端子iNb 2的訊號傳達至輸出端子 0UTb〇 因此存在有2種類的訊號，欲選擇其中之一時，例如 存在有行動電話等移動體通訊機器中所使用之CDMA方式的 訊號與GPS方式的訊號時，欲從中選擇其一時，將CDMA方 式的平衡訊號（或GPS方式的平衡訊號）連接於輸入端子 INal、INbl’將GPS方式的平衡訊號（或CDMA方式的平衡訊 號）連接於輸入端子I N a 2、I N b 2，則可按照施加於控制端 子C11 - 1、C11 - 2的控制訊號的準位而從輸出端子〇 υ τ a、 OUTb的兩端取出CDMA方式的平衡訊號或GPS方式的平衡訊 號。亦即做為雙連開關元件而動作。 弟1 2圖係顯不將傳統之化合物半導體開關電路裝置積 體化成化合物半導體晶片3 0 3的一實例。 、 在GaAs基板上將用以進/f亍開關的2組成對的FETal、 FETa2以及FETbl、FETb2配置於基板中央部的左右兩側， 並將電阻Ral、Ra2、Rbl、Rb2連接於各FET的^極電極。 此外，端子為輸入端子INal、INa2、INbl、INb2，共用輸 出端子OUTa、OUTb，控制端子Ct卜：l、Ct 1、2等8個端子（參 照第1 3圖），而對應各端子的電極焊墊I a 1、j a2、！ b丨、^ Ib2、Oa、Ob、（Π、C2則配設於基板的周邊。此外，點線
314085.ptd 第10頁 561597 五、發明說明（4) 所示之第二層配線係為與各FET的閘極電極同時形成之閘 極金屬層（Ti/pt/Au)77,實線所示之第三層配線為用以進 行各元件的連接與焊墊的形成之焊墊金屬層（Ti/Pt/Au) 78。與第一層基板作歐姆接觸之歐姆金屬層（AuGe/Ni/Au) 係為开> 成各F E T的源極電極、汲極電極、以及各電阻兩端 的取出電極之金屬層，在第丨2圖中，其因與焊墊金屬層重 宜之故而未加以圖不。 此外，為實現上述開關電路裝置的封裝件小型化之目 的’係採用晶片尺寸封裝技術，在絕緣基板上配設例如鍍 金之導電圖案然後在其上固定開關電路裝置的化合物半導 體晶片’再以樹脂覆蓋絕緣基板與半導體晶片。 然而’在上述所示之雙連開關電路裝置中，如第丨3圖 的電路方塊圖所示，必須在使用者側的基板使以訊號路徑 交叉。為此而在封裝件外配設使RF訊號路徑交叉的配線， 則即使提供CSP之小型化的晶片，仍將導致使用者側的基 板佔有面積變大、以及基板設計時的各種限制等問題的產 生。 因此，如第1 4圖與第1 5圖所示，有在設於基板的導電 圖案上下工夫使RF訊號路徑在封裝件内部實質交叉者。 導電圖案3 0 2係以鍍金形成，其由配設於絕緣基板3 0 1 上的8條引線（1 ead) 3 0 2所構成，並與配設於半導體晶片 3 0 3外周之電極焊墊對應配設。 導電圖案3 0 2中的1條引線，例如引線3 0 2c係以與端子 對應之貫通孔3 0 5做為始端，通過半導體晶片3 0 3的下方然
314085.ptd 第11頁 561597 五、發明說明（5) 後自晶片的端緣露出而延伸至線踹。 置雖未限定為"4圖所示置乂線302C:露出的位 時’除了由始端延伸至晶以的S'固定半導體晶片 老w i Θ下方的部分外，必須配今$少 一处引線3 0 2c由晶片的端緣露出的露 。此° 焊線固定於該露出冑，因此理者缺七刀此外，因將 合的必要面積。除此之外須露出用以進行接 迴繞過引線嶋的方式延伸然後從 =一 半導體晶片303的固定領域中，*也緣路出 ^ ri.i, ^ 1疋項域中並無相當於傳統之島 ;==?造’半導體晶片藉由絕緣性樹脂以第12圖 所不之方向固疋於延伸的i條引線3 〇 2 c上。 且靠3 ί :曰:片乂03的各電極，分別藉由焊線304而與對應 綠^ / 連接，各電極分別透過焊、線304、引 ，3〇2、貝通孔3 05,而與在位置上與之對應的端子進行電 性連接。 丈 干」線3 0 4，連接半導體晶片3 0 3的各電極焊墊與各引線 3 0 2藉由熱壓接之球形接合、或超音波之楔形接合一併 進行線接合（wire bonding)，將輸入端子用電極焊墊 13卜1&2、11)1、^2、控制端子用電極焊墊（：卜輸出端子 用電極焊墊〇a、Ob、控制端子用電極焊墊C2分別與引線 302a、302c、302b、302d、302h、302g、302f、302 e連 接。 在此，在各引線3 0 2上顯示所連接之端子的符號。從 圖中可清楚看出，能夠做到輸入端子I N a 2與輸入端子I N b 1
314085.ptd 第12頁 561597
的排列順序變換為分 排列順序之配置。 別與之連接之電極焊墊 I b 1 )的
此 方塊圖 入端子 INa2、 INal、 以電極 的端子 中端子 而在封 上所述 交叉， 路徑交 外，於第14圖（B)顯示封裝件31 5内部與端子的電路 如圖所不，藉由使引線迴繞，改變晶片3 〇 3的輸 電極知墊I a 2、I b 1及分別與之連接之電極焊塾 I Nb 1的排列順序，可做到從圖之上方起依序為 INbl、INa2、INb2之配置。亦即，如第13圖所示， 焊墊的排列順序（la2-lbl)，及與該電極焊墊連接 的排列順序相同者（INa2 —INbl)為正時，則第14圖 的排列順序即成為相反的排列順序（INM INa2)， 裝件3 1 5内部實現rf訊號路徑實質交叉之電路。如 ，由於係藉由CSP内部的導電圖案3 0 2使評訊號路徑 故無須在使用者側使A規格訊號與呀見格訊號的訊號 叉。 第1 5圖係顯示將半導體晶片3 〇 3組裝於封裝件而形成 之化合物半導體開關電路裝置的剖面圖。 半導體晶片3 0 3藉由絕緣性黏合劑3 5 0固定於引線3 〇 2 或基板上，晶片3 0 3的各電極焊塾分別透過焊線3 〇 4、引線 3 0 2、貫通孔3 0 5而與分別在位置上與之對應之端子3 〇 6電 性連接。 基板3 0 1中設有與各引線3 0 2對應之貫通孔3 0 5。貫通 孔3 0 5貫通基板3 0 1，内部埋設有鎢等導電材料。此外，背 面有與各貫通孔3 0 5對應之端子3 0 6 (第15圖（A))。 亦即8個端子3 0 6，以左右各4個，對稱於絕緣基板3 〇丄
314085.ptd 第13頁 561597 五、發明說明（7) ^ 之中心線的方式配置，同時沿荃μ β ^ 了 /σ耆絕緣基板301的一邊，以 第一輸入端子INal、第三輸入端； 、^子INbl、第二輸入端子 INa2、第四輸入端子INb2的顺序配置，而沿著絕緣基板 3 0 1的一邊之對邊，則以第一控制端子ct卜卜第一共用輸 出端子OUTa、第二共用輸出端子〇UTb、第二控制端子 C11 - 2的順序配置。 封裝件的周圍4側面’係由樹脂層3丨5與絕緣基板3 〇 i 的切斷面所形成，封裝件的上面由平坦化的樹脂層3丨5的 表面所形成’而封裝件的下面係藉由絕緣基板3〇1的背面 側而形成。 該化合物半導體開關電路裝置，其絕緣基板3 〇丨上覆 蓋有約0 · 3 m m程度的樹脂層3 1 5以密封半導體晶片3 0 3。半 導體晶片3 0 3具有約1 3 0 // m程度的厚度。 此外封裝件表面側為全面之樹脂層3 1 5，背面側之絕 緣基板3 0 1的端子3 0 6，以左右對稱之方式配置，由於電極 的極性不易判別，因此最好在樹脂層3 1 5的表面側形成凹 部或附上印刷’並刻上表示極性的記號。 [發明内容] 曼—nm丄技m 上述之雙連開關電路裝置，係如第1 4圖所示，可在 CSP封裝件内部實現使RF訊號路徑實質交叉之電路，而提 供在使用者側的安裝場合能做到小型化之半導體裝置。 然而，在傳統之構造中，輸入端子（INa2)所連接的引 線3 0 2c通過半導體晶片的下方，因該導線為高頻訊號線，
314085.ptd 第14頁 561597 五、發明說明（8) 故會與晶片表面的古 ^ 中1 OOMHz程度之頻=*凡號線發生電性干涉。頻率為高頻 上述構造造成任低的中頻訊號（IF)帶時’雖不會對 頻率之高頻用開：：：哄但：使用今後所期待之_上 惡化之問題。 屯破置時，將導致隔離（isolation) 體裝，本發明之目的在於提供-種半導 一層導電圖案.变二f.絕緣基板；設於該絕緣基板之第 層之複數第2芦層導電圖案之絕緣層；設於絕緣 數電極焊墊心導；：於絕緣層上，其表面具有複 至少通過半一層導電圖案，係以端子部分為始端， 端，且將電極焊：^::5自晶片之端緣露出而延伸至終 係至少與配ϊ ί ί 路出部，前述第二層導電圖案之 疊。 ；剛述半導體晶片下方的第一導電圖案重 之電：此除ΐ c*sp封裝件内部實現使rf訊號路徑實質交又 由在形成高頻訊：：：：f:安裝時之小型化的目的，藉 分配設形成GND電^q綠曰引線與半導體晶片的重疊部 即使是5GHza ί•還可遮蔽高頻訊號。藉此， 涉、而抑制頻用途，亦可提供—種可抑制電性干 利I⑺離的惡化之半導體裝置。 [實施方式]
3l4085.ptd 第15頁 561597 五、發明說明（9) 以下參照第1圖至第7圖，詳細說明本發明之第一實施 形態。 第1圖顯示本發明之半導體裝.置的平面圖。本發明之 半導體裝置係由：絕緣基板1 Oa ;第一層導電圖案1 ;絕緣 層10b;第二層導電圖案2;半導體晶片12;連接機構4; 以及端子6所構成。 第2圖顯示固定有1個晶片的導電圖案之圖。第2圖（A) 為設於絕緣基板1 0 a之第一層導電圖案1，第2圖（B)為設於 絕緣層1 0 b之第二層導電圖案2。 絕緣基板1 0 a係由陶瓷或環氧樹脂等所構成，其上設 有鍍金之第一層導電圖案1，而第一層導電圖案的上方係 由陶瓷或環氧樹脂所形成之絕緣層1 0 b所覆蓋，絕緣層1 0 b 上設有同樣為鍍金之第二層導電圖案2。絕緣基板1 0 a與絕 緣層1 0 b完全重疊，半導體晶片固定於絕緣層1 0 b上以一點 鏈線所示之半導體晶片固定領域1 1。此外，導電圖案1、2 係透過設於絕緣基板1 0 a以及絕緣層1 0 b之貫通孔5 a、5 b而 與端子6連接。 第一層導電圖案（引線）1，配設1個於絕緣基板1 〇a 上。在此實際上，第一層導電圖案與第二層導電圖案之間 雖隔有絕緣層1 0 b，但因絕緣基板1 0 a與絕緣層1 0 b完全重 疊，因此第一層引線1，係以第二圖（B)所示之第二層引線 2以及以一點鏈線所示之半導體晶片固定領域1 1的配置為 基準進行說明。亦即，引線1係以端子6部做為始端，通過 半導體晶片固定領域的下方然後自晶片固定領域1 1的端緣
314085.ptd 第16頁 561597 五、發明說明（ίο) 露出而延伸至終端。如後文所述，此乃用以改變半導體晶 片的電極焊墊的排列順序以及與此對應之端子的排列順 序，更加具體而言，引線1係以迴繞過與鄰接之其他端子 對應設置之第二層引線2b的方式延伸，並配置在第二層引 線2 b的兩側。 引線1露出的位置雖未限定為第2圖（A)所示之位置， 但在固定半導體晶片時，除了由始端延伸至晶片下方的部 分外，必須配設至少一處引線1由晶片端緣露出的露出部 分。亦即，引線1係局部地挾著半導體晶片之一部份而在 始端與終端側的至少2個位置有露出部，此外，該露出部 係透過設於絕緣層1 0 b之貫通孔5 b而與第二層引線2 c連 接，引線2 c上將固定焊線，因此理所當然必須露出形成貫 通孔5 b與線接合的必要面積。如上所述引線1的終端側的 露出部透過貫通孔5b而與第二層引線2c連接，然後再與半 導體晶片表面的電極焊墊連接。 在此只要例如在晶片的下方彎曲引線1並使之自晶片 端緣露出形成貫通孔5 b與線接合所必要之面積，則引線1 的終端在半導體晶片的下方亦可，或者有複數的露出部亦 Ο 第二層導電圖案2，係由設於絕緣層1 0 b上8條的引線2 所構成，與設於半導體晶片的外周之電極焊墊對應而分別 配置，並透過設於絕緣層1 0 b以及絕緣基板1 0 a之貫通孔 5 b、5 a與端子連接。 第二層導電圖案2的其中之一之引線2h係由端子部分
314085.ptd 第17頁 561597 五、發明說明（11) 延伸而至少配置於以一點鏈線所示之半導體晶片固定領域 11的下方，且引線2h至少在半導體晶片的下方與點線所示 之第一層引線1重疊。 第3圖顯示設於絕緣基板1 0 a或絕緣層1 0 b之導電圖案 的具體例。第三圖（A)為第一層導電圖案1，而第3圖（B)為 第二層導電圖案2。各導電圖案1、導電圖案2於各封裳件 領域1 5為同一形狀，並藉由連結部1 6連結。各封裝件領域 1 5具有例如：長邊X短邊為1 · 9 m mx 1 · 6 m m的矩形形狀，固 疋領域1 1為例如0 · 6 2 m mx 0 · 3 1 m m的大小，不過該固定領域 1 1隨著半導體晶片的尺寸大小而有不同的尺寸。此外，各 封裝件領域1 5的導電圖案1、2，以相互間隔1 0 〇// m的距離 縱橫配置。前述間隔形成組裝步驟中之分割線。在此，各 圖案1、2雖藉鍍金而設，但亦可利用無電解電鍍，利用無 電解電鍍時因不需連結故可個別配設導電圖案。 如第4圖所示，基板1 〇 a、絕緣層1 〇 b上，與1個半導體 晶片對應的封裝件領域1 5以縱橫排列之方式配設複數個 (例如1 0 0個）。基板1 〇 a為大張的絕緣基板，基板上覆蓋樹 脂層1 Ob，藉以獲得維持多層配線以及在製造步驟中的機 械強度之板厚。 第5圖顯示半導體晶片1 2。該半導體晶片1 2與第1 2圖 相同。亦即半導體晶片丨2為一將2個開關電路裝置設於1個 晶片上之化合物半導體雙連開關電路裝置，其表面有複數 的電極焊墊，内面則為半絕緣性的GaAs基板。該開關電路 裝置係在GaAs基板上將用以進行開關的2組成對的FETal、
314〇85.ptd 第18頁 561597 五、發明說明（12) FETa2以及FETb卜FETb2配置於基板中央部的左右兩側， 並將電阻Ral、Ra2、Rbl、Rb2連接於各FET的閘極電極。 此外雖未顯示於圖中，該晶片的端子6係為輸入端子 INal、INa2、INbl、INb2，控制端子Ctl -1，共用輸出端 子OUTa、OUTb’控制端子Ctl-2等8個端子，而對應各端子 的電極焊墊la卜Ia2、lb卜Ib2、Π、Oa、Ob、C2則設於 基板的周邊。此外，點線所示之第二層配線係為與各F E τ 的閘極電極同時形成之閘極金屬層（Ti/pt/Au)77，實線所 示之第三層配線係為用以進行各元件的連接與焊墊的形成 之焊塾金屬層（Ti/Pt/Au)78。與第一層基板作歐姆接觸之 歐姆金屬層（AuGe/Ni/Au)係為形成各FET的源極電極、汲 極電極、以及各電阻兩端的取出電極之金屬層，在第5圖 中’因與焊墊金屬層重疊之故而未加以圖示。 此外，該開關電路裝置的電路圖與第1 1圖所示之電路 圖相同，此外其動作原理亦與前述相同，故省略其說明。 =用第6圖顯示將半導體晶片1 2固定於絕緣層丨〇b之 ί塊^圖（m平面圖，第6圖（B)為被封裝的晶片之電路 2體晶片12以第5圖指示之方向固定於引線仏上。 的下面全面設有島狀之引線2h，不過該引 :二不限於此，只要至少配置在與配置在晶片下方之引線 1重噓之部分即可。此外，第一層 、 綠私-λ ㈢w線1 (第6圖（Α)中以點 = :)，係以第一層的端子部為始# 之其他端子連接之第二層引線以的方式通過晶片下；
561597 五、發明說明（13) 自該晶片之端緣露出而延伸至終端。此外，至少一部分與 引線1重疊而設於第二層之引線2c係與該露出部相接。 半導體晶片1 2的各電極焊墊，分別藉由焊線4而與對 應且靠近之各引線2相連接，且透過焊線4、引線2、貫通 孔5 a、5 b ’而與對應的各端子電性連接。 焊線4 ’連接半導體晶片1 2的各電極焊墊與第二層的 各引線2。藉由熱壓接之球形接合、或超音波之楔形接合 一併進行線接合，使輸入端子用電極焊墊I a丨、I a2、
Ibl、Ib2’控制Μ子用電極焊墊ci，輸出端子用電極焊墊 Oa、Ob，控制端子用電極焊墊C2分別與引線2a、2c、2b、 2d、2h、2g、2f、2 e連接。 更具體而§ ’輸入端子INal、INa2、INbl、INb2，控 制端子cti-1，輸出端子0UTa、0UTb，控制端子ctl 2，係 和與之對應之各電極焊墊Ial、Ia2、ibi、ib2、Cl、Qa、 Ob、C2相連接。 在此，在圖的各引線2上顯示所連接之端子之符號。 從圖中可清楚看出，輸入端子INa2與輸入端子ινμ的排列 順序，係配置成和其各自所連接之各電極焊墊u2、ibi的 排列順序相反的排列順序。 在此利用第6圖（B)的電路方塊圖說明有關封裝件1 5 内部的焊塾配置與端子的配置。如圖 ^ 内的輸入端子用電極焊塾係從圖的上 Ia2、IM、Ib2的順序排刻而茲士放 方，並在露出部上焊線1卩可引線1迴繞於晶片下 、、、 卩叮使〃、各4塾連接的輸入端子
314085.ptd 第20頁 561597
的配置’成為從圖的卜 TNh⑽丨値t的方起依序為INa卜INb卜INa2、 ibi)，、及八別=二亦即，以電極焊墊的排列順序（Ia2、 C INa2-I二1 、该電極焊墊連接的端子的排列順序相同者 、”、、、正時’則依本發明可如第6圖所示，使端子 的排列順序成為斑雷托、卩日拙从. ~ 是極焊墊的排列順序相反之排列順序 (INM-INa2)。 亦即’在封裝件丨5内部輸入端子I Na2、丨Nb丨的排列順 序’和分別與該端子連接之電極焊墊的排列順序呈相反的 配置，而可實現RF訊號路徑實質交叉之電路。如上所述， 由於係藉由CSP内部的導電圖案1、2使RF訊號路徑交叉， 故無須在使用者側使A規格訊號與B規格訊號的訊號路徑交 叉。 本發明之特徵，係在封裝件内使R F訊號路徑實質交叉 之晶片尺寸封裝的開關電路裝置中，將可形成高頻之GND 的引線2h配置於與輸入端子相連接之引線1與半導體晶片 1 2之間。由於引線1通過半導體晶片1 2的下方，且該引線1 為高頻訊號線，故會與晶片表面的高頻訊號線發生電性干 涉，在5GHz以上頻數時將導致隔離之惡化。因此，藉由至 少在形成高頻訊號線之引線1與半導體晶片1 2的重疊部分 配置引線2h即可遮蔽高頻訊號。將控制端子Ct 1 - 1連接於 引線2h。再對控制端子施加3 V或0V的電壓，即形成高頻之 GND。亦即，藉由該引線2h可遮蔽引線1與半導體晶片的高 頻訊號線而抑制因電性干涉所產生之隔離的惡化。 在此，該導電圖案2在形成電鍍圖案時因使用厚膜印
314085.ptd 第21頁 561597 五、發明説明（15) 刷，因此可做到使圖案（引線）間的最小間隔為75// m。因 可大幅縮小引線間的距離之故，對於封裝件的小型化有很 大的幫助。 第7圖係顯示將半導體晶片1 2組裝於封裝件内而形成 之化合物半導體開關電路裝置之側面圖（A )及背面的平面 圖（B )。此外，第7圖（A )係為用以說明各構成要素而分別 予以記載之側面圖，其不為某一面的剖面圖。 半導體晶片1 2被固定於引線2或絕緣層1 0 b上，晶片1 2 的各電極焊墊係分別透過焊線4、引線2、貫通孔5a、5b而 和與之對應的端子6電性連接。 絕緣基板1 Oa、絕緣層1 Ob上設有與各引線2對應之貫 通孔5a、5b。與除了引線2c外的引線對應之貫通孔5a、5b 係貫通絕緣層1 〇 b與絕緣基板1 〇 a，且其内部埋設有鎢等之 導電材料。此外，背面有與各貫通孔5a對應之端子6。輸 ^端子用電極焊墊I a2所連接之引線2c係透過絕緣層1 〇b的 貝通孔5b與第一層引線1連接且該引線1係透過設於絕緣基 板1 〇8上的另一位置的貫通孔5a而與輸入端子INa 2連接（篦 7圖（A))。 弟 亦即8個端子6係以左右各4個對稱於絕緣基板1之中心 線^方式配置，同時沿著絕緣基板1 0 a的一邊，以第一輪 入端子INa卜第三輸入端子INM、第二輸入端子na2、第 四輸入端子I Nb2的順序配置，而沿著絕緣基板丨〇 a一邊之 對邊’則以第一控制端子ct 1 -1、第一共用輸出端子 OUTa、第二共用輸出端子⑽几、第二控制端子ctl — 2的川員
561597 五、發明說明（16) 序配置（第7圖（B))。 封裝件的周圍4側面，係由樹脂層1 5與絕緣基板1 0 a的 切斷面所形成，封裝件的上面以平坦化的樹脂層1 5的表面 所形成，而封裝件的下面係藉由絕緣基板1 0 a的背面側而 形成。 該化合物半導體開關電路裝置，其絕緣基板1 0 a上覆 蓋有約0 . 3mm程度的樹脂層1 5以密封半導體晶片1 2。半導 體晶片1 2具有約1 30// m程度的厚度。 此外封裝件表面側為全面之樹脂層1 5，背面側之絕緣 基板1 0 a的端子6，以左右（上下）對稱之方式配置，由於電 極的極性不易辨識，因此最好在樹脂層1 5的表面側形成凹 部或附上印刷，並刻上表示極性的記號。 在此，因遮蔽用引線為高頻之GND電位即可，因此其 可使用控制端子Ct 1-2用的引線2e。 此外，參照第8圖與第9圖顯示本發明之第二實施形 態。 本發明之實施形態，係將遮蔽高頻訊號線之引線，和 與晶片的電極焊墊對應之引線分別配設。在第一實施形態 中，遮蔽高頻訊號線之引線係使用與控制端子C11 - 1連接 之引線，但在第二實施形態中，藉由配設連接於GND端子 之專用引線2 2 i，即可更加確實地遮蔽高頻訊號。在此， 因固定之半導體晶片及其動作原理等與第一實施形態相 同，故省略其說明。 第8圖為重疊絕緣基板1 0 a與絕緣層1 0 b之導電圖案之
314085.ptd 第23頁 561597 五、發明説明（17) 圖，點線所示之第一層引線2 1，因將輸入端子i 序，和與該端子連接之電極焊墊的排列順序相> 故，將端子部做為始端，通過絕緣層1 〇 b上之以 示之半導體晶片固定領域1 1的下方然後自晶片[ 的端緣露出而延伸至終端。 第二層的導電圖案，係由9條引線2 2所構成 連接於端子部分。此外，其中的丨條引線之引線 端子連接，而與晶片的複數電極焊墊連接之導^ 至2 2h各自獨立配設。各導電圖案2 2係透過設於 以及絕緣基板1 〇 a之貫通孔25b、25 a而與端子連 引線2 2 i係從端子部分延伸而至少配置於半 的下方，至少配置於半導體晶片的下方之部分多 之第一層引線21重疊。因引線22 i與GND端子連逢 藉以遮蔽通過第一層引線2 1，以及半導體晶片白 號。 第9圖中顯示固定半導體晶片之實例。晶片 示，固定方向亦為第5圖所指示之方向。如圖所 至2 2 h ’係藉由焊線與半導體晶片的各電極焊塾 各引線2 2上分別顯示與之連接之端子的符號。 引線2 2 i係透過貫通絕緣層1 〇 b以及絕緣基才 通孔25a、25b而與GND端子連接。引線22i係至： 2 1與半導體晶片1 2的重疊部分即可，且並未藉e 電極焊墊連接。 第二實施形態的特徵在於：在高頻訊號的立 勺排列順 L地配置之 1點鏈線所 3定領域11 ，其至少 22i與 GND t圖案22a 絕緣層1 0 b 接。 導體晶片 卜點線所示 卜，因此可 丨高頻訊 如第5圖所 示引線22a 相連接。 ί 1 0 a的貫 >設於引線 ί焊線而與 I蔽上，在 561597 五、發明說明（18) ^- 與晶片的電極焊墊對應之引線外，另外設置屏蔽專用的引 線並將之連接於GND端子。藉由將電極焊墊連接於以迴繞 過鄰接的引線22b的方式延伸至晶方的下方之引線以的g 出部分，即如前述，在與兩端子所連接之電極焊墊的排列 順序（Ia2-Ibl)相同者（INa2 —INbl)為正時，可將兩輸入端 子（I N a 2及I N b 1 )之排列順序配置成相反的順序（I n ^ 1 _ I Na2 )，而實現封裝件内之訊號路徑實質交又之晶片尺寸 封裝之開關電路。此外在該開關電路裝置中，藉由在形成 高頻訊號線之引線2 1與半導體晶片1 2重疊的部分配置遮蔽 用的引線2 2 i，並將之連接於GND端子，則相較於第一實施 形態之構造’其更能夠實現無高頻雜訊之屏蔽。藉此，端 子數雖有增加，但因可進行高信賴性之遮蔽，在高頻用途 上’有可有效抑制隔離的惡化，而可提供高性能半導體裝 置之優點。 & 此外參照第1 〇圖顯示本發明之第三實施形態。 本實施形態，係將與形成RF訊號的輸入端子丨Nb丨之第 一層引線1連接之第二層引線，配設於引線1 2 〇 ^以外的另 一位置（引線120。2)，第1〇圖中，顯示第二層的導電圖案。 第一層引線1 (以虛線所示）以及第二層的其他引線l2〇a、 1 2 0 b、1 2 0 d至1 2 0 h係與第一實施形態相同之圖案。引線 1 2 0 c與引線1 2 0 a’係以至少一部分與引線1之挾著半導體 晶片1 2的一部份之始端側與終端側的2個部分的露出部重 疊而可相連接的方式設於絕緣層1 〇 b上的兩處。選擇該引 線120b、引線120c與引線12〇c妁其中任一個，並藉由連接 _ __
314085.ptd 第25頁 56l597 五、發明說明（19) ' -- 輪入端子用電極焊墊Ia2、Ibl，而使分別連接2個電極焊 藝Ia2、Ibl之輸入端子iNa_ INbl的排列順序可輕易地變 美為與電極焊墊的排列順序相反的配置方式。 亦即，如第10圖（A)所示，將輸入端子用電極焊塾Ia2 連接於近旁之引線120b，並將輸入端子用電極焊墊1^連 ，於引線120。2,藉此，使輸入端子INa2以及INbm排列順 序，與其各自所連接之電極焊墊的排列順序（丨a 2 —丨b丨）相 同，可為正的配置（INa2-iNbl)。
另一方面，如第10圖（B)所示，將輸入端子用電極焊 墊Ia2連接於近旁之引線12〇。2,並將輸入端子用電極焊墊 hi連j妾於近旁之引線120b，藉此，即可形成與本發明之 第一實施形態相同之圖案。亦即，可使輸入端子丨Na2^ INbl的排列順序，與其各自所連接之電極順 (Ia2-Ibl)相反的配置（INM —INa2)。 ^ 亦即使配設於絕緣基板上之第一層輸入端子用的引線 延伸於晶片的下方並從晶片露出其終端，並將與半導體晶 片的=極焊墊連接之第二層引線與該第一層引線連接而設 f兩處，藉由變換焊線所連接之引線，如此即使為相同之
晶片^案、相同之導電圖案，仍可選擇與電極焊墊對應之 輸入纟而子的配置及正或逆，亦即可輕易地將原本之配置變 換為相反之配置。因此，只要變換焊墊的連接對象即可輕 易地變換RF訊號路徑，@具有可彈性且迅速地回應使用者 的要求之優點。 该第三實施形態顯示的雖然是在第一實施形態的圖案
314085.ptd 561597 五、發明說明（20) 中，將與第一引線連接之第二層引線配設於2個位置上的 構造，不過，同樣地在第二實施形態的圖案中亦可藉由將 與引線1連接的第二層引線配設於2個位置的方式來實施。 [發明之效果] 本發明之特徵在於：在具有2層導電圖案之晶片尺寸 封裝的開關電路裝置中，在與輸入端子連接且形成高頻訊 號線之第一層引線和設於第二層之半導體晶片重疊的部 分，配設形成G N D電位或直流電位之第二層引線，以屏蔽 第一層引線和半導體晶片。 藉此，第一，可抑制輸入的高頻訊號線與半導體晶片 上的高頻訊號線的電性干涉。在與輸入端子連接的引線和 半導體晶片重疊的部分之間，配設與施加3 V或0 V電壓的控 制端子連接之引線，藉此，利用形成高頻的GND電位之引 線即可遮蔽輸入的高頻訊號線與半導體晶片表面的高頻訊 號線。亦即，藉此不會有電性干涉的產生，而可抑制隔離 的惡化。 第二，遮蔽用的引線，與和半導體晶片的各電極焊墊 連接之引線分別配設，且與GND端子連接，因為如此可進 行完全無高頻雜訊之遮蔽，所以可確實地抑制隔離的惡 化，而具有提昇特別是在5GHz以上的高頻用途之特性之優 點。 第三，使第一層的1條引線以在半導體晶片的下方迴 繞過鄰接的第二層引線的方式延伸然後露出，並使其他的 第二層引線連接於其露出部上然後焊線（w i r e b ο n d )，藉
314085.ptd 第27頁 561597 五、發明說明（21) ---- 此即可使輸入端子的排列順序，在與其各自所連接之電極 焊墊的排列順序相同者（I Na2 - I Nb 1)為正時，將電極焊塾° 的排列順序變換為逆（相反）的排列順序。亦即，由於+ 以往 有必要在使用者側使RF訊號路徑實質交叉，因而有使用者 側基板的佔有面積變大，而在基板設計上造成限制之問 題，但根據本發明，在CSP的封裝件内即可使配線實質地 交叉，故使用者側可直接安裝，而具有非常有助於安褒時 小型化之優點。 第四，將與第一層引線連接的第二層引線配設在2個 位置上，並藉由焊線而選擇其中任一引線，藉此，使輸入 端子的排列順序變換為：與輸入端子各自所連接的電^焊 墊的排列順序為相同之排列順序（正）或將電極焊塾的排列 順序掉換後的排列順序（逆）。亦即使用相同圖案的晶片與 導電圖案，即可輕易地變換輸入端子的排列順序為正或一 逆。具體而言，在CSP封裝件内，藉由接合位置的變更， 即可實現使RF訊號路徑為實質交又之圖案與未交又之圖案 之開關電路裝置’而具有：可快速且相當低成本地彈性^ 應使用者的需求之優點。 在此’陶究雖形成為2層’但因在半導體晶片内的配 置上下工夫，晶片尺寸本身很小，因此陶瓷雖形成為2層 但並不會造成任何的影響。
314085.ptd 第 28 頁 561597 圖式簡單說明 [圖式簡單說明] 第1圖為用以說明本發明之平面圖。 第2圖（A )、（ B)為用以說明本發明之平面圖。 第3圖（A )、（ B )為用以說明本發明之平面圖。 第4圖為用以說明本發明之斜視圖。 第5圖為用以說明本發明之平面圖。 第6圖為用以說明本發明之（A)平面圖、（B)概略圖。 第7圖為用以說明本發明之（A)剖面圖、（B)平面圖。 第8圖為用以說明本發明之平面圖。 第9圖為用以說明本發明之平面圖。 第1 0圖（A )、（ B )為用以說明本發明之平面圖。 第1 1圖為用以說明先前技術之電路圖。 第1 2圖為用以說明先前技術之平面圖。 第1 3圖為用以說明先前技術之概略圖。 第1 4圖為用以說明先前技術之（A)平面圖、（B)概略 圖。 第1 5圖為用以說明先前技術之（A )剖面圖、（B )平面 圖。 1 第一層導電圖案（引線） 2a至2h引線 5 a、5 b貫通孔 I 0 a絕緣基板 II 晶片固定領域 2 第二層導電圖案（引線） 4 連接機構（焊線） 6 端子 1 0 b絕緣層 1 2 半導體晶片
314085.ptd 第29頁 561597 圖式簡單說明 15 封裝件（樹脂層） 21 引線 22a至22h導電圖案（引線） 77 閘極金屬層 120a、120b、120d 至 120h 120cl、120c2 引線 3 0 2導電圖案（引線） 3 0 3半導體晶片 3 0 5貫通孔 3 1 5封裝件（樹脂層） FETal 第一 FET FETbl 第三 FET I N a 1 第一輸入端子 INbl 第三輸入端子 OUTa 第一共用輸出端子 C11 - 1第一控制端子 Ra卜Ra卜Rb卜Rb2 16 連結部 22 導電圖案（引線） 25a、25b貫通孔 7 8 焊塾金屬層 引線 3 0 1絕緣基板 302a至302h引線 3 0 4焊線 3 0 6端子 3 5 0絕緣性黏合劑 FETa2 第二 FET FETb2 第四 FET INa2 第二輸入端子 INb2 第四輸入端子 OUTb 第二共用輸出端子 C t卜2第二控制端子 電阻
Ial、 Ial、 Ibl、 Ib2、 Oa、 Ob、 Cl、 C2 電極焊墊
314085.ptd 第30頁

Claims (1)

  1. 561597 六、申請專利範圍 1 · 一種半導體裝置，係具備： 、絕緣基板； ，於該絕緣基板之第一層導 覆蓋前述第一層導電圖案圖案； 設於前述絕緣層之複數第二^緣層； 設於前述絕緣層上，其I㈢導電圖案； 半導體晶片； 具有複數電極焊墊之 層導電圖案之 連接前述複數電極焊墊盘< 連接機構，·以及 塾與m處第 係以前述端子 〃剞述複數電極焊塾 其特徵為：前述第一 端子 部分為始端，至少通^ ^電圖案，係以 片之端緣露出而延伸至終端，體曰曰片下方並自該晶 於該露出部，前述第二声 將前述電極焊墊連接 2 導體晶片下至少與配置 μ專利範圍第丨項之半導體/蛉電圖案重疊。 ^電圖案之—係與GND端 直:，其中，前述第二 .申請範圍，2項之半導體子連接： 係與，子連接 4.如專運接之導電圖案係各別設置。 體曰利申1範圍第1項之半導體裝置，其中，前述半導 :曰曰片的背面係由半絕緣性之化合物半導體基板所構 成0 如申凊專利範圍第1項之半導體裝置，其中，前述第一
    第31頁 561597 六、申請專利範圍 層導電圖案，係以迴繞過與鄰接之其他端子對應設置 之前述第二層導電圖案的方式配置在該第二層導電圖 案的兩側。 6. 如專利申請範圍第1項之半導體裝置，其中，係藉由利 用前述連接機構使與前述第一層導電圖案之終端側之 露出部連接之前述第二層之其他導電圖案與前述電極 焊墊之一相連接，而使與至少2個前述電極焊墊分別連 接的端子的排列順序成為與前述電極焊墊的排列順序 相反的配置。 7. 如申請專利範圍第1項之半導體裝置，其中，係藉由使 與前述第一層導電圖案連接之前述第二層之其他導電 圖案分別設於與前述第一層導電圖案之挾著前述晶片 之一部份的始端側之露出部與終端側之露出部連接的2 個位置，並使任一方之前述第二層之其他導電圖案與 前述電極焊墊之一連接，而將與兩個前述電極焊塾分 別連接之端子的排列順序變換為與前述電極焊墊之排 列順序相同或相反的配置。 8. 如申請專利範圍第1項之半導體裝置，其中，前述半導 體晶片，係為將2個開關電路裝置設於1個晶片上的雙 連開關電路裝置。
    314085.ptd 第32頁
TW091123265A 2001-12-06 2002-10-09 Semiconductor device TW561597B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001372313A JP2003174111A (ja) 2001-12-06 2001-12-06 半導体装置

Publications (1)

Publication Number Publication Date
TW561597B true TW561597B (en) 2003-11-11

Family

ID=19181230

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091123265A TW561597B (en) 2001-12-06 2002-10-09 Semiconductor device

Country Status (6)

Country Link
US (1) US6833616B2 (zh)
EP (1) EP1321983A3 (zh)
JP (1) JP2003174111A (zh)
KR (1) KR100655362B1 (zh)
CN (1) CN1282240C (zh)
TW (1) TW561597B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417330B2 (en) 2004-09-17 2008-08-26 Casio Computer Co., Ltd. Semiconductor device packaged into chip size and manufacturing method thereof

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071545B1 (en) * 2002-12-20 2006-07-04 Asat Ltd. Shielded integrated circuit package
JPWO2004068577A1 (ja) * 2003-01-27 2006-05-25 松下電器産業株式会社 半導体装置
JP2004296719A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置
JP4359110B2 (ja) 2003-09-24 2009-11-04 三洋電機株式会社 回路装置
CN100466246C (zh) * 2005-10-10 2009-03-04 南茂科技股份有限公司 用于封装的柔性基板
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
JP2009200253A (ja) * 2008-02-21 2009-09-03 Powertech Technology Inc 半導体装置
JP2011055241A (ja) 2009-09-01 2011-03-17 Panasonic Corp 高周波電力増幅器
JP2011055446A (ja) * 2009-09-04 2011-03-17 Panasonic Corp 高周波電力増幅器
US20110075392A1 (en) * 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
KR100985899B1 (ko) * 2010-02-22 2010-10-08 채영훈 홀딩 밴드
US8649811B2 (en) * 2010-07-13 2014-02-11 Shiquan Wu Embryo frequency leakage for personalized wireless communication system
JP2012069562A (ja) * 2010-09-21 2012-04-05 Panasonic Corp 半導体装置及び半導体装置の製造方法
JP6102297B2 (ja) * 2013-02-06 2017-03-29 富士電機株式会社 半導体装置
US11729915B1 (en) 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404059A (en) * 1982-05-26 1983-09-13 Livshits Vladimir I Process for manufacturing panels to be used in microelectronic systems
JPS60154646A (ja) * 1984-01-25 1985-08-14 Hitachi Micro Comput Eng Ltd 半導体装置
EP0162521A3 (en) * 1984-05-23 1986-10-08 American Microsystems, Incorporated Package for semiconductor devices
JP2911988B2 (ja) * 1990-09-19 1999-06-28 日本電気株式会社 半導体集積回路装置
JPH04169002A (ja) * 1990-11-01 1992-06-17 Matsushita Electric Ind Co Ltd 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法
JPH0653355A (ja) * 1992-07-30 1994-02-25 Kyocera Corp 電子部品収納用パッケージ
WO2004100260A1 (ja) * 1995-05-19 2004-11-18 Kouta Noda 高密度多層プリント配線版、マルチチップキャリア及び半導体パッケージ
US5818699A (en) * 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
US5825628A (en) * 1996-10-03 1998-10-20 International Business Machines Corporation Electronic package with enhanced pad design
US5880596A (en) * 1996-11-05 1999-03-09 Altera Corporation Apparatus and method for configuring integrated circuit option bits with different bonding patterns
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
JP2943781B2 (ja) * 1997-08-08 1999-08-30 日本電気株式会社 半導体メモリ
US6127728A (en) * 1999-06-24 2000-10-03 Lsi Logic Corporation Single reference plane plastic ball grid array package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417330B2 (en) 2004-09-17 2008-08-26 Casio Computer Co., Ltd. Semiconductor device packaged into chip size and manufacturing method thereof
US7867826B2 (en) 2004-09-17 2011-01-11 Casio Computer Co., Ltd. Semiconductor device packaged into chip size and manufacturing method thereof

Also Published As

Publication number Publication date
EP1321983A3 (en) 2006-04-05
CN1282240C (zh) 2006-10-25
KR20030047760A (ko) 2003-06-18
CN1423325A (zh) 2003-06-11
US20030151137A1 (en) 2003-08-14
EP1321983A2 (en) 2003-06-25
US6833616B2 (en) 2004-12-21
JP2003174111A (ja) 2003-06-20
KR100655362B1 (ko) 2006-12-08

Similar Documents

Publication Publication Date Title
TW561597B (en) Semiconductor device
KR100599364B1 (ko) 화합물 반도체 스위치 회로 장치
US6472738B2 (en) Compound semiconductor device
JP3579000B2 (ja) 半導体装置
JP3540729B2 (ja) 半導体装置および半導体装置の製造方法
JP2003521127A (ja) 多重アース信号路ｌｄｍｏｓ電力用パッケージ
KR100644979B1 (ko) 반도체 장치
KR100683085B1 (ko) 반도체 스위치 회로 장치 및 그 제조 방법
KR100679185B1 (ko) 반도체 장치
WO2013051599A1 (ja) 半導体装置およびその製造方法
JPH06181289A (ja) 半導体装置
TWI283471B (en) Semiconductor device and electronic apparatus
JP7399149B2 (ja) 半導体装置
JP2024057304A (ja) 半導体装置
KR100620927B1 (ko) 화합물 반도체 장치
JP2002343869A (ja) 化合物半導体スイッチ回路装置
JP2002231897A (ja) 化合物半導体スイッチ回路装置
JP2003115562A (ja) 化合物半導体装置
JP2001326334A (ja) 化合物半導体スイッチ回路装置
JPH04364064A (ja) 半導体装置
JP2002231898A (ja) 化合物半導体スイッチ回路装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees