JP2004296719A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004296719A JP2004296719A JP2003086158A JP2003086158A JP2004296719A JP 2004296719 A JP2004296719 A JP 2004296719A JP 2003086158 A JP2003086158 A JP 2003086158A JP 2003086158 A JP2003086158 A JP 2003086158A JP 2004296719 A JP2004296719 A JP 2004296719A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor chip
- chip
- semiconductor
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
【課題】信頼性の向上を図る。
【解決手段】主面4bと裏面4cを有したモジュール基板4と、モジュール基板4の主面4bに実装され、かつ第1の周波数で動作する第1回路と第2の周波数で動作する第2回路を有した下段チップ7と、下段チップ7上に重ねて配置され、かつ前記第1回路および第2回路を有した上段チップ2と、上段チップ2および下段チップ7とモジュール基板4とをそれぞれ接続する複数のワイヤ5と、モジュール基板4に実装された複数のチップ部品3とからなり、上段チップ2の前記第1回路と下段チップ7の前記第2回路とが対向して配置され、かつ上段チップ2の前記第2回路と下段チップ7の前記第1回路とが対向して配置されることにより、それぞれの周波数の回路動作時に上下チップのワイヤ間での高周波による干渉を起こりにくくして半導体装置の信頼性の向上を図る。
【選択図】 図1
【解決手段】主面4bと裏面4cを有したモジュール基板4と、モジュール基板4の主面4bに実装され、かつ第1の周波数で動作する第1回路と第2の周波数で動作する第2回路を有した下段チップ7と、下段チップ7上に重ねて配置され、かつ前記第1回路および第2回路を有した上段チップ2と、上段チップ2および下段チップ7とモジュール基板4とをそれぞれ接続する複数のワイヤ5と、モジュール基板4に実装された複数のチップ部品3とからなり、上段チップ2の前記第1回路と下段チップ7の前記第2回路とが対向して配置され、かつ上段チップ2の前記第2回路と下段チップ7の前記第1回路とが対向して配置されることにより、それぞれの周波数の回路動作時に上下チップのワイヤ間での高周波による干渉を起こりにくくして半導体装置の信頼性の向上を図る。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、パワーアンプモジュールなどのモジュールの信頼性の向上に適用して有効な技術に関する。
【0002】
【従来の技術】
半導体装置の小型化を図った構造として、半導体チップを重ね合わせて配置するSCP(Stacked Chips Packag)構造が知られており、前記SCPでは、下層チップ上にこれより小さな上層チップが重ねられ、これによって2段にチップが構成されて小型化を図っている(例えば、特許文献1参照)。
【0003】
【特許文献1】
特開平7−58280号公報(第3頁、図2)
【0004】
【発明が解決しようとする課題】
携帯電話機などの通信端末機器には多くの電子部品が組み込まれており、そのうち携帯電話機の送信系に組み込まれる高周波増幅装置(パワーアンプモジュール)も急速な小型・高機能化が進んで来ている。通信方式の1つとしてGSM(Global System for Mobile Communications)方式が知られている。
【0005】
このGSM方式用のパワーアンプモジュールの外形寸法は、現状では縦10mm、横8mmの大きさであるが、次世代のモジュールでは縦6mm、横5mmの大きさのものが主流になると想定される。
【0006】
また、CDMA(Code Division Multiple Access 符号分割多元接続)分野においても現状の縦6mm、横6mmのものが、縦5mm、横5mm、さらには縦4mm、横4mmと順次要請されるものと想定できる。
【0007】
このような超小型のパワーアンプモジュールでは、配線基板構成のモジュール基板における表面の二次元的な部品実装だけでは、トランジスタなどの能動素子を組み込んだ半導体チップや、抵抗(チップ抵抗)、コンデンサ(チップコンデンサ)などの受動素子からなるチップ部品が搭載できなくなり、三次元実装が必要になる。
【0008】
そこで、パワーアンプモジュールの小型化を図る上で、半導体チップを重ねる構造について本発明者が検討した結果、以下のような問題点を見出した。
【0009】
パワーアンプモジュールで半導体チップを重ね合わせる構造を採用した場合、上下チップのワイヤ間で高周波による干渉が起こりアンプ動作が不安定となることが問題である。
【0010】
例えば、パワーアンプモジュールが、それぞれに3段階に入力信号を増幅する2種類の高周波の増幅回路を有しており、GNDを強化しやすい下段チップに2段めと3段め(終段)の増幅回路が組み込まれ、上段チップに初段の増幅回路が組み込まれている場合、上下の半導体チップにおいて2種類の周波数の増幅回路がそれぞれ同じ側に配置されているため、アンプ動作時に上下チップのワイヤ間で高周波による干渉が起こりアンプ動作が不安定になる。
【0011】
その結果、パワーアンプモジュールの信頼性が低下することが問題となる。
【0012】
本発明の目的は、信頼性の向上を図る半導体装置を提供することにある。
【0013】
本発明のその他の目的は、小型化を図る半導体装置を提供することにある。
【0014】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0015】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0016】
すなわち、本発明は、主面およびその反対側の裏面を有した配線基板と、前記配線基板の主面に実装され、第1の周波数で動作する第1回路および第2の周波数で動作する第2回路を有した第2の半導体チップと、前記第2の半導体チップに重ねて配置され、前記第1回路および前記第2回路を有した第1の半導体チップと、前記第1の半導体チップと前記配線基板とを電気的に接続する複数の導電性のワイヤとを有し、前記第1の半導体チップの前記第1回路と前記第2の半導体チップの前記第2回路とが対向して配置され、前記第1の半導体チップの前記第2回路と前記第2の半導体チップの前記第1回路とが対向して配置されている。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0018】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【0019】
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【0020】
さらに、以下の実施の形態において、その構成要素(要素ステップなどを含む)は、特に明示した場合及び原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。
【0021】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは前記数値及び範囲についても同様である。
【0022】
また、実施の形態を説明するための全図において同一機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【0023】
(実施の形態1)
図1は本発明の実施の形態1の半導体装置の一例であるパワーアンプモジュールの構造を示す断面図、図2は図1に示すパワーアンプモジュールの構造を示す裏面図、図3は図1に示すパワーアンプモジュールの配線基板の主面側に搭載される各実装部品の配置の一例を示す平面配置図、図4は図1に示すパワーアンプモジュールに組み込まれた高周波増幅回路の構成の一例を示す回路ブロック図、図5は図1に示すパワーアンプモジュールの下段チップ(第2の半導体チップ)における増幅回路のレイアウトの一例を示す平面図、図6は図1に示すパワーアンプモジュールの上段チップ(第1の半導体チップ)における増幅回路のレイアウトの一例を示す平面図、図7は本発明の実施の形態1の変形例のパワーアンプモジュールの下段チップにおける増幅回路のレイアウトの一例を示す平面図、図8は図7に示す下段チップ上に配置される上段チップにおける増幅回路のレイアウトの一例を示す平面図である。
【0024】
図1および図2に示す本実施の形態1の半導体装置は、パワーアンプモジュール1と呼ばれる高周波のモジュール製品であり、モジュール基板(配線基板)4の表面である主面4b上に第2の半導体チップが実装され、さらに前記第2の半導体チップ上に第1の半導体チップが重ねて搭載されたチップスタック構造のものであり、主に、携帯電話機などの小型の携帯用電子機器に組み込まれるものである。
【0025】
なお、図1に示すパワーアンプモジュール1は、例えば、携帯電話機における高周波(例えば、約900MHzと約1800MHz)を複数の段階に亘って増幅する高周波増幅装置である。
【0026】
本実施の形態1のパワーアンプモジュール1は、外観的には四角形のモジュール基板4と、このモジュール基板4の主面4b上に重ねて形成された封止部6と、モジュール基板4の裏面4cに設けられた複数の外部端子4fおよびGND用外部端子4gとからなる。
【0027】
また、パワーアンプモジュール1は、その組み立てにおいて、複数のモジュール基板4が並んで成る多数個取り基板上に半導体チップを含む電子部品を搭載し、その後電子部品などを覆うように前記多数個取り基板の上面に一定の高さの樹脂封止層を形成し、次いで多数個取り基板をこれに重なった樹脂封止層も含めて縦横に切断分離して一度に複数のパワーアンプモジュール1を形成することから、モジュール基板4の側面と封止部6の側面は一致し、封止部6の端部は、モジュール基板4の端部より外側に位置していない構造になる。
【0028】
また、モジュール基板4は、プリント配線基板からなっており、例えば、複数の誘電体層(絶縁膜)を貼り合わせたような構造であり、主面4bや裏面4cおよび内部に所定の配線パターンの導体層を有するとともに、主面4bと裏面4cの導体層は基板の厚さ方向に延在する導体であるビア4hなどを介して電気的に接続されている。本実施の形態1では、特に限定はされないが、前記誘電体層は5層になっている。
【0029】
本実施の形態1のパワーアンプモジュール1の詳細構成について説明すると、主面4bおよびその反対側の裏面4cを有した配線基板であるモジュール基板4と、モジュール基板4の主面4bに実装され、かつ第1の周波数で動作する第1回路および第2の周波数で動作する第2回路を有した第2の半導体チップである下段チップ7と、下段チップ7上に重ねて配置され、かつ第1の周波数で動作する第1回路および第2の周波数で動作する第2回路を有した第1の半導体チップである上段チップ2と、上段チップ2とモジュール基板4とを、および下段チップ7とモジュール基板4とをそれぞれ電気的に接続する複数の導電性のワイヤ5と、図3に示すようにモジュール基板4の下段チップ7および上段チップ2の周囲に実装された受動部品である複数のチップ部品3と、モジュール基板4の主面4b側で下段チップ7、上段チップ2、複数のワイヤ5および複数のチップ部品3を覆うように形成された封止部6とからなる。
【0030】
さらに、パワーアンプモジュール1では、上段チップ2の前記第1回路と下段チップ7の前記第2回路とが対向して配置されているとともに、上段チップ2の前記第2回路と下段チップ7の前記第1回路とが対向して配置されている。
【0031】
ここで、第2の半導体チップである下段チップ7は、図1に示すようにモジュール基板4の凹部であるキャビティ部4aにフェイスアップ状態で実装されており、半田接続部11を介してモジュール基板4に電気的に接続されている。
【0032】
すなわち、下段チップ7は、モジュール基板4の主面4bより凹んだキャビティ部4aにフェイスアップ実装で配置されており、主面7aと反対側の背面7bがモジュール基板4に半田接続されている。したがって、下段チップ7はその主面7aが上方を向いており、主面7aの各パッド7p(図5参照)は金線などのワイヤ5によって図3に示すようにモジュール基板4の端子4eやGND用端子4dに電気的に接続されている。
【0033】
また、上段チップ2は、下段チップ7の主面7a上にスペーサ10を介してこのスペーサ10に積み重ねた状態で搭載されており、その際、下段チップ7と同様に主面2aを上方に向けたフェイスアップ状態で搭載されている。したがって、上段チップ2の主面2aと反対側の背面2bは、下段チップ7の主面7aと対向している。
【0034】
なお、スペーサ10は、例えば、シリコンなどによって形成されているものであるが、シリコン以外の絶縁性の部材によって形成されていてもよい。さらに、下段チップ7と上段チップ2の間にスペーサ10を配置することにより、下段チップ7と上段チップ2の間に所望の間隔を設けることができるため、下段チップ7のワイヤ5が上段チップ2や上段チップ2のワイヤ5と接触することを防止できる。
【0035】
また、上段チップ2もその主面2aが上方を向いているため、図3に示すように、主面2aの各パッド2k(図6参照)は金線などのワイヤ5によってモジュール基板4の端子4eやGND用端子4dに電気的に接続されている。
【0036】
次に、本実施の形態1のパワーアンプモジュール1における図4に示す高周波増幅装置の回路ブロックについて説明する。
【0037】
前記高周波増幅装置の増幅回路では、2種類の周波数帯域の入力信号をそれぞれ増幅しており、各増幅回路は3段階に亘って増幅され、各段の増幅回路は、上段チップ2に組み込まれたBias Circuitである制御IC(Integrated Circuit)2fによって制御される。本実施の形態1のパワーアンプモジュール1では、前記3段階のうち初段の増幅回路が上段チップ2に組み込まれており、さらに、2段めと終段(3段め)の増幅回路が下段チップ7に組み込まれている。
【0038】
ここで、パワーアンプモジュール1が有する2種類の周波数帯域について説明すると、一方は、第1の周波数を利用したGSM(Global System for Mobile Communication) 方式のものであり、周波数帯域として880〜915MHzを使用している。また、他方は、第2の周波数を利用したDCS(Digital Communication System 1800)のものであり、周波数帯域として1710〜1785MHzを使用しており、パワーアンプモジュール1は、この両方の方式に対応したモジュールである。
【0039】
そこで、図4に示すように、高周波増幅回路を点線で囲ったような回路ブロック2e,7e,7hに分割し、パワーアンプモジュール1では、回路ブロック2eに上段チップ2を採用し、回路ブロック7e,7hに下段チップ7を採用している。
【0040】
すなわち、本実施の形態1のパワーアンプモジュール1では、比較的消費電力の小さい初段の増幅回路と制御IC2fを回路ブロック2eとして上段チップ2に組み込み、消費電力が大きな2段めと終段(3段め)の増幅回路を回路ブロック7e,7hとして下段チップ7に組み込んでいる。
【0041】
なお、下段チップ7は、モジュール基板4のキャビティ部4aにフェイスアップ状態で実装されており、背面7bの半田接続部11を介してモジュール基板4に電気的に接続され、さらに半田接続部11と接続するモジュール基板4の複数のビア4hを介してモジュール基板4の裏面4cのGND用外部端子4gと接続されている。
【0042】
したがって、下段チップ7には消費電力が大きな2段めと終段(3段め)の増幅回路が組み込まれていてもそのGNDの安定化を図ることができる。
【0043】
また、回路ブロック2e,7e,7hにそれぞれ対応して、GSM側初段アンプ2c(第1回路)とDCS側初段アンプ2d(第2回路)が上段チップ2に組み込まれ、一方、GSM側2段めアンプ7c(第1回路)とGSM側終段(3段め)アンプ7d(第1回路)、およびDCS側2段めアンプ7f(第2回路)とDCS側終段(3段め)アンプ7g(第2回路)が下段チップ7に組み込まれている。
【0044】
さらに、上段チップ2に組み込まれた制御IC2fは、制御信号Vcontrol を受けて、GSM側初段アンプ2c、GSM側2段めアンプ7cおよびGSM側終段アンプ7dのそれぞれのパワーを制御するとともに、DCS側についてもそれぞれのアンプのパワーを制御する。本実施の形態1のパワーアンプモジュール1では、アンプ素子としてMOSFET(Metal Oxide Semiconductor Field Effect Transistor)が用いられ、この場合には、上段チップ2は、各MOSFETのゲートに印加されるバイアスを制御することによって、出力であるPout(GSM)、Pout(DCS)のパワーを制御する。
【0045】
本実施の形態1のパワーアンプモジュール1では、上段チップ2と下段チップ7における増幅回路の配置に関して、それぞれのチップに接続されたワイヤ間での高周波による干渉を防ぐために、図5および図6に示すように、上段チップ2の第1回路と下段チップ7の第2回路とが対向して配置されており、さらに上段チップ2の第2回路と下段チップ7の第1回路とが対向して配置されている。
【0046】
すなわち、上段チップ2の第1回路であるGSM側初段アンプ2cと、下段チップ7の第2回路であるDCS側2段めアンプ7fおよびDCS側終段アンプ7gとが対向して配置され、さらに、上段チップ2の第2回路であるDCS側初段アンプ2dと、下段チップ7の第1回路であるGSM側2段めアンプ7cおよびGSM側終段アンプ7dとが対向して配置されている。
【0047】
つまり、上段チップ2と下段チップ7とで同一周波数の増幅回路同士がそれぞれ同じ側ではなく、中心付近を境にして相互に反対側に配置されており、上下チップ間で同一周波数の増幅回路同士が重なって配置されないような回路レイアウトとなっている。
【0048】
これにより、上段チップ2の第1回路に接続されるワイヤ群と下段チップ7の第1回路に接続されるワイヤ群とが、かつ上段チップ2の第2回路に接続されるワイヤ群と下段チップ7の第2回路に接続されるワイヤ群とがそれぞれ上下に重なって配置されることがないため、それぞれのアンプ(回路)動作時に上下チップのワイヤ間での高周波による干渉が起こりにくい。
【0049】
すなわち、アンプ動作時にはそのアンプに接続されるワイヤ5から高周波が発振される場合があるが、異なった周波数のアンプでは同時に動作することなくそれぞれが別のタイミングで動作するため、上下チップ間で同一周波数の増幅回路同士が重なって配置されないような回路レイアウトとすることにより、上下チップのワイヤ間での高周波による干渉を起こりにくくすることができ、これにより、パワーアンプモジュール1の各アンプ動作の安定化を図ることができる。
【0050】
その結果、パワーアンプモジュール1の信頼性を向上させることができる。
【0051】
さらに、パワーアンプモジュール1では、上下チップのアンプ動作の安定化を図りつつ、チップスタック構造を実現することにより、パワーアンプモジュール1の小型化を図ることができる。
【0052】
なお、図6に示すように、制御IC2fは、上段チップ2のほぼ中心部に配置されている。
【0053】
また、モジュール基板4の主面4b上において半導体チップの周囲に実装された受動部品である複数のチップ部品3は、チップ抵抗やチップコンデンサなどであり、それぞれの両端の接続端子3aがモジュール基板4の端子4eに半田などで接続されている。
【0054】
次に、図7および図8に示す本実施の形態1の変形例のパワーアンプモジュールについて説明する。図7、図8は、パワーアンプモジュール1が4(Quad)バンドの場合の上段チップ2と下段チップ7の増幅回路のレイアウトを示すものである。
【0055】
すなわち、上段チップ2と下段チップ7それぞれが、第1の周波数で動作する第1回路、第2の周波数で動作する第2回路、第3の周波数で動作する第3回路および第4の周波数で動作する第4回路を有しており、各回路のレイアウトとして、上段チップ2の第1回路と下段チップ7の第2回路とが対向して配置され、かつ上段チップ2の第2回路と下段チップ7の第1回路とが対向して配置され、さらに、上段チップ2の第3回路と下段チップ7の第4回路とが対向して配置され、かつ上段チップ2の第4回路と下段チップ7の第3回路とが対向して配置されている。
【0056】
例えば、前記第1回路を動作させる前記第1の周波数として880〜915MHzのGSM方式を採用し、また、前記第2回路を動作させる前記第2の周波数として1710〜1785MHzのDCS方式を採用し、さらに、前記第3回路を動作させる第3の周波数として1.9GHz帯のPCS(Personal Communications Services) 方式を採用し、また、前記第4回路を動作させる第4の周波数として1.9GHz帯のCDMA方式を採用する。
【0057】
この場合、上段チップ2には、図8に示すように、そのほぼ中心部に制御IC2fが配置され、さらに、一方のチップ対角線上の制御IC2fの片側にGSM側初段アンプ2c(第1回路)が配置されるとともにその反対側にDCS側初段アンプ2d(第2回路)が配置され、かつ同じく他方のチップ対角線上の制御IC2fの片側にPCS側初段アンプ2g(第3回路)が配置されるとともにその反対側にCDMA側初段アンプ2h(第4回路)が配置されている。
【0058】
また、下段チップ7には、図7に示すように、前記一方のチップ対角線上において図8の上段チップ2の場合とは反対の位置に第1回路であるGSM側2段めアンプ7cとGSM側終段アンプ7d、および第2回路であるDCS側2段めアンプ7fとDCS側終段アンプ7gが配置され、さらに、前記他方のチップ対角線上において上段チップ2の場合とは反対の位置に第3回路であるPCS側2段めアンプ7iとPCS側終段アンプ7j、および第4回路であるCDMA側2段めアンプ7kとCDMA側終段アンプ7lが配置されている。
【0059】
これにより、4バンドのパワーアンプモジュール1であっても、上段チップ2と下段チップ7とで、同一周波数の増幅回路同士がそれぞれ中心付近を境にして対角線上で相互に反対側に配置されており、上下チップ間で同一周波数の増幅回路同士が重なって配置されないような回路レイアウトとなっている。
【0060】
したがって、本実施の形態2においても、上段チップ2の第1回路に接続されるワイヤ群と下段チップ7の第1回路に接続されるワイヤ群とが、さらに上段チップ2の第2回路に接続されるワイヤ群と下段チップ7の第2回路に接続されるワイヤ群とが、さらに上段チップ2の第3回路に接続されるワイヤ群と下段チップ7の第3回路に接続されるワイヤ群とが、さらに上段チップ2の第4回路に接続されるワイヤ群と下段チップ7の第4回路に接続されるワイヤ群とが、それぞれ上下に重なって配置されることがないため、それぞれのアンプ(回路)動作時に上下チップのワイヤ間での高周波による干渉が起こりにくい。
【0061】
これにより、パワーアンプモジュール1の各アンプ動作の安定化を図ることができ、その結果、4バンドのパワーアンプモジュール1であってもその信頼性を向上させることができる。
【0062】
(実施の形態2)
図9は本発明の実施の形態2のパワーアンプモジュールの下段チップにおける増幅回路のレイアウトの一例を示す平面図、図10は本発明の実施の形態2のパワーアンプモジュールの上段チップにおける増幅回路のレイアウトの一例を示す平面図である。
【0063】
本実施の形態2のパワーアンプモジュールは、モジュール構造としては実施の形態1の図1に示すパワーアンプモジュール1と同様であるが、第1の半導体チップである上段チップ2における第1回路と第2回路の間、および第2の半導体チップである下段チップ7における第1回路と第2回路の間にそれぞれGND用配線部2i,7mの層が形成されているものである。
【0064】
すなわち、図10に示すように、上段チップ2におけるGSM側初段アンプ2c(第1回路)とDCS側初段アンプ2d(第2回路)との間にGND用配線部2iの層が形成されているとともに、図9に示すように、下段チップ7におけるGSM側2段めアンプ7c(第1回路)およびGSM側終段アンプ7d(第1回路)と、DCS側2段めアンプ7f(第2回路)およびDCS側終段アンプ7g(第2回路)との間にGND用配線部7mの層が設けられている。
【0065】
したがって、それぞれの半導体チップにおいて周波数の異なった回路間にGND用配線の層が形成されている構造となる。
【0066】
これにより、それぞれの半導体チップ内において、周波数の異なった高周波の増幅回路間の電磁シールドの効果を向上させることができ、チップ内における相互の高周波の干渉を防止することができる。その結果、各チップ内における相互の高周波増幅回路間の電磁シールドを強化して所定外の周波数帯域での発振などの不具合の発生を阻止することができる。
【0067】
したがって、本実施の形態2のパワーアンプモジュールの信頼性の向上を図ることができる。
【0068】
さらに、実施の形態1と同様に、上段チップ2の第1回路であるGSM側初段アンプ2cと、下段チップ7の第2回路であるDCS側2段めアンプ7fおよびDCS側終段アンプ7gとが対向して配置され、また、上段チップ2の第2回路であるDCS側初段アンプ2dと、下段チップ7の第1回路であるGSM側2段めアンプ7cおよびGSM側終段アンプ7dとが対向して配置されていることにより、上下チップ間で同一周波数の増幅回路同士が重なって配置されないような回路レイアウトであるため、上下チップのワイヤ間において高周波による干渉を起こりにくくすることができる。
【0069】
これにより、パワーアンプモジュールの各アンプ動作の安定化を図ってさらにパワーアンプモジュールの信頼性を向上させることができる。
【0070】
なお、本実施の形態2におけるパワーアンプモジュールのその他の構造については実施の形態1と同様であるため、その重複説明は省略する。
【0071】
(実施の形態3)
図11は本発明の実施の形態3のパワーアンプモジュールの上段・下段チップにおけるワイヤリング状態の一例を示す平面図である。
【0072】
本実施の形態3のパワーアンプモジュールは、モジュール構造としては実施の形態1の図1に示すパワーアンプモジュール1と同様であるが、第1の半導体チップである上段チップ2が、第1回路であるGSM側初段アンプ2cに接続する複数の第1パッド2l(第1電極)と、第2回路であるDCS側初段アンプ2dに接続する複数の第2パッド2m(第2電極)を有しており、かつ第2の半導体チップである下段チップ7が、第1回路であるGSM側2段めアンプ7cおよびGSM側終段アンプ7dに接続する複数の第1パッド7q(第1電極)と、第2回路であるDCS側2段めアンプ7fおよびDCS側終段アンプ7gに接続する複数の第2パッド7r(第2電極)を有している。
【0073】
さらに、上段チップ2の複数の第1パッド2lおよび第2パッド2mにそれぞれ接続する複数のワイヤ5が、下段チップ7の第1パッド7qの配列方向と交わる方向に延在する上段チップ2の主面2aの対向する1組の辺2jをそれぞれ横切るように配置されている。
【0074】
また、下段チップ7の複数の第1パッド7qおよび第2パッド7rにそれぞれ接続する複数のワイヤ5が、上段チップ2の第1パッド2lの配列方向と交わる方向に延在する下段チップ7の主面7aの対向する1組の辺7nをそれぞれ横切るように配置されている。
【0075】
その際、上段チップ2の複数の第1パッド2lおよび第2パッド2mにそれぞれ接続する複数のワイヤ5のワイヤリング方向8と、下段チップ7の複数の第1パッド7qおよび第2パッド7rにそれぞれ接続する複数のワイヤ5のワイヤリング方向9とが略直交している。
【0076】
すなわち、本実施の形態3のパワーアンプモジュールでは、上段チップ2と下段チップ7の両チップとも電極の配置をそれぞれの主面2a,7aの対向する2辺とし、その際、上段チップ2と下段チップ7とで電極が形成される辺を90°向きが異なった辺としている。これにより、ワイヤ5が横切る半導体チップの辺も上段チップ2と下段チップ7とで90°向きが異なった辺となり、したがって、上段チップ2のワイヤリング方向8と下段チップ7のワイヤリング方向9とが90°異なった状態となる。
【0077】
その結果、上段チップ2と下段チップ7それぞれに接続されるワイヤ5同士が上下に重ならず略90°異なった方向に張られるため、上下チップのワイヤ間において高周波による干渉を起こりにくくすることができる。
【0078】
これにより、パワーアンプモジュールの各アンプ動作の安定化を図ってさらにパワーアンプモジュールの信頼性を向上させることができる。
【0079】
なお、本実施の形態3におけるパワーアンプモジュールのその他の構造については実施の形態1と同様であるため、その重複説明は省略する。
【0080】
(実施の形態4)
図12は本発明の実施の形態4の半導体装置の一例であるパワーアンプモジュールの構造を示す断面図である。
【0081】
本実施の形態4のパワーアンプモジュール14は、第2の半導体チップである下段チップ7をモジュール基板4の主面4bにフリップ接続(フリップチップ接続ともいう)したものであり、さらに第1の半導体チップである上段チップ2を下段チップ7の背面7b上にフェイスアップ実装で重ねて配置した構造のものである。
【0082】
したがって、下段チップ7はバンプ電極13を介してモジュール基板4に電気的に接続されており、一方、上段チップ2はワイヤ接続によってモジュール基板4に電気的に接続されている。
【0083】
なお、上段チップ2は、例えば、絶縁性の接着剤12などで下段チップ7の背面7bに固定されている。また、下段チップ7のGNDはバンプ電極13とビア4hとを介してGND用外部端子4gに接続されており、上段チップ2のGNDはワイヤ接続によってモジュール基板4と接続されている。
【0084】
さらに、パワーアンプモジュール14では、上段チップ2のGSM側初段アンプ2c(第1回路)と電気的に接続された第1ワイヤ5aと、下段チップ7の第2回路であるDCS側2段めアンプ7fおよびDCS側終段アンプ7gと電気的に接続されたモジュール基板4の第1配線4iとが対向して配置されている。
【0085】
一方、上段チップ2のDCS側初段アンプ2d(第2回路)と電気的に接続された第2ワイヤ5bと、下段チップ7の第1回路であるGSM側2段めアンプ7cおよびGSM側終段アンプ7dと電気的に接続されたモジュール基板4の第2配線4jとが対向して配置されている。
【0086】
すなわち、上段チップ2の第1回路と接続されたワイヤ群に対向するモジュール基板4の主面4bの領域には、下段チップ7の第1回路と接続する第2配線4jを配置せずに第2回路と接続する第1配線4iを配置し、上段チップ2の第2回路と接続されたワイヤ群に対向するモジュール基板4の主面4bの領域には、下段チップ7の第2回路と接続する第1配線4iを配置せずに第1回路と接続する第2配線4jを配置する。
【0087】
これにより、ワイヤ−基板配線間において上下チップ間で同一周波数の増幅回路同士が重なって配置されないため、上下チップにおけるワイヤ−基板配線間の高周波による干渉を起こりにくくすることができる。
【0088】
したがって、下段チップ7をフリップ接続としたパワーアンプモジュール14の各アンプ動作の安定化を図ることができ、その結果、パワーアンプモジュール14の信頼性を向上させることができる。
【0089】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0090】
例えば、前記実施の形態1〜4では、半導体装置が、パワーアンプモジュールの場合を説明したが、前記半導体装置は、モジュール基板4の主面4bに複数の半導体チップが重ねて搭載される構造のモジュールであれば、パワーアンプモジュール以外の他のモジュール製品であってもよく、その際、重ねられる半導体チップの数も2段に限定されずに2段以上の複数段であってもよい。
【0091】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0092】
チップスタック型の半導体装置において上段チップの第1回路と下段チップの第2回路とが対向して配置され、かつ上段チップの第2回路と下段チップの第1回路とが対向して配置されることにより、それぞれの周波数の回路動作時に上下チップのワイヤ間での高周波による干渉が起こりにくく、回路動作の安定化を図ることができる。その結果、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1の半導体装置の一例であるパワーアンプモジュールの構造を示す断面図である。
【図2】図1に示すパワーアンプモジュールの構造を示す裏面図である。
【図3】図1に示すパワーアンプモジュールの配線基板の主面側に搭載される各実装部品の配置の一例を示す平面配置図である。
【図4】図1に示すパワーアンプモジュールに組み込まれた高周波増幅回路の構成の一例を示す回路ブロック図である。
【図5】図1に示すパワーアンプモジュールの下段チップ(第2の半導体チップ)における増幅回路のレイアウトの一例を示す平面図である。
【図6】図1に示すパワーアンプモジュールの上段チップ(第1の半導体チップ)における増幅回路のレイアウトの一例を示す平面図である。
【図7】本発明の実施の形態1の変形例のパワーアンプモジュールの下段チップにおける増幅回路のレイアウトの一例を示す平面図である。
【図8】本発明の実施の形態1の変形例のパワーアンプモジュールの上段チップにおける増幅回路のレイアウトの一例を示す平面図である。
【図9】本発明の実施の形態2のパワーアンプモジュールの下段チップにおける増幅回路のレイアウトの一例を示す平面図である。
【図10】本発明の実施の形態2のパワーアンプモジュールの上段チップにおける増幅回路のレイアウトの一例を示す平面図である。
【図11】本発明の実施の形態3のパワーアンプモジュールの上段・下段チップにおけるワイヤリング状態の一例を示す平面図である。
【図12】本発明の実施の形態4の半導体装置の一例であるパワーアンプモジュールの構造を示す断面図である。
【符号の説明】
1 パワーアンプモジュール(半導体装置)
2 上段チップ(第1の半導体チップ)
2a 主面
2b 背面
2c GSM側初段アンプ(第1回路)
2d DCS側初段アンプ(第2回路)
2e 回路ブロック
2f 制御IC
2g PCS側初段アンプ(第3回路)
2h CDMA側初段アンプ(第4回路)
2i GND用配線部
2j 辺
2k パッド
2l 第1パッド(第1電極)
2m 第2パッド(第2電極)
3 チップ部品
3a 接続端子
4 モジュール基板(配線基板)
4a キャビティ部
4b 主面
4c 裏面
4d GND用端子
4e 端子
4f 外部端子
4g GND用外部端子
4h ビア
4i 第1配線
4j 第2配線
5 ワイヤ
5a 第1ワイヤ
5b 第2ワイヤ
6 封止部
7 下段チップ(第2の半導体チップ)
7a 主面
7b 背面
7c GSM側2段めアンプ(第1回路)
7d GSM側終段アンプ(第1回路)
7e 回路ブロック
7f DCS側2段めアンプ(第2回路)
7g DCS側終段アンプ(第2回路)
7h 回路ブロック
7i PCS側2段めアンプ(第3回路)
7j PCS側終段アンプ(第3回路)
7k CDMA側2段めアンプ(第4回路)
7l CDMA側終段アンプ(第4回路)
7m GND用配線部
7n 辺
7p パッド
7q 第1パッド(第1電極)
7r 第2パッド(第2電極)
8,9 ワイヤリング方向
10 スペーサ
11 半田接続部
12 接着剤
13 バンプ電極
14 パワーアンプモジュール(半導体装置)
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、パワーアンプモジュールなどのモジュールの信頼性の向上に適用して有効な技術に関する。
【0002】
【従来の技術】
半導体装置の小型化を図った構造として、半導体チップを重ね合わせて配置するSCP(Stacked Chips Packag)構造が知られており、前記SCPでは、下層チップ上にこれより小さな上層チップが重ねられ、これによって2段にチップが構成されて小型化を図っている(例えば、特許文献1参照)。
【0003】
【特許文献1】
特開平7−58280号公報(第3頁、図2)
【0004】
【発明が解決しようとする課題】
携帯電話機などの通信端末機器には多くの電子部品が組み込まれており、そのうち携帯電話機の送信系に組み込まれる高周波増幅装置(パワーアンプモジュール)も急速な小型・高機能化が進んで来ている。通信方式の1つとしてGSM(Global System for Mobile Communications)方式が知られている。
【0005】
このGSM方式用のパワーアンプモジュールの外形寸法は、現状では縦10mm、横8mmの大きさであるが、次世代のモジュールでは縦6mm、横5mmの大きさのものが主流になると想定される。
【0006】
また、CDMA(Code Division Multiple Access 符号分割多元接続)分野においても現状の縦6mm、横6mmのものが、縦5mm、横5mm、さらには縦4mm、横4mmと順次要請されるものと想定できる。
【0007】
このような超小型のパワーアンプモジュールでは、配線基板構成のモジュール基板における表面の二次元的な部品実装だけでは、トランジスタなどの能動素子を組み込んだ半導体チップや、抵抗(チップ抵抗)、コンデンサ(チップコンデンサ)などの受動素子からなるチップ部品が搭載できなくなり、三次元実装が必要になる。
【0008】
そこで、パワーアンプモジュールの小型化を図る上で、半導体チップを重ねる構造について本発明者が検討した結果、以下のような問題点を見出した。
【0009】
パワーアンプモジュールで半導体チップを重ね合わせる構造を採用した場合、上下チップのワイヤ間で高周波による干渉が起こりアンプ動作が不安定となることが問題である。
【0010】
例えば、パワーアンプモジュールが、それぞれに3段階に入力信号を増幅する2種類の高周波の増幅回路を有しており、GNDを強化しやすい下段チップに2段めと3段め(終段)の増幅回路が組み込まれ、上段チップに初段の増幅回路が組み込まれている場合、上下の半導体チップにおいて2種類の周波数の増幅回路がそれぞれ同じ側に配置されているため、アンプ動作時に上下チップのワイヤ間で高周波による干渉が起こりアンプ動作が不安定になる。
【0011】
その結果、パワーアンプモジュールの信頼性が低下することが問題となる。
【0012】
本発明の目的は、信頼性の向上を図る半導体装置を提供することにある。
【0013】
本発明のその他の目的は、小型化を図る半導体装置を提供することにある。
【0014】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0015】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0016】
すなわち、本発明は、主面およびその反対側の裏面を有した配線基板と、前記配線基板の主面に実装され、第1の周波数で動作する第1回路および第2の周波数で動作する第2回路を有した第2の半導体チップと、前記第2の半導体チップに重ねて配置され、前記第1回路および前記第2回路を有した第1の半導体チップと、前記第1の半導体チップと前記配線基板とを電気的に接続する複数の導電性のワイヤとを有し、前記第1の半導体チップの前記第1回路と前記第2の半導体チップの前記第2回路とが対向して配置され、前記第1の半導体チップの前記第2回路と前記第2の半導体チップの前記第1回路とが対向して配置されている。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0018】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【0019】
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【0020】
さらに、以下の実施の形態において、その構成要素(要素ステップなどを含む)は、特に明示した場合及び原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。
【0021】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは前記数値及び範囲についても同様である。
【0022】
また、実施の形態を説明するための全図において同一機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【0023】
(実施の形態1)
図1は本発明の実施の形態1の半導体装置の一例であるパワーアンプモジュールの構造を示す断面図、図2は図1に示すパワーアンプモジュールの構造を示す裏面図、図3は図1に示すパワーアンプモジュールの配線基板の主面側に搭載される各実装部品の配置の一例を示す平面配置図、図4は図1に示すパワーアンプモジュールに組み込まれた高周波増幅回路の構成の一例を示す回路ブロック図、図5は図1に示すパワーアンプモジュールの下段チップ(第2の半導体チップ)における増幅回路のレイアウトの一例を示す平面図、図6は図1に示すパワーアンプモジュールの上段チップ(第1の半導体チップ)における増幅回路のレイアウトの一例を示す平面図、図7は本発明の実施の形態1の変形例のパワーアンプモジュールの下段チップにおける増幅回路のレイアウトの一例を示す平面図、図8は図7に示す下段チップ上に配置される上段チップにおける増幅回路のレイアウトの一例を示す平面図である。
【0024】
図1および図2に示す本実施の形態1の半導体装置は、パワーアンプモジュール1と呼ばれる高周波のモジュール製品であり、モジュール基板(配線基板)4の表面である主面4b上に第2の半導体チップが実装され、さらに前記第2の半導体チップ上に第1の半導体チップが重ねて搭載されたチップスタック構造のものであり、主に、携帯電話機などの小型の携帯用電子機器に組み込まれるものである。
【0025】
なお、図1に示すパワーアンプモジュール1は、例えば、携帯電話機における高周波(例えば、約900MHzと約1800MHz)を複数の段階に亘って増幅する高周波増幅装置である。
【0026】
本実施の形態1のパワーアンプモジュール1は、外観的には四角形のモジュール基板4と、このモジュール基板4の主面4b上に重ねて形成された封止部6と、モジュール基板4の裏面4cに設けられた複数の外部端子4fおよびGND用外部端子4gとからなる。
【0027】
また、パワーアンプモジュール1は、その組み立てにおいて、複数のモジュール基板4が並んで成る多数個取り基板上に半導体チップを含む電子部品を搭載し、その後電子部品などを覆うように前記多数個取り基板の上面に一定の高さの樹脂封止層を形成し、次いで多数個取り基板をこれに重なった樹脂封止層も含めて縦横に切断分離して一度に複数のパワーアンプモジュール1を形成することから、モジュール基板4の側面と封止部6の側面は一致し、封止部6の端部は、モジュール基板4の端部より外側に位置していない構造になる。
【0028】
また、モジュール基板4は、プリント配線基板からなっており、例えば、複数の誘電体層(絶縁膜)を貼り合わせたような構造であり、主面4bや裏面4cおよび内部に所定の配線パターンの導体層を有するとともに、主面4bと裏面4cの導体層は基板の厚さ方向に延在する導体であるビア4hなどを介して電気的に接続されている。本実施の形態1では、特に限定はされないが、前記誘電体層は5層になっている。
【0029】
本実施の形態1のパワーアンプモジュール1の詳細構成について説明すると、主面4bおよびその反対側の裏面4cを有した配線基板であるモジュール基板4と、モジュール基板4の主面4bに実装され、かつ第1の周波数で動作する第1回路および第2の周波数で動作する第2回路を有した第2の半導体チップである下段チップ7と、下段チップ7上に重ねて配置され、かつ第1の周波数で動作する第1回路および第2の周波数で動作する第2回路を有した第1の半導体チップである上段チップ2と、上段チップ2とモジュール基板4とを、および下段チップ7とモジュール基板4とをそれぞれ電気的に接続する複数の導電性のワイヤ5と、図3に示すようにモジュール基板4の下段チップ7および上段チップ2の周囲に実装された受動部品である複数のチップ部品3と、モジュール基板4の主面4b側で下段チップ7、上段チップ2、複数のワイヤ5および複数のチップ部品3を覆うように形成された封止部6とからなる。
【0030】
さらに、パワーアンプモジュール1では、上段チップ2の前記第1回路と下段チップ7の前記第2回路とが対向して配置されているとともに、上段チップ2の前記第2回路と下段チップ7の前記第1回路とが対向して配置されている。
【0031】
ここで、第2の半導体チップである下段チップ7は、図1に示すようにモジュール基板4の凹部であるキャビティ部4aにフェイスアップ状態で実装されており、半田接続部11を介してモジュール基板4に電気的に接続されている。
【0032】
すなわち、下段チップ7は、モジュール基板4の主面4bより凹んだキャビティ部4aにフェイスアップ実装で配置されており、主面7aと反対側の背面7bがモジュール基板4に半田接続されている。したがって、下段チップ7はその主面7aが上方を向いており、主面7aの各パッド7p(図5参照)は金線などのワイヤ5によって図3に示すようにモジュール基板4の端子4eやGND用端子4dに電気的に接続されている。
【0033】
また、上段チップ2は、下段チップ7の主面7a上にスペーサ10を介してこのスペーサ10に積み重ねた状態で搭載されており、その際、下段チップ7と同様に主面2aを上方に向けたフェイスアップ状態で搭載されている。したがって、上段チップ2の主面2aと反対側の背面2bは、下段チップ7の主面7aと対向している。
【0034】
なお、スペーサ10は、例えば、シリコンなどによって形成されているものであるが、シリコン以外の絶縁性の部材によって形成されていてもよい。さらに、下段チップ7と上段チップ2の間にスペーサ10を配置することにより、下段チップ7と上段チップ2の間に所望の間隔を設けることができるため、下段チップ7のワイヤ5が上段チップ2や上段チップ2のワイヤ5と接触することを防止できる。
【0035】
また、上段チップ2もその主面2aが上方を向いているため、図3に示すように、主面2aの各パッド2k(図6参照)は金線などのワイヤ5によってモジュール基板4の端子4eやGND用端子4dに電気的に接続されている。
【0036】
次に、本実施の形態1のパワーアンプモジュール1における図4に示す高周波増幅装置の回路ブロックについて説明する。
【0037】
前記高周波増幅装置の増幅回路では、2種類の周波数帯域の入力信号をそれぞれ増幅しており、各増幅回路は3段階に亘って増幅され、各段の増幅回路は、上段チップ2に組み込まれたBias Circuitである制御IC(Integrated Circuit)2fによって制御される。本実施の形態1のパワーアンプモジュール1では、前記3段階のうち初段の増幅回路が上段チップ2に組み込まれており、さらに、2段めと終段(3段め)の増幅回路が下段チップ7に組み込まれている。
【0038】
ここで、パワーアンプモジュール1が有する2種類の周波数帯域について説明すると、一方は、第1の周波数を利用したGSM(Global System for Mobile Communication) 方式のものであり、周波数帯域として880〜915MHzを使用している。また、他方は、第2の周波数を利用したDCS(Digital Communication System 1800)のものであり、周波数帯域として1710〜1785MHzを使用しており、パワーアンプモジュール1は、この両方の方式に対応したモジュールである。
【0039】
そこで、図4に示すように、高周波増幅回路を点線で囲ったような回路ブロック2e,7e,7hに分割し、パワーアンプモジュール1では、回路ブロック2eに上段チップ2を採用し、回路ブロック7e,7hに下段チップ7を採用している。
【0040】
すなわち、本実施の形態1のパワーアンプモジュール1では、比較的消費電力の小さい初段の増幅回路と制御IC2fを回路ブロック2eとして上段チップ2に組み込み、消費電力が大きな2段めと終段(3段め)の増幅回路を回路ブロック7e,7hとして下段チップ7に組み込んでいる。
【0041】
なお、下段チップ7は、モジュール基板4のキャビティ部4aにフェイスアップ状態で実装されており、背面7bの半田接続部11を介してモジュール基板4に電気的に接続され、さらに半田接続部11と接続するモジュール基板4の複数のビア4hを介してモジュール基板4の裏面4cのGND用外部端子4gと接続されている。
【0042】
したがって、下段チップ7には消費電力が大きな2段めと終段(3段め)の増幅回路が組み込まれていてもそのGNDの安定化を図ることができる。
【0043】
また、回路ブロック2e,7e,7hにそれぞれ対応して、GSM側初段アンプ2c(第1回路)とDCS側初段アンプ2d(第2回路)が上段チップ2に組み込まれ、一方、GSM側2段めアンプ7c(第1回路)とGSM側終段(3段め)アンプ7d(第1回路)、およびDCS側2段めアンプ7f(第2回路)とDCS側終段(3段め)アンプ7g(第2回路)が下段チップ7に組み込まれている。
【0044】
さらに、上段チップ2に組み込まれた制御IC2fは、制御信号Vcontrol を受けて、GSM側初段アンプ2c、GSM側2段めアンプ7cおよびGSM側終段アンプ7dのそれぞれのパワーを制御するとともに、DCS側についてもそれぞれのアンプのパワーを制御する。本実施の形態1のパワーアンプモジュール1では、アンプ素子としてMOSFET(Metal Oxide Semiconductor Field Effect Transistor)が用いられ、この場合には、上段チップ2は、各MOSFETのゲートに印加されるバイアスを制御することによって、出力であるPout(GSM)、Pout(DCS)のパワーを制御する。
【0045】
本実施の形態1のパワーアンプモジュール1では、上段チップ2と下段チップ7における増幅回路の配置に関して、それぞれのチップに接続されたワイヤ間での高周波による干渉を防ぐために、図5および図6に示すように、上段チップ2の第1回路と下段チップ7の第2回路とが対向して配置されており、さらに上段チップ2の第2回路と下段チップ7の第1回路とが対向して配置されている。
【0046】
すなわち、上段チップ2の第1回路であるGSM側初段アンプ2cと、下段チップ7の第2回路であるDCS側2段めアンプ7fおよびDCS側終段アンプ7gとが対向して配置され、さらに、上段チップ2の第2回路であるDCS側初段アンプ2dと、下段チップ7の第1回路であるGSM側2段めアンプ7cおよびGSM側終段アンプ7dとが対向して配置されている。
【0047】
つまり、上段チップ2と下段チップ7とで同一周波数の増幅回路同士がそれぞれ同じ側ではなく、中心付近を境にして相互に反対側に配置されており、上下チップ間で同一周波数の増幅回路同士が重なって配置されないような回路レイアウトとなっている。
【0048】
これにより、上段チップ2の第1回路に接続されるワイヤ群と下段チップ7の第1回路に接続されるワイヤ群とが、かつ上段チップ2の第2回路に接続されるワイヤ群と下段チップ7の第2回路に接続されるワイヤ群とがそれぞれ上下に重なって配置されることがないため、それぞれのアンプ(回路)動作時に上下チップのワイヤ間での高周波による干渉が起こりにくい。
【0049】
すなわち、アンプ動作時にはそのアンプに接続されるワイヤ5から高周波が発振される場合があるが、異なった周波数のアンプでは同時に動作することなくそれぞれが別のタイミングで動作するため、上下チップ間で同一周波数の増幅回路同士が重なって配置されないような回路レイアウトとすることにより、上下チップのワイヤ間での高周波による干渉を起こりにくくすることができ、これにより、パワーアンプモジュール1の各アンプ動作の安定化を図ることができる。
【0050】
その結果、パワーアンプモジュール1の信頼性を向上させることができる。
【0051】
さらに、パワーアンプモジュール1では、上下チップのアンプ動作の安定化を図りつつ、チップスタック構造を実現することにより、パワーアンプモジュール1の小型化を図ることができる。
【0052】
なお、図6に示すように、制御IC2fは、上段チップ2のほぼ中心部に配置されている。
【0053】
また、モジュール基板4の主面4b上において半導体チップの周囲に実装された受動部品である複数のチップ部品3は、チップ抵抗やチップコンデンサなどであり、それぞれの両端の接続端子3aがモジュール基板4の端子4eに半田などで接続されている。
【0054】
次に、図7および図8に示す本実施の形態1の変形例のパワーアンプモジュールについて説明する。図7、図8は、パワーアンプモジュール1が4(Quad)バンドの場合の上段チップ2と下段チップ7の増幅回路のレイアウトを示すものである。
【0055】
すなわち、上段チップ2と下段チップ7それぞれが、第1の周波数で動作する第1回路、第2の周波数で動作する第2回路、第3の周波数で動作する第3回路および第4の周波数で動作する第4回路を有しており、各回路のレイアウトとして、上段チップ2の第1回路と下段チップ7の第2回路とが対向して配置され、かつ上段チップ2の第2回路と下段チップ7の第1回路とが対向して配置され、さらに、上段チップ2の第3回路と下段チップ7の第4回路とが対向して配置され、かつ上段チップ2の第4回路と下段チップ7の第3回路とが対向して配置されている。
【0056】
例えば、前記第1回路を動作させる前記第1の周波数として880〜915MHzのGSM方式を採用し、また、前記第2回路を動作させる前記第2の周波数として1710〜1785MHzのDCS方式を採用し、さらに、前記第3回路を動作させる第3の周波数として1.9GHz帯のPCS(Personal Communications Services) 方式を採用し、また、前記第4回路を動作させる第4の周波数として1.9GHz帯のCDMA方式を採用する。
【0057】
この場合、上段チップ2には、図8に示すように、そのほぼ中心部に制御IC2fが配置され、さらに、一方のチップ対角線上の制御IC2fの片側にGSM側初段アンプ2c(第1回路)が配置されるとともにその反対側にDCS側初段アンプ2d(第2回路)が配置され、かつ同じく他方のチップ対角線上の制御IC2fの片側にPCS側初段アンプ2g(第3回路)が配置されるとともにその反対側にCDMA側初段アンプ2h(第4回路)が配置されている。
【0058】
また、下段チップ7には、図7に示すように、前記一方のチップ対角線上において図8の上段チップ2の場合とは反対の位置に第1回路であるGSM側2段めアンプ7cとGSM側終段アンプ7d、および第2回路であるDCS側2段めアンプ7fとDCS側終段アンプ7gが配置され、さらに、前記他方のチップ対角線上において上段チップ2の場合とは反対の位置に第3回路であるPCS側2段めアンプ7iとPCS側終段アンプ7j、および第4回路であるCDMA側2段めアンプ7kとCDMA側終段アンプ7lが配置されている。
【0059】
これにより、4バンドのパワーアンプモジュール1であっても、上段チップ2と下段チップ7とで、同一周波数の増幅回路同士がそれぞれ中心付近を境にして対角線上で相互に反対側に配置されており、上下チップ間で同一周波数の増幅回路同士が重なって配置されないような回路レイアウトとなっている。
【0060】
したがって、本実施の形態2においても、上段チップ2の第1回路に接続されるワイヤ群と下段チップ7の第1回路に接続されるワイヤ群とが、さらに上段チップ2の第2回路に接続されるワイヤ群と下段チップ7の第2回路に接続されるワイヤ群とが、さらに上段チップ2の第3回路に接続されるワイヤ群と下段チップ7の第3回路に接続されるワイヤ群とが、さらに上段チップ2の第4回路に接続されるワイヤ群と下段チップ7の第4回路に接続されるワイヤ群とが、それぞれ上下に重なって配置されることがないため、それぞれのアンプ(回路)動作時に上下チップのワイヤ間での高周波による干渉が起こりにくい。
【0061】
これにより、パワーアンプモジュール1の各アンプ動作の安定化を図ることができ、その結果、4バンドのパワーアンプモジュール1であってもその信頼性を向上させることができる。
【0062】
(実施の形態2)
図9は本発明の実施の形態2のパワーアンプモジュールの下段チップにおける増幅回路のレイアウトの一例を示す平面図、図10は本発明の実施の形態2のパワーアンプモジュールの上段チップにおける増幅回路のレイアウトの一例を示す平面図である。
【0063】
本実施の形態2のパワーアンプモジュールは、モジュール構造としては実施の形態1の図1に示すパワーアンプモジュール1と同様であるが、第1の半導体チップである上段チップ2における第1回路と第2回路の間、および第2の半導体チップである下段チップ7における第1回路と第2回路の間にそれぞれGND用配線部2i,7mの層が形成されているものである。
【0064】
すなわち、図10に示すように、上段チップ2におけるGSM側初段アンプ2c(第1回路)とDCS側初段アンプ2d(第2回路)との間にGND用配線部2iの層が形成されているとともに、図9に示すように、下段チップ7におけるGSM側2段めアンプ7c(第1回路)およびGSM側終段アンプ7d(第1回路)と、DCS側2段めアンプ7f(第2回路)およびDCS側終段アンプ7g(第2回路)との間にGND用配線部7mの層が設けられている。
【0065】
したがって、それぞれの半導体チップにおいて周波数の異なった回路間にGND用配線の層が形成されている構造となる。
【0066】
これにより、それぞれの半導体チップ内において、周波数の異なった高周波の増幅回路間の電磁シールドの効果を向上させることができ、チップ内における相互の高周波の干渉を防止することができる。その結果、各チップ内における相互の高周波増幅回路間の電磁シールドを強化して所定外の周波数帯域での発振などの不具合の発生を阻止することができる。
【0067】
したがって、本実施の形態2のパワーアンプモジュールの信頼性の向上を図ることができる。
【0068】
さらに、実施の形態1と同様に、上段チップ2の第1回路であるGSM側初段アンプ2cと、下段チップ7の第2回路であるDCS側2段めアンプ7fおよびDCS側終段アンプ7gとが対向して配置され、また、上段チップ2の第2回路であるDCS側初段アンプ2dと、下段チップ7の第1回路であるGSM側2段めアンプ7cおよびGSM側終段アンプ7dとが対向して配置されていることにより、上下チップ間で同一周波数の増幅回路同士が重なって配置されないような回路レイアウトであるため、上下チップのワイヤ間において高周波による干渉を起こりにくくすることができる。
【0069】
これにより、パワーアンプモジュールの各アンプ動作の安定化を図ってさらにパワーアンプモジュールの信頼性を向上させることができる。
【0070】
なお、本実施の形態2におけるパワーアンプモジュールのその他の構造については実施の形態1と同様であるため、その重複説明は省略する。
【0071】
(実施の形態3)
図11は本発明の実施の形態3のパワーアンプモジュールの上段・下段チップにおけるワイヤリング状態の一例を示す平面図である。
【0072】
本実施の形態3のパワーアンプモジュールは、モジュール構造としては実施の形態1の図1に示すパワーアンプモジュール1と同様であるが、第1の半導体チップである上段チップ2が、第1回路であるGSM側初段アンプ2cに接続する複数の第1パッド2l(第1電極)と、第2回路であるDCS側初段アンプ2dに接続する複数の第2パッド2m(第2電極)を有しており、かつ第2の半導体チップである下段チップ7が、第1回路であるGSM側2段めアンプ7cおよびGSM側終段アンプ7dに接続する複数の第1パッド7q(第1電極)と、第2回路であるDCS側2段めアンプ7fおよびDCS側終段アンプ7gに接続する複数の第2パッド7r(第2電極)を有している。
【0073】
さらに、上段チップ2の複数の第1パッド2lおよび第2パッド2mにそれぞれ接続する複数のワイヤ5が、下段チップ7の第1パッド7qの配列方向と交わる方向に延在する上段チップ2の主面2aの対向する1組の辺2jをそれぞれ横切るように配置されている。
【0074】
また、下段チップ7の複数の第1パッド7qおよび第2パッド7rにそれぞれ接続する複数のワイヤ5が、上段チップ2の第1パッド2lの配列方向と交わる方向に延在する下段チップ7の主面7aの対向する1組の辺7nをそれぞれ横切るように配置されている。
【0075】
その際、上段チップ2の複数の第1パッド2lおよび第2パッド2mにそれぞれ接続する複数のワイヤ5のワイヤリング方向8と、下段チップ7の複数の第1パッド7qおよび第2パッド7rにそれぞれ接続する複数のワイヤ5のワイヤリング方向9とが略直交している。
【0076】
すなわち、本実施の形態3のパワーアンプモジュールでは、上段チップ2と下段チップ7の両チップとも電極の配置をそれぞれの主面2a,7aの対向する2辺とし、その際、上段チップ2と下段チップ7とで電極が形成される辺を90°向きが異なった辺としている。これにより、ワイヤ5が横切る半導体チップの辺も上段チップ2と下段チップ7とで90°向きが異なった辺となり、したがって、上段チップ2のワイヤリング方向8と下段チップ7のワイヤリング方向9とが90°異なった状態となる。
【0077】
その結果、上段チップ2と下段チップ7それぞれに接続されるワイヤ5同士が上下に重ならず略90°異なった方向に張られるため、上下チップのワイヤ間において高周波による干渉を起こりにくくすることができる。
【0078】
これにより、パワーアンプモジュールの各アンプ動作の安定化を図ってさらにパワーアンプモジュールの信頼性を向上させることができる。
【0079】
なお、本実施の形態3におけるパワーアンプモジュールのその他の構造については実施の形態1と同様であるため、その重複説明は省略する。
【0080】
(実施の形態4)
図12は本発明の実施の形態4の半導体装置の一例であるパワーアンプモジュールの構造を示す断面図である。
【0081】
本実施の形態4のパワーアンプモジュール14は、第2の半導体チップである下段チップ7をモジュール基板4の主面4bにフリップ接続(フリップチップ接続ともいう)したものであり、さらに第1の半導体チップである上段チップ2を下段チップ7の背面7b上にフェイスアップ実装で重ねて配置した構造のものである。
【0082】
したがって、下段チップ7はバンプ電極13を介してモジュール基板4に電気的に接続されており、一方、上段チップ2はワイヤ接続によってモジュール基板4に電気的に接続されている。
【0083】
なお、上段チップ2は、例えば、絶縁性の接着剤12などで下段チップ7の背面7bに固定されている。また、下段チップ7のGNDはバンプ電極13とビア4hとを介してGND用外部端子4gに接続されており、上段チップ2のGNDはワイヤ接続によってモジュール基板4と接続されている。
【0084】
さらに、パワーアンプモジュール14では、上段チップ2のGSM側初段アンプ2c(第1回路)と電気的に接続された第1ワイヤ5aと、下段チップ7の第2回路であるDCS側2段めアンプ7fおよびDCS側終段アンプ7gと電気的に接続されたモジュール基板4の第1配線4iとが対向して配置されている。
【0085】
一方、上段チップ2のDCS側初段アンプ2d(第2回路)と電気的に接続された第2ワイヤ5bと、下段チップ7の第1回路であるGSM側2段めアンプ7cおよびGSM側終段アンプ7dと電気的に接続されたモジュール基板4の第2配線4jとが対向して配置されている。
【0086】
すなわち、上段チップ2の第1回路と接続されたワイヤ群に対向するモジュール基板4の主面4bの領域には、下段チップ7の第1回路と接続する第2配線4jを配置せずに第2回路と接続する第1配線4iを配置し、上段チップ2の第2回路と接続されたワイヤ群に対向するモジュール基板4の主面4bの領域には、下段チップ7の第2回路と接続する第1配線4iを配置せずに第1回路と接続する第2配線4jを配置する。
【0087】
これにより、ワイヤ−基板配線間において上下チップ間で同一周波数の増幅回路同士が重なって配置されないため、上下チップにおけるワイヤ−基板配線間の高周波による干渉を起こりにくくすることができる。
【0088】
したがって、下段チップ7をフリップ接続としたパワーアンプモジュール14の各アンプ動作の安定化を図ることができ、その結果、パワーアンプモジュール14の信頼性を向上させることができる。
【0089】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0090】
例えば、前記実施の形態1〜4では、半導体装置が、パワーアンプモジュールの場合を説明したが、前記半導体装置は、モジュール基板4の主面4bに複数の半導体チップが重ねて搭載される構造のモジュールであれば、パワーアンプモジュール以外の他のモジュール製品であってもよく、その際、重ねられる半導体チップの数も2段に限定されずに2段以上の複数段であってもよい。
【0091】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0092】
チップスタック型の半導体装置において上段チップの第1回路と下段チップの第2回路とが対向して配置され、かつ上段チップの第2回路と下段チップの第1回路とが対向して配置されることにより、それぞれの周波数の回路動作時に上下チップのワイヤ間での高周波による干渉が起こりにくく、回路動作の安定化を図ることができる。その結果、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1の半導体装置の一例であるパワーアンプモジュールの構造を示す断面図である。
【図2】図1に示すパワーアンプモジュールの構造を示す裏面図である。
【図3】図1に示すパワーアンプモジュールの配線基板の主面側に搭載される各実装部品の配置の一例を示す平面配置図である。
【図4】図1に示すパワーアンプモジュールに組み込まれた高周波増幅回路の構成の一例を示す回路ブロック図である。
【図5】図1に示すパワーアンプモジュールの下段チップ(第2の半導体チップ)における増幅回路のレイアウトの一例を示す平面図である。
【図6】図1に示すパワーアンプモジュールの上段チップ(第1の半導体チップ)における増幅回路のレイアウトの一例を示す平面図である。
【図7】本発明の実施の形態1の変形例のパワーアンプモジュールの下段チップにおける増幅回路のレイアウトの一例を示す平面図である。
【図8】本発明の実施の形態1の変形例のパワーアンプモジュールの上段チップにおける増幅回路のレイアウトの一例を示す平面図である。
【図9】本発明の実施の形態2のパワーアンプモジュールの下段チップにおける増幅回路のレイアウトの一例を示す平面図である。
【図10】本発明の実施の形態2のパワーアンプモジュールの上段チップにおける増幅回路のレイアウトの一例を示す平面図である。
【図11】本発明の実施の形態3のパワーアンプモジュールの上段・下段チップにおけるワイヤリング状態の一例を示す平面図である。
【図12】本発明の実施の形態4の半導体装置の一例であるパワーアンプモジュールの構造を示す断面図である。
【符号の説明】
1 パワーアンプモジュール(半導体装置)
2 上段チップ(第1の半導体チップ)
2a 主面
2b 背面
2c GSM側初段アンプ(第1回路)
2d DCS側初段アンプ(第2回路)
2e 回路ブロック
2f 制御IC
2g PCS側初段アンプ(第3回路)
2h CDMA側初段アンプ(第4回路)
2i GND用配線部
2j 辺
2k パッド
2l 第1パッド(第1電極)
2m 第2パッド(第2電極)
3 チップ部品
3a 接続端子
4 モジュール基板(配線基板)
4a キャビティ部
4b 主面
4c 裏面
4d GND用端子
4e 端子
4f 外部端子
4g GND用外部端子
4h ビア
4i 第1配線
4j 第2配線
5 ワイヤ
5a 第1ワイヤ
5b 第2ワイヤ
6 封止部
7 下段チップ(第2の半導体チップ)
7a 主面
7b 背面
7c GSM側2段めアンプ(第1回路)
7d GSM側終段アンプ(第1回路)
7e 回路ブロック
7f DCS側2段めアンプ(第2回路)
7g DCS側終段アンプ(第2回路)
7h 回路ブロック
7i PCS側2段めアンプ(第3回路)
7j PCS側終段アンプ(第3回路)
7k CDMA側2段めアンプ(第4回路)
7l CDMA側終段アンプ(第4回路)
7m GND用配線部
7n 辺
7p パッド
7q 第1パッド(第1電極)
7r 第2パッド(第2電極)
8,9 ワイヤリング方向
10 スペーサ
11 半田接続部
12 接着剤
13 バンプ電極
14 パワーアンプモジュール(半導体装置)
Claims (13)
- 第1の半導体チップと第2の半導体チップを有する半導体装置であって、
主面およびその反対側の裏面を有した配線基板と、
前記配線基板の主面に実装され、第1の周波数で動作する第1回路および第2の周波数で動作する第2回路を有した前記第2の半導体チップと、
前記第2の半導体チップに重ねて配置され、前記第1回路および前記第2回路を有した前記第1の半導体チップと、
前記第1の半導体チップと前記配線基板とを電気的に接続する複数の導電性のワイヤとを有し、
前記第1の半導体チップの前記第1回路と前記第2の半導体チップの前記第2回路とが対向して配置され、前記第1の半導体チップの前記第2回路と前記第2の半導体チップの前記第1回路とが対向して配置されていることを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、前記第1および第2の半導体チップは、それぞれ第3の周波数で動作する第3回路および第4の周波数で動作する第4回路を有しており、
前記第1の半導体チップの前記第3回路と前記第2の半導体チップの前記第4回路とが対向して配置され、前記第1の半導体チップの前記第4回路と前記第2の半導体チップの前記第3回路とが対向して配置されていることを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、前記半導体装置は、入力信号を3段階で増幅する増幅回路を有しており、前記3段階のうち初段の増幅回路は前記第1の半導体チップに組み込まれ、2段めと3段めの増幅回路は前記第2の半導体チップに組み込まれていることを特徴とする半導体装置。
- 請求項1記載の半導体装置であって、前記第1および第2の周波数は、それぞれ880MHz≦第1の周波数≦915MHz、1710MHz≦第2の周波数≦1785MHzであることを特徴とする半導体装置。
- 請求項1記載の半導体装置であって、前記第2の半導体チップと前記配線基板とが導電性のワイヤによって電気的に接続されていることを特徴とする半導体装置。
- 請求項1記載の半導体装置であって、前記第2の半導体チップは前記配線基板にフリップ接続されていることを特徴とする半導体装置。
- 請求項6記載の半導体装置であって、前記第1の半導体チップの前記第1回路と電気的に接続された第1ワイヤと、前記第2の半導体チップの前記第2回路と電気的に接続された前記配線基板の第1配線とが対向して配置されており、
前記第1の半導体チップの前記第2回路と電気的に接続された第2ワイヤと、前記第2の半導体チップの前記第1回路と電気的に接続された前記配線基板の第2配線とが対向して配置されていることを特徴とする半導体装置。 - 第1の半導体チップと第2の半導体チップを有する半導体装置であって、
主面およびその反対側の裏面を有した配線基板と、
前記配線基板の主面に実装され、第1の周波数で動作する第1回路と第2の周波数で動作する第2回路を有し、前記第1回路に接続する複数の第1電極と前記第2回路に接続する複数の第2電極が設けられた前記第2の半導体チップと、
前記第2の半導体チップに重ねて配置され、前記第1回路および前記第2回路を有し、前記第1回路に接続する複数の第1電極および前記第2回路に接続する複数の第2電極が設けられた前記第1の半導体チップと、
前記第1の半導体チップと前記配線基板とを、および前記第2の半導体チップと前記配線基板とをそれぞれ電気的に接続する複数のワイヤとを有し、
前記第1の半導体チップの前記複数の第1および第2電極にそれぞれ接続する前記複数のワイヤが、前記第2の半導体チップの前記第1電極の配列方向と交わる方向に延在する前記第1の半導体チップの主面の対向する1組の辺をそれぞれ横切るように配置されており、
前記第2の半導体チップの前記複数の第1および第2電極にそれぞれ接続する前記複数のワイヤが、前記第1の半導体チップの前記第1電極の配列方向と交わる方向に延在する前記第2の半導体チップの主面の対向する1組の辺をそれぞれ横切るように配置されていることを特徴とする半導体装置。 - 請求項8記載の半導体装置であって、前記第1の半導体チップの前記複数の第1および第2電極にそれぞれ接続する前記複数のワイヤのワイヤリング方向と、前記第2の半導体チップの前記複数の第1および第2電極にそれぞれ接続する前記複数のワイヤのワイヤリング方向とが直交していることを特徴とする半導体装置。
- 第1の半導体チップと第2の半導体チップを有する半導体装置であって、
主面およびその反対側の裏面を有した配線基板と、
前記配線基板の主面に実装され、第1の周波数で動作する第1回路および第2の周波数で動作する第2回路を有した前記第2の半導体チップと、
前記第2の半導体チップに重ねて配置され、前記第1回路および前記第2回路を有した前記第1の半導体チップと、
前記第1の半導体チップと前記配線基板とを電気的に接続する複数の導電性のワイヤとを有し、
前記第1の半導体チップの前記第1回路と第2回路の間、および前記第2の半導体チップの前記第1回路と第2回路の間にGND用配線部が設けられていることを特徴とする半導体装置。 - 請求項10記載の半導体装置であって、前記第1の半導体チップの前記第1回路と前記第2の半導体チップの前記第2回路とが対向して配置され、前記第1の半導体チップの前記第2回路と前記第2の半導体チップの前記第1回路とが対向して配置されていることを特徴とする半導体装置。
- 第1の半導体チップと第2の半導体チップを有する半導体装置であって、
主面およびその反対側の裏面を有した配線基板と、
前記配線基板の主面に実装され、第1の周波数で動作する第1回路および第2の周波数で動作する第2回路を有した前記第2の半導体チップと、
前記第2の半導体チップに重ねて配置され、前記第1回路および前記第2回路を有した前記第1の半導体チップと、
前記第1の半導体チップと前記配線基板とを電気的に接続する複数の導電性のワイヤとを有し、
前記第1の半導体チップの前記第1回路に接続される前記ワイヤと前記第2の半導体チップの前記第2回路に接続される前記ワイヤとが対応して配置され、前記第1の半導体チップの前記第2回路に接続される前記ワイヤと前記第2の半導体チップの前記第1回路に接続される前記ワイヤとが対応して配置されていることを特徴とする半導体装置。 - 請求項12記載の半導体装置であって、前記第1および第2の半導体チップにおいて、前記第1の半導体チップの前記第1回路と前記第2の半導体チップの前記第2回路とが対向して配置され、前記第1の半導体チップの前記第2回路と前記第2の半導体チップの前記第1回路とが対向して配置されていることを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003086158A JP2004296719A (ja) | 2003-03-26 | 2003-03-26 | 半導体装置 |
US10/808,389 US20040188834A1 (en) | 2003-03-26 | 2004-03-25 | Semiconductor device |
US11/499,760 US20060267220A1 (en) | 2003-03-26 | 2006-08-07 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003086158A JP2004296719A (ja) | 2003-03-26 | 2003-03-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004296719A true JP2004296719A (ja) | 2004-10-21 |
Family
ID=33400898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003086158A Withdrawn JP2004296719A (ja) | 2003-03-26 | 2003-03-26 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20040188834A1 (ja) |
JP (1) | JP2004296719A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007110108A (ja) * | 2005-10-14 | 2007-04-26 | Integrant Technologies Inc | 積層型集積回路チップ及びパッケージ |
JPWO2008084841A1 (ja) * | 2007-01-11 | 2010-05-06 | 日本電気株式会社 | 半導体装置 |
JP2012199363A (ja) * | 2011-03-22 | 2012-10-18 | Renesas Electronics Corp | 半導体装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7575197B2 (en) * | 2004-05-17 | 2009-08-18 | The Boeing Company | Mobile transporter servicing unit for an operational ground support system |
JP4408832B2 (ja) * | 2005-05-20 | 2010-02-03 | Necエレクトロニクス株式会社 | 半導体装置 |
JP2011055241A (ja) * | 2009-09-01 | 2011-03-17 | Panasonic Corp | 高周波電力増幅器 |
JP2011055446A (ja) * | 2009-09-04 | 2011-03-17 | Panasonic Corp | 高周波電力増幅器 |
US8598694B2 (en) * | 2011-11-22 | 2013-12-03 | Infineon Technologies Ag | Chip-package having a cavity and a manufacturing method thereof |
Family Cites Families (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5796772A (en) * | 1991-05-13 | 1998-08-18 | Omnipoint Corporation | Multi-band, multi-mode spread-spectrum communication system |
JPH0716673A (ja) * | 1993-06-30 | 1995-01-20 | Toshiomi Hayashi | 薄肉プレートと薄肉チューブとの直交的結合構造物及びその製 造方法 |
US5457878A (en) * | 1993-10-12 | 1995-10-17 | Lsi Logic Corporation | Method for mounting integrated circuit chips on a mini-board |
US5539349A (en) * | 1994-03-24 | 1996-07-23 | Hitachi Microsystems, Inc. | Method and apparatus for post-fabrication ascertaining and providing programmable precision timing for sense amplifiers and other circuits |
WO1995031826A1 (en) * | 1994-05-17 | 1995-11-23 | Olin Corporation | Electronic packages with improved electrical performance |
JP3189161B2 (ja) * | 1995-09-13 | 2001-07-16 | ローム株式会社 | オーディオ信号増幅半導体装置 |
JP3378435B2 (ja) * | 1995-09-29 | 2003-02-17 | 株式会社東芝 | 超高周波帯無線通信装置 |
CN1081850C (zh) * | 1995-09-29 | 2002-03-27 | 松下电器产业株式会社 | 功率放大器和通信单元 |
FI105959B (fi) * | 1997-01-29 | 2000-10-31 | Nokia Networks Oy | Menetelmä interferenssin vähentämiseksi ja radiojärjestelmä |
US5884149A (en) * | 1997-02-13 | 1999-03-16 | Nokia Mobile Phones Limited | Mobile station having dual band RF detector and gain control |
AU6878398A (en) * | 1997-04-02 | 1998-10-22 | Tessera, Inc. | Chip with internal signal routing in external element |
US6121666A (en) * | 1997-06-27 | 2000-09-19 | Sun Microsystems, Inc. | Split gate oxide asymmetric MOS devices |
US6188877B1 (en) * | 1997-07-03 | 2001-02-13 | Ericsson Inc. | Dual-band, dual-mode power amplifier with reduced power loss |
US6236271B1 (en) * | 1997-09-30 | 2001-05-22 | Conexant Systems, Inc. | Multi-layer carrier module for power amplifier systems within a digital cellular telephone |
CA2218307C (en) * | 1997-10-10 | 2006-01-03 | Gennum Corporation | Three dimensional packaging configuration for multi-chip module assembly |
US6057600A (en) * | 1997-11-27 | 2000-05-02 | Kyocera Corporation | Structure for mounting a high-frequency package |
JP3890193B2 (ja) * | 1997-12-22 | 2007-03-07 | 株式会社ルネサステクノロジ | 電力増幅システムおよび移動体通信端末装置 |
US5959829A (en) * | 1998-02-18 | 1999-09-28 | Maxwell Energy Products, Inc. | Chip capacitor electromagnetic interference filter |
US6081037A (en) * | 1998-06-22 | 2000-06-27 | Motorola, Inc. | Semiconductor component having a semiconductor chip mounted to a chip mount |
JP3512657B2 (ja) * | 1998-12-22 | 2004-03-31 | シャープ株式会社 | 半導体装置 |
JP2000223653A (ja) * | 1999-02-02 | 2000-08-11 | Rohm Co Ltd | チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ |
WO2000079592A1 (en) * | 1999-06-17 | 2000-12-28 | Hitachi, Ltd. | Semiconductor device and electronic device |
SE517455C2 (sv) * | 1999-12-15 | 2002-06-11 | Ericsson Telefon Ab L M | Effekttransistormodul, effektförstärkare samt förfarande för framställning därav |
WO2001073942A2 (en) * | 2000-03-28 | 2001-10-04 | California Institute Of Technology | Concurrent multi-band low noise amplifier architecture |
US6452278B1 (en) * | 2000-06-30 | 2002-09-17 | Amkor Technology, Inc. | Low profile package for plural semiconductor dies |
JP2002050749A (ja) * | 2000-07-31 | 2002-02-15 | Canon Inc | 複合部材の分離方法及び装置 |
US6678507B1 (en) * | 2000-08-31 | 2004-01-13 | Hitachi, Ltd. | Power amplifier system and mobile communication terminal device |
US6362606B1 (en) * | 2000-09-12 | 2002-03-26 | Silicon Laboratories, Inc | Method and apparatus for regulating a voltage |
WO2002045206A1 (en) * | 2000-11-28 | 2002-06-06 | Telefonaktiebolaget Lm Ericsson (Publ) | A radio frequency amplifying circuit |
JP2002171143A (ja) * | 2000-11-30 | 2002-06-14 | Mitsubishi Electric Corp | 高周波用電力増幅器 |
US6414384B1 (en) * | 2000-12-22 | 2002-07-02 | Silicon Precision Industries Co., Ltd. | Package structure stacking chips on front surface and back surface of substrate |
JP4586273B2 (ja) * | 2001-01-15 | 2010-11-24 | ソニー株式会社 | 半導体装置構造 |
JP3839267B2 (ja) * | 2001-03-08 | 2006-11-01 | 株式会社ルネサステクノロジ | 半導体装置及びそれを用いた通信端末装置 |
US6671500B2 (en) * | 2001-03-30 | 2003-12-30 | Skyworks Solutions, Inc. | Frequency plan |
US6586825B1 (en) * | 2001-04-26 | 2003-07-01 | Lsi Logic Corporation | Dual chip in package with a wire bonded die mounted to a substrate |
AU2002310348A1 (en) * | 2001-06-11 | 2002-12-23 | Johns Hopkins University | Low-power, differential optical receiver in silicon on insulator |
US6545543B2 (en) * | 2001-07-06 | 2003-04-08 | Remec, Inc. | Small aspect ratio MMIC power amplifier layout |
JP2003174111A (ja) * | 2001-12-06 | 2003-06-20 | Sanyo Electric Co Ltd | 半導体装置 |
JP3932259B2 (ja) * | 2001-12-12 | 2007-06-20 | 株式会社ルネサステクノロジ | 高周波電力増幅回路および無線通信用電子部品 |
JP3662219B2 (ja) * | 2001-12-27 | 2005-06-22 | 三菱電機株式会社 | 積層高周波モジュール |
TWI268581B (en) * | 2002-01-25 | 2006-12-11 | Advanced Semiconductor Eng | Stack type flip-chip package including a substrate board, a first chip, a second chip, multiple conductive wire, an underfill, and a packaging material |
US6798295B2 (en) * | 2002-12-13 | 2004-09-28 | Cree Microwave, Inc. | Single package multi-chip RF power amplifier |
US6803817B2 (en) * | 2003-02-12 | 2004-10-12 | M/A-Com, Inc. | Dual band power amplifier with improved isolation |
US6833761B2 (en) * | 2003-02-28 | 2004-12-21 | Freescale Semiconductor, Inc. | Amplifier apparatus and method thereof |
-
2003
- 2003-03-26 JP JP2003086158A patent/JP2004296719A/ja not_active Withdrawn
-
2004
- 2004-03-25 US US10/808,389 patent/US20040188834A1/en not_active Abandoned
-
2006
- 2006-08-07 US US11/499,760 patent/US20060267220A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007110108A (ja) * | 2005-10-14 | 2007-04-26 | Integrant Technologies Inc | 積層型集積回路チップ及びパッケージ |
JPWO2008084841A1 (ja) * | 2007-01-11 | 2010-05-06 | 日本電気株式会社 | 半導体装置 |
JP2012199363A (ja) * | 2011-03-22 | 2012-10-18 | Renesas Electronics Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060267220A1 (en) | 2006-11-30 |
US20040188834A1 (en) | 2004-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6949835B2 (en) | Semiconductor device | |
EP3337037B1 (en) | Doherty amplifiers and amplifier modules with shunt inductance circuits that affect transmission line length between carrier and peaking amplifier outputs | |
US7939907B2 (en) | Semiconductor device including a digital semiconductor element and an analog semiconductor element in a common semiconductor device | |
KR100947943B1 (ko) | 고주파 파워앰프 모듈 | |
KR100839067B1 (ko) | 전자 회로 모듈과 그 제조 방법 | |
JP2004214258A (ja) | 半導体モジュール | |
JP2004214249A (ja) | 半導体モジュール | |
JP2008010859A (ja) | 半導体装置 | |
JP2003297961A (ja) | 半導体装置 | |
US20060267220A1 (en) | Semiconductor device | |
JP2004128288A (ja) | 半導体装置および電子装置 | |
JP2006094557A (ja) | 半導体素子及び高周波電力増幅装置並びに無線通信機 | |
JPH05167302A (ja) | 高周波電力増幅回路装置およびそれを含む高周波モジュール | |
US11127686B2 (en) | Radio-frequency module and communication device | |
US20060286711A1 (en) | Signal isolation in a package substrate | |
JP2001127237A (ja) | 高周波モジュール | |
JP2004071597A (ja) | 半導体モジュール | |
KR101489678B1 (ko) | 전자부품 실장구조 중간체, 전자부품 실장구조체 및 전자부품 실장구조체의 제조방법 | |
JP2007324499A (ja) | 高周波用半導体装置 | |
JP2003086755A (ja) | ハイブリッドモジュール | |
JP2020129616A (ja) | 半導体モジュールの製造方法、及び半導体モジュール | |
JP2005340713A (ja) | マルチチップモジュール | |
US20230380120A1 (en) | Radio frequency module and communication device | |
EP4174932A1 (en) | Surface-mount amplifier devices | |
JP2006332096A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060316 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20071112 |