JP2003297961A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003297961A JP2003297961A JP2002101063A JP2002101063A JP2003297961A JP 2003297961 A JP2003297961 A JP 2003297961A JP 2002101063 A JP2002101063 A JP 2002101063A JP 2002101063 A JP2002101063 A JP 2002101063A JP 2003297961 A JP2003297961 A JP 2003297961A
- Authority
- JP
- Japan
- Prior art keywords
- region
- frequency circuit
- electrode pad
- semiconductor device
- external terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 155
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 230000002093 peripheral effect Effects 0.000 claims abstract description 18
- 229920005989 resin Polymers 0.000 claims description 41
- 239000011347 resin Substances 0.000 claims description 41
- 238000007789 sealing Methods 0.000 claims description 41
- 230000001681 protective effect Effects 0.000 description 15
- 230000003071 parasitic effect Effects 0.000 description 13
- 230000008878 coupling Effects 0.000 description 11
- 238000010168 coupling process Methods 0.000 description 11
- 238000005859 coupling reaction Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 241000478345 Afer Species 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02377—Fan-in arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/05111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
導体装置を提供すること。 【解決手段】 半導体装置は、高周波回路領域107と
低周波回路領域501とを有する。高周波回路領域10
7は、半導体基板の中央領域に配置され、低周波回路領
域501は、半導体基板の周辺領域に配置されている。
高周波回路領域107の半導体基板101には主に高周
波回路が配置され、低周波回路領域501の半導体基板
101には主に低周波回路が配置されている。高周波回
路領域107に形成される高周波回路に関連する外部電
極201は、再配線105bによるFun-Out構造によっ
て低周波回路領域501に配置される。高周波回路の真
上(上方)には外部電極201が配置されないため、高
周波特性の変動を抑制することができる。
Description
ものであり、特に高周波特性の変動を抑制することがで
きる半導体装置に関するものである。
載される半導体装置の小型化が要求されている。この要
求にこたえるため、半導体チップの外形寸法とほぼ同じ
外形寸法を有するチップサイズパッケージ(Chip Size
Package)と称される半導体装置が出現している。チッ
プサイズパッケージの1形態としては、ウエハレベルチ
ップサイズパッケージ(Wafer Level Chip Size Packag
e)もしくはウエハレベルチップスケールパッケージ(W
afer Level Chip Scale Package)と称される半導体装
置が存在する。
ケージ(以下、WCSPと称す。)の構造を図1乃至図
3を用いて説明する。
来のWCSPを示す平面図であり、図2は封止樹脂によ
って封止された後の従来のWCSPを示す平面図であ
る。図3は図1及び図2の3−3についての概略断面図
である。
している。半導体基板101の表面には、トランジス
タ、抵抗、コンデンサ、インダクタ等により構成された
電子回路が形成されている。半導体基板101の表面上
には、電子回路と接続された複数の電極パッド103が
形成されている。
体基板101上には、酸化シリコン等からなる絶縁層3
01が形成されている。絶縁層301上にはポリイミド
等からなる保護膜303が形成されている。この構造に
より、電極パッド103の表面の一部が絶縁層301及
び保護膜303によって規定された開口部によって露出
されている。
部を介して例えば銅で構成された配線層105の一端が
接続されている。配線層105は電極パッド103から
柱状電極305の下部に至るまで保護膜303上に延在
している。配線層105の他端は柱状電極305及び外
部端子201の下部に配置されるパット部111であ
る。このパッド部111は、電極パッド103よりも半
導体基板101の中央領域に近い位置に配置されてい
る。
置を半導体基板101の周辺部から半導体基板101の
中央領域に実質的にシフトさせる機能を果たす。一般的
に、このようなシフトは再配置と称され、故にこのよう
なシフトを行う配線層は再配置配線もしくは再配線と称
される。以下、配線層105を再配線105と称す。
ば銅で構成された柱状電極305が形成されている。
板101上には、エポキシ系樹脂からなる封止樹脂20
3が形成されている。
半田からなる外部端子201が形成されている。図2に
示されているように、複数の外部端子201は、半導体
基板101上方に間隔Aで規則的に配置されている。図
2に示されたWCSPでは、外部端子201が2列に配
置されている。
成するまでの工程は、WCSPとQFP(Quad Flat Pa
ckage)とでは変わらない。つまり、ウエハプロセス、
回路レイアウトは、パッケージの形態に左右されない。
従って、WCSPは、半導体装置の小型化を容易に実現
することができるパッケージであると言える。
至図3において斜線で示されている領域107に高周波
回路が配置された場合には、以下のような問題が生じる
ことを考慮する必要がある。
処理する回路もしくは比較的高い周波数の信号を発生さ
せる回路である。高周波回路の一例としては、図4に示
されているような、インダクタ素子(コイル)401,
403及びキャパシタ素子405,407を有する電圧
制御発振回路(VCO:Voltage Controlled Oscilato
r)がある。インダクタ素子やキャパシタ素子は、電圧
制御発振回路の発振周波数を決定する重要な素子であ
り、例えばこのインダクタ素子のインダクタンス値Lが
変動した場合、電圧制御発振回路の発振周波数を変動さ
せてしまう。
処理を行うRF回路がある。RF回路は、例えばLNA
回路(Low Noise Amplifier)やPA回路(Power Ampli
fier)を含む。RF回路には、外部線路とのインピーダ
ンス整合をとるためのインダクタ素子が内蔵されてい
る。このインダクタ素子もRF回路の特性を決定する重
要な素子であり、例えば不要な電磁気的な結合がこのイ
ンダクタ素子に与えられたり、寄生インダクタが生じた
場合、RF回路と外部線路との間のインピーダンスマッ
チングがとれず、RF回路の特性、例えばアンテナ部の
出力特性が変動してしまう。
305及び外部端子201が存在する。再配線105、
柱状電極305及び外部端子201が、領域107内に
配置されると、例えば領域107内の半導体基板101
表面に配置されたインダクタ素子と再配線105、柱状
電極305及び外部端子201との距離が近接してしま
い、このインダクタ素子と再配線105との間、インダ
クタ素子と柱状電極305との間、及びインダクタ素子
と外部端子201との間で電磁気的な結合が生じ(もし
くは寄生インダクタ、寄生キャパシタが発生し)、イン
ダクタ素子の特性、例えばインダクタンス値LやQ値
(Quality Factor)が変動する、もしくはインピーダン
スが変動することが想定される。その結果、電圧制御発
振回路の発振周波数が変動してしまう、もしくはRF回
路の特性(例えば、アンテナ部の出力特性)が変動して
しまうことが想定される。このようなケースは、外部端
子(リード)が半導体基板上方に位置しないQFPでは
起こり得ないケースであり、外部端子が半導体基板上方
に位置するWCSPのようなパッケージ特有のケースで
ある。
が可能な半導体装置が望まれていた。
服するために考え出されたものである。本願において開
示される発明のうち、代表的な半導体装置の概要は以下
の通りである。
1領域と、この第1領域の周辺に位置し低周波回路素子
が形成された第2領域とを有する半導体基板と、この主
表面上を覆う封止樹脂とを有する半導体装置である。こ
の半導体装置はさらに、第2領域上方に形成され、封止
樹脂の表面から突出しており、高周波回路素子と電気的
に接続された複数の第1外部端子と、第2領域上方に形
成され、封止樹脂の表面から突出しており、低周波回路
素子と電気的に接続された複数の第2外部端子とを備え
ていることを特徴としている。
を参照して詳細に説明する。
には同様の符号を付与する。また、重複した構成の説明
は省略する。
明の第1の実施の形態の半導体装置を示す平面図であ
る。図5は、封止樹脂によって封止される前の状態を示
す平面図であり、図6は封止樹脂によって封止された後
の状態を示す平面図である。図7は図5及び図6の7−
7についての概略断面図である。
を有している。半導体基板101には、主に高周波回路
が形成される領域107(以下、高周波回路領域107
と称す)と、主に低周波回路が形成される領域501
(以下、低周波回路領域501と称す)とが存在する。
高周波回路領域107は、半導体基板101の中央領域
であり、低周波回路領域501は、中央領域を囲む半導
体基板101の周辺領域である。高周波回路領域107
には高周波回路が配置され、低周波回路領域501には
低周波回路が配置されている。
処理する回路もしくは比較的高い周波数の信号を発生さ
せる回路であり、高周波回路の一例としては、先に説明
したような電圧制御発振回路(VCO:Voltage Contro
lled Oscilator)や、無線信号の処理を行うRF回路等
がある。
処理する回路もしくは比較的低い周波数の信号を発生さ
せる回路である。
して相対的に高い周波数であることを指し、低周波とは
高周波に対して相対的に低い周波数であることを指す。
本明細書における高周波とは、先に説明したインダクタ
素子を例に挙げると、電磁結合によって、もしくは寄生
素子(寄生インダクタもしくは寄生キャパシタ)が生じ
ることによってその特性が大きく変化してしまうような
範囲の周波数を意味する。一方、本明細書における低周
波とは、先に説明したインダクタ素子を例に挙げると、
電磁結合が生じたとしても、もしくは寄生素子が生じた
としてもその特性がそれほど大きくは変化しないような
範囲の周波数を意味する。具体的に高周波とは、300
MHz以上の帯域もしくは無線周波数を想定している
が、上述の趣旨により、この数字等には特に限定される
ものではない。一方、具体的に低周波とは、上記の高周
波の帯域よりも低い帯域もしくはオーディオ周波数を想
定しているが、上述の趣旨により、この数字等には特に
限定されるものではない。
の表面には、低周波数の信号を処理する電子回路もしく
は低周波数で動作する電子回路が接続された複数の電極
パッド103aが形成されている。この電極パッド10
3aは、アルミニウムを含む材料もしくは金を含む材料
で構成されており、低周波回路領域501の半導体基板
101の周辺領域に配置されている。
する電極パッド103bの表面の一部を除く半導体基板
101上には、酸化シリコン等からなる絶縁層301が
形成されている。
保護膜303が形成されている。この構造により、電極
パッド103aの一部及び電極パッド103bの一部が
絶縁層301及び保護膜303によって規定された開口
部によって露出されている。
口部を介して例えば銅で構成された配線層105aの一
端が接続されている。配線層105aは電極パッド10
3aから柱状電極305の下部に至るまで保護膜303
上に延在している。配線層105aの他端は柱状電極3
05及び外部端子201の下部に配置されるパット部1
11aである。このパッド部111aは、電極パッド1
03aよりも半導体基板101の中央領域に近い位置に
配置されている。すなわち、このパッド部111aは、
低周波回路領域501の上方に配置されている。この配
線層105aは、先に説明した再配線であり、以下、再
配線105aと称す。
例えば銅で構成された柱状電極305が形成されてい
る。この柱状電極305はポストとも称される。高周波
回路領域107の半導体基板101の表面上には、高周
波数の信号を処理する電子回路もしくは高周波数で動作
する電子回路が接続された複数の電極パッド103bが
形成されている。この電極パッド103bは、アルミニ
ウムを含む材料もしくは金を含む材料で構成されてお
り、高周波回路領域107の周辺領域に配置されてい
る。
層301及び保護膜303によって規定された開口部に
よって露出されている。
口部を介して配線層105bの一端が接続されている。
配線層105bは電極パッド103bから柱状電極305
の下部に至るまで保護膜303上に延在している。配線
層105bの他端は柱状電極305及び外部端子201
の下部に配置されるパット部111bである。このパッ
ド部111bは、電極パッド103bよりも半導体基板1
01のエッジに近い位置に配置されている。すなわち、
このパッド部111bは、低周波回路領域501の上方
に配置されている。この配線層105bは、先に説明し
た再配線であり、以下、再配線105bと称す。
状電極305が形成されている。
田からなる外部端子201が形成されている。図6に示
されているように、外部端子201は、半導体基板10
1上方に間隔Aで規則的に配置されている。図6におけ
る構造においては、外部端子201は2列に配置されて
いる。
板101上には、エポキシ系樹脂からなる封止樹脂20
3が形成されている。
部端子201は、この低周波回路領域501の上方に配
置されている。つまり低周波回路に関しては、電極パッ
ド103aと外部端子201との間を結ぶ再配線105
aは、いわゆるFun-In構造になっている。
は、高周波回路領域107の外側に配置された低周波回
路領域501の上方に配置されている。つまり高周波回
路に関しては、電極パッド103bと外部端子201と
の間を結ぶ再配線105bは、いわゆるFun-Out構造に
なっている。
板101の中央領域に配置され、低周波回路がこの中央
領域を囲む周辺領域に配置されている。さらに、高周波
回路に関する外部端子201が、この高周波回路領域1
07の外側に配置されている。また、高周波回路に関す
る再配線105bは、高周波回路に関する外部端子20
1が高周波回路領域107の外側に位置するように形成
されている。(高周波回路に関する再配線105bが、
Fun-Out構造になっている。)つまり、本実施の形態で
は、高周波回路領域107に形成された高周波回路真上
(上方)には、再配線105b、柱状電極305及び外
部端子201が配置されないので、高周波回路と再配線
105b、柱状電極305及び外部端子201との距離
は従来よりも長い。よって、高周波回路と再配線105
b等との間に生じる電磁結合、もしくは寄生素子に起因
する高周波回路の特性変動を抑制することができる。
方)に外部端子201が配置されない”とは、平面的に
見て外部端子201が高周波回路と重ならないというこ
とを意味する。言い換えると、半導体装置の上部から見
て、外部端子201が高周波回路と重ならないというこ
とである。
再配線105が配置されない”とは、平面的に見て再配
線105が高周波回路と重ならないということを意味す
る。言い換えると、半導体装置の上部から見て、高周波
回路がインダクタ素子1101と重ならないということ
である。
方)に柱状電極305が配置されない”とは、平面的に
見て柱状電極305が高周波回路と重ならないというこ
とを意味する。言い換えると、半導体装置の上部から見
て、柱状電極305が高周波回路と重ならないというこ
とである。
する再配線105aがFun-In構造として説明されている
が、再配線105aはFun-Out構造であっても良い。す
なわち、本実施の形態では、高周波回路領域107に形
成された高周波回路真上(上方)に、再配線105、柱
状電極305及び外部端子201が配置されない構造で
あれば良い。 (第2の実施の形態)次に本発明の半導体装置の第2の
実施の形態について図面を参照して以下に説明する。
の半導体装置を示す平面図である。図8は、封止樹脂に
よって封止される前の状態を示す平面図であり、図9は
封止樹脂によって封止された後の状態を示す平面図であ
る。図10は図8及び図9の10−10についての概略
断面図である。
大きな差異は、高周波回路が形成される高周波回路領域
107が複数に分割されている点である。
を有している。半導体基板101には、主に高周波回路
が形成される高周波回路領域107a、107bと、主
に低周波回路が形成される低周波回路領域501及び外
部端子配置領域801とが存在する。
01の中央部であって、その上方に1列の外部端子20
1が配置される領域である。
107bは、外部端子配置領域801を挟んで半導体基
板101の中央領域内に存在する。
置され、低周波回路領域501には低周波回路が配置さ
れている。外部端子配置領域801には、低周波回路が
配置されている場合もあるが、本実施の形態では、外部
端子配置領域801は、その上方に柱状電極305及び
外部端子201を配置するための領域であるとして説明
する。
の表面上には、低周波数の信号を処理する電子回路もし
くは低周波数で動作する電子回路が接続された複数の電
極パッド103aが形成されている。この電極パッド1
03aは、アルミニウムを含む材料もしくは金を含む材
料で構成されており、低周波回路領域501の半導体基
板101の周辺領域に配置されている。
する電極パッド103bの表面の一部を除く半導体基板
101上には、酸化シリコン等からなる絶縁層301が
形成されている。
保護膜303が形成されている。この構造により、電極
パッド103aの一部及び電極パッド103bの一部が
絶縁層301及び保護膜303によって規定された開口
部によって露出されている。
口部を介して例えば銅で構成された再配線105aの一
端が接続されている。再配線105aは電極パッド10
3aから柱状電極305の下部に至るまで保護膜303
上に延在している。再配線105aの他端は柱状電極3
05及び外部端子201の下部に配置されるパット部1
11aである。このパッド部111aは、電極パッド1
03aよりも半導体基板101の中央領域に近い位置に
配置されている。すなわち、このパッド部111aは、
低周波回路領域501の上方に配置されている。
例えば銅で構成された柱状電極305が形成されてい
る。
導体基板101の表面上には、各々高周波数の信号を処
理する電子回路もしくは高周波数で動作する電子回路が
接続された電極パッド103bが形成されている。この
電極パッド103bは、アルミニウムを含む材料もしく
は金を含む材料で構成されており、各高周波回路領域1
07a及び107bの周辺領域に配置されている。
層301及び保護膜303によって規定された開口部に
よって露出されている。
口部を介して再配線105bの一端が接続されている。
再配線105bは電極パッド103bから柱状電極305
の下部に至るまで保護膜303上に延在している。再配
線105bの他端は柱状電極305及び外部端子201
の下部に配置されるパット部111bである。
ッド部111bのうち外部端子配置領域801の上方に
位置するパッド部111bは、高周波回路領域107a
と高周波回路領域107bとの間に配置されている。そ
の他のパッド部111bは、第1の実施の形態と同様
に、電極パッド103bよりも半導体基板101のエッ
ジに近い位置に配置されている。しかしながら、本実施
の形態の構成は、パッド部111が全て低周波回路領域
501(外部端子配置領域801を含む)上に配置され
ているという点において、第1の実施の形態と共通して
いる。
状電極305が形成されている。
田からなる外部端子201が形成されている。
板101上には、エポキシ系樹脂からなる封止樹脂20
3が形成されている。
部端子201は、低周波回路領域501の上方に配置さ
れている。つまり低周波回路に関しては、電極パッド1
03aと外部端子201との間を結ぶ再配線105a
は、いわゆるFun-In構造になっている。
は、高周波回路領域107の外側に配置された低周波回
路領域501上方及び外部端子配置領域801上方に配
置されている。つまり高周波回路に関しては、電極パッ
ド103bと外部端子201との間を結ぶ再配線105
bは、いわゆるFun-Out構造になっている。
板101の中央領域において分割されて配置され、低周
波回路がこの中央領域を囲む周辺領域に配置されてい
る。さらに、各高周波回路に関する外部端子201が、
各高周波回路領域107a、107bの外側に配置され
ている。また、高周波回路に関する再配線105bは、
高周波回路に関する外部端子201が高周波回路領域1
07の外側に位置するように形成されている。(高周波
回路に関する再配線105bが、Fun-Out構造になって
いる。)つまり、本実施の形態では、高周波回路領域1
07a、107bに形成された高周波回路真上(上方)
には、再配線105b、柱状電極305及び外部端子2
01が配置されないので、高周波回路と再配線105
b、柱状電極305及び外部端子201との距離は従来
よりも長くなる。よって、高周波回路と再配線105b
等との間に生じる電磁結合、寄生素子に起因する高周波
回路の特性変動を抑制することができる。
域が複数に分割されて配置され、分割された高周波回路
領域間に外部端子配置領域を設けたので、第1の実施の
形態と比較して、より多くの外部端子を設けることがで
きる。
路に関する再配線105aがFun-In構造として説明され
ているが、再配線105aはFun-Out構造であっても良
い。すなわち、本実施の形態では、高周波回路領域10
7a、107bに形成された高周波回路真上(上方)
に、再配線105b、柱状電極305及び外部端子20
1が配置されない構造であれば良い。
装置の第3の実施の形態について図面を参照して以下に
説明する。
形態の半導体装置を示す平面図である。図11は、封止
樹脂によって封止される前の状態を示す平面図であり、
図12は封止樹脂によって封止された後の状態を示す平
面図である。図13は図11及び図12の13−13に
ついての概略断面図である。
大きな差異は、高周波回路領域107aと高周波回路領
域107bとの間、即ち外部端子配置領域801上方に
スパイラルインダクタ1101が形成されている点であ
る。上述したように、本明細書において、インダクタ素
子も高周波回路を構成する素子の一部であるとして説明
されている。従って、本実施の形態においては、外部端
子配置領域801は実質的に高周波回路が配置される高
周波領域として定義される。
周波回路領域107aの電極パッド103bと高周波回
路領域107bの電極パッド103bとの間に電気的に
接続されている。また、スパイラルインダクタ1101
は、再配線105a、105bと同一の材料で構成さ
れ、外部端子配置領域801上の保護膜303上に、再
配線105a、105bと実質的に同時に形成される。
その他の構成に関しては、実質的に第2の実施の形態と
同様であるので、詳細な説明は省略する。
して機能するスパイラルインダクタ1101は、半導体
基板101表面に形成されず、半導体基板101表面を
覆う保護膜303上に形成される。より詳細には、従来
の構成においてインダクタ素子との間で電磁結合が生じ
る可能性のある再配線自身を利用してインダクタ素子
(スパイラルインダクタ1101)が構成される。従っ
て、本実施の形態によれば、第2の実施の形態の効果に
加えて、電磁結合、寄生素子を生じさせる要因の1つで
ある対象(再配線)とインダクタ素子との間の距離を考
慮する必要がないという効果がある。 (第4の実施の形態)次に本発明の半導体装置の第4の
実施の形態について図面を参照して以下に説明する。
を以下に説明する。
1表面に配置する場合、インダクタ素子1101と電極
パッド103との間は、所定の長さを有する配線(この
配線は再配線ではない。)で接続される。インダクタ素
子が持つ所定のインダクタンスLのみがインダクタ素子
のインダクタンスLとして利用されることが望ましい。
従って、電極パッド103とインダクタ素子1101と
の間の距離、すなわちインダクタ素子1101と電極パ
ッド103との間を結ぶ配線の長さはできるだけ短い方
が良い。第1の実施の形態の例えば図5に示されるよう
な構造を採用することによって、高周波特性の変動を抑
制しつつ上記配線の長さを短くすることができる。しか
しながら、このような構造を採用した場合、QFPを前
提として設計された電極パッドの位置及び回路レイアウ
トを、WCSPを前提とした回路レイアウトに大幅に設
計変更する必要がある。従って、本実施の形態では、異
なるパッケージの形態(例えばQFP及びWCSP)に
適合した半導体装置を提供するものである。
形態の半導体装置を示す平面透視図である。図14乃至
図16において、電極パッド103及び再配線105の
図示は省略されている。また、外部端子201は、封止
樹脂203よりも上層に位置するため点線で示されてい
る。また、本実施の形態においては、パッケージの方向
を示すインデックスマーク1401が配置されている。
また、本実施の形態においては、インダクタ素子110
1は、半導体基板101の表面上、即ち再配線105よ
りも下層に形成されている。
置の周辺領域に配置された複数の外部端子201を有し
ている。さらに、これら複数の外部端子201は2列状
にかつ間隔Aで実質的に規則的に配置されている。但
し、インダクタ素子1101が形成されている領域の真
上(上方)には、本来配置されるべき1つの外部端子2
01が配置されていない。この種の半導体装置において
は、全ての外部端子201がマザーボード上の外部回路
と電気的に接続される端子として利用されるわけではな
い。このような端子は、いわゆるノンコネクト端子(N
Cピンとも称される。)と呼ばれている。一般的に、1
つの半導体装置には、このようなノンコネクト端子が数
個準備されている。一般的に、ノンコネクト端子の数
は、全外部端子のうちの20%以下である。
端子に相当する外部端子が配置されるべき位置に、イン
ダクタ素子1101が配置される。このような構造は、
図14乃至図16において共通している。なお図示して
いないが、インダクタ素子1101が形成されている領
域の真上(上方)には、再配線105及び柱状電極30
5も配置されていない。
置の周辺領域に配置された複数の外部端子201を有し
ている。さらに、これら複数の外部端子201は2列状
にかつ間隔Aで実質的に規則的に配置されている。但
し、インダクタ素子1101が形成されている領域の真
上(上方)及びその近傍には、本来配置されるべき4つ
の外部端子201が配置されていない。なお図示してい
ないが、インダクタ素子1101が形成されている領域
の真上(上方)及びその近傍には、再配線105及び柱
状電極305も配置されていない。
置の周辺領域に配置された複数の外部端子201を有し
ている。さらに、これら複数の外部端子201は3列状
にかつ間隔Aで実質的に規則的に配置されている。但
し、インダクタ素子1101が形成されている領域の真
上(上方)及びその近傍には、本来配置される4つの外
部端子201が配置されていない。なお図示していない
が、インダクタ素子1101が形成されている領域の真
上(上方)及びその近傍には、再配線105及び柱状電
極305も配置されていない。
1101真上(上方)に外部端子201が配置されな
い”とは、平面的に見て外部端子201がインダクタ素
子1101と重ならないということを意味する。言い換
えると、半導体装置の上部から見て、外部端子201が
インダクタ素子1101と重ならないということであ
る。
上(上方)に再配線105が配置されない”とは、平面
的に見て再配線105がインダクタ素子1101と重な
らないということを意味する。言い換えると、半導体装
置の上部から見て、再配線105がインダクタ素子11
01と重ならないということである。
01真上(上方)に柱状電極305が配置されない”と
は、平面的に見て柱状電極305がインダクタ素子11
01と重ならないということを意味する。言い換える
と、半導体装置の上部から見て、柱状電極305がイン
ダクタ素子1101と重ならないということである。
101の真上(上方)に、再配線105、柱状電極30
5及び外部端子201を配置しないような構成を採用し
たので、インダクタ素子1101と再配線105、柱状
電極305及び外部端子201との距離は従来よりも長
い。よって、インダクタ素子と再配線105等との間に
生じる電磁結合、もしくは寄生素子に起因する高周波回
路の特性変動を抑制することができる。
Pを前提として設計された電極パッドの位置及び回路レ
イアウトを変更することなく、WCSPを提供すること
ができる。従って、本実施の形態では、異なるパッケー
ジの形態(例えばQFP及びWCSP)に適合した半導
体装置を容易に提供することが可能である。 (第5の実施の形態)次に本発明の半導体装置の第5の
実施の形態について図面を参照して以下に説明する。本
実施の形態は、前述した本発明の技術的思想をファイン
ピッチ・ボールグリッドアレイパッケージ(FPBG
A)に適用したものである。
1を示す平面図であり、図18は、図17の18−18
についての概略断面図である。図19は、本実施の形態
のインターポーザー1901(配線基板とも称される)
を示す平面図であり、図20は、本実施の形態の半導体
装置を示す概略断面図である。
第5の実施の形態の半導体基板101と、第1の実施の
形態の半導体基板101との差異は、低周波回路用の電
極パッド103a上及び高周波回路用の電極パッド10
3b上に、各々バンプ電極1703a及び1703bが
形成されている点である。これらバンプ電極1703a
及び1703bは、例えば半田もしくは金で構成されて
いる。
いるインターポーザー1901の表面に形成されたパッ
ド1903aと接続され、バンプ電極1703bはイン
ターポーザー1901の表面に形成されたパッド190
3bと接続される。つまり、半導体基板101は、イン
ターポーザー1901の表面上にフェイスダウンで搭載
される。
ラミック、ガラスエポキシ、テープ状の材料で構成され
ており、その表面にパッド1903a、パッド1903
a、スルーホール部1907、配線1905a及び配線
1905bとを有する。
してスルーホール部1907と接続されており、パッド
1903aは、配線1905bを介してスルーホール部
1907と接続されている。
ーザー1901の裏面には、スルーホール部1907と
接続された複数のランドが形成されており、これらのラ
ンド上に外部端子201が配置されている。
01との間の空間には、樹脂2001が注入される。
部端子201は、この低周波回路領域501上方に配置
されている。つまり低周波回路に関しては、電極パッド
103aと外部端子201との間を結ぶインターポーザ
ー1901上に形成された配線1905aは、いわゆる
Fun-In構造になっている。
は、高周波回路領域107の外側に配置された低周波回
路領域501上方に配置されている。つまり高周波回路
に関しては、電極パッド103bと外部端子201との
間を結ぶインターポーザー1901上に形成された配線
1905bは、いわゆるFun-Out構造になっている。
域107に形成された高周波回路真上(上方)には、配
線1905b及び外部端子201が配置されないので、
高周波回路と配線1905b及び外部端子201との距
離をより長くすることが可能である。よって、高周波回
路と配線1905b等との間に生じる電磁結合、もしく
は寄生素子に起因する高周波回路の特性変動を抑制する
ことができる。
表的な半導体装置によって得られる効果を簡単に説明す
ると以下の通りである。
高周波回路素子を第1領域(高周波回路領域)に配置
し、低周波回路素子をこの第1領域の周辺の第2領域
(低周波回路領域)に配置し、高周波回路素子に関連す
る外部端子を第2領域上に配置したものである。
形成された高周波回路真上(上方)には、外部端子が配
置されないので、高周波回路と外部端子との距離は従来
よりも長い。よって、高周波回路と外部端子との間に生
じる電磁結合、もしくは寄生素子に起因する高周波回路
の特性変動を抑制することができる。
Pを示す平面図である。
Pを示す平面図である。
である。
の実施の形態の半導体装置を示す平面図である。
の実施の形態の半導体装置を示す平面図である。
ある。
の実施の形態の半導体装置を示す平面図である。
の実施の形態の半導体装置を示す平面図である。
面図である。
3の実施の形態の半導体装置を示す平面図である。
3の実施の形態の半導体装置を示す平面図である。
略断面図である。
す平面透視図である。
す平面透視図である。
す平面透視図である。
1を示す平面図である。
である。
ー1901を示す平面図である。
す概略断面図である。
Claims (34)
- 【請求項1】 高周波回路素子が形成された第1領域
と、前記第1領域の周辺に位置し低周波回路素子が形成
された第2領域とを含む主表面を有する半導体基板と、 前記主表面上を覆う封止樹脂と、 前記第2領域上方に形成され、前記封止樹脂の表面から
突出している、前記高周波回路素子と電気的に接続され
た複数の第1外部端子と、 前記第2領域上方に形成され、前記封止樹脂の表面から
突出している、前記低周波回路素子と電気的に接続され
た複数の第2外部端子とを備えたことを特徴とする半導
体装置。 - 【請求項2】 前記第1領域に形成され、前記高周波回
路素子と電気的に接続された第1電極パッドと、 前記第2領域に形成され、前記低周波回路素子と電気的
に接続された第2電極パッドと、 前記第1電極パッドの表面の一部及び前記第2電極パッ
ドの表面の一部を露出するよう前記主表面上に形成され
た絶縁膜と、 前記絶縁膜上に形成され、前記第1電極パッドと前記第
1外部端子との間を電気的に接続する第1配線と、 前記絶縁膜上に形成され、前記第2電極パッドと前記第
2外部端子との間を電気的に接続する第2配線とを備え
たことを特徴とする請求項1記載の半導体装置。 - 【請求項3】 前記第1電極パッドは、前記第1領域の
周辺領域に形成されていることを特徴とする請求項2記
載の半導体装置。 - 【請求項4】 前記第2領域は、前記半導体基板の周辺
領域に位置していることを特徴とする請求項3記載の半
導体装置。 - 【請求項5】 前記第1外部端子及び前記第2外部端子
は、所定の間隔で実質的に規則的に配置されていること
を特徴とする請求項1乃至4記載の半導体装置。 - 【請求項6】 前記高周波回路素子は、インダクタ素子
を含むことを特徴とする請求項1乃至5記載の半導体装
置。 - 【請求項7】 前記第1外部端子及び前記第2外部端子
は、前記第2領域上方にのみ形成されていることを特徴
とする請求項1乃至6記載の半導体装置。 - 【請求項8】 前記高周波回路素子に与えられる周波数
もしくは前記高周波回路素子が処理する周波数は無線周
波数であることを特徴とする請求項1乃至6記載の半導
体装置。 - 【請求項9】 高周波回路素子が形成された第1及び第
2領域と、前記第1及び第2領域の周辺に位置し低周波
回路素子が形成された第3領域とを含む主表面を有する
半導体基板と、 前記主表面上を覆う封止樹脂と、 前記第3領域上方に形成され、前記封止樹脂の表面から
突出している、前記高周波回路素子と電気的に接続され
た複数の第1外部端子と、 前記第3領域上方に形成され、前記封止樹脂の表面から
突出している、前記低周波回路素子と電気的に接続され
た複数の第2外部端子とを備えたことを特徴とする半導
体装置。 - 【請求項10】 前記第1及び第2領域に形成され、前
記高周波回路素子と電気的に接続された第1電極パッド
と、 前記第3領域に形成され、前記低周波回路素子と電気的
に接続された第2電極パッドと、 前記第1電極パッドの表面の一部及び前記第2電極パッ
ドの表面の一部を露出するよう前記主表面上に形成され
た絶縁膜と、 前記絶縁膜上に形成され、前記第1電極パッドと前記第
1外部端子との間を電気的に接続する第1配線と、 前記絶縁膜上に形成され、前記第2電極パッドと前記第
2外部端子との間を電気的に接続する第2配線とを備え
たことを特徴とする請求項9記載の半導体装置。 - 【請求項11】 前記第1電極パッドは、前記第1及び
第2領域の周辺領域に形成されていることを特徴とする
請求項10記載の半導体装置。 - 【請求項12】 前記第3領域は、前記半導体基板の周
辺領域と、前記第1領域と前記第2領域との間の領域に
位置していることを特徴とする請求項11記載の半導体
装置。 - 【請求項13】 前記第1外部端子が、前記第3領域の
上方に配置されていることを特徴とする請求項12記載
の半導体装置。 - 【請求項14】 前記第1外部端子及び前記第2外部端
子は、所定の間隔で実質的に規則的に配置されているこ
とを特徴とする請求項9乃至13記載の半導体装置。 - 【請求項15】 前記高周波回路素子は、インダクタ素
子を含むことを特徴とする請求項9乃至14記載の半導
体装置。 - 【請求項16】 前記第1外部端子及び前記第2外部端
子は、前記第3領域上方にのみ形成されていることを特
徴とする請求項10乃至15記載の半導体装置。 - 【請求項17】 前記高周波回路素子に与えられる周波
数もしくは前記高周波回路素子が処理する周波数は無線
周波数であることを特徴とする請求項9乃至16記載の
半導体装置。 - 【請求項18】 高周波回路素子が形成された第1及び
第2領域と、前記第1領域と前記第2領域との間の第3
領域と、前記第1、第2及び第3領域の周辺に位置し低
周波回路素子が形成された第4領域とを含む主表面を有
する半導体基板と、 前記主表面上を覆う封止樹脂と、 前記第4領域上方に形成され、前記封止樹脂の表面から
突出している、前記高周波回路素子と電気的に接続され
た複数の第1外部端子と、 前記第4領域上方に形成され、前記封止樹脂の表面から
突出している、前記低周波回路素子と電気的に接続され
た複数の第2外部端子と、 前記第1及び第2領域に形成され、前記高周波回路素子
と電気的に接続された第1電極パッドと、 前記第4領域に形成され、前記低周波回路素子と電気的
に接続された第2電極パッドと、 前記第1電極パッドの表面の一部及び前記第2電極パッ
ドの表面の一部を露出するよう前記主表面上に形成され
た絶縁膜と、 前記絶縁膜上に形成され、前記第1電極パッドと前記第
1外部端子との間を電気的に接続する第1配線と、 前記絶縁膜上に形成され、前記第2電極パッドと前記第
2外部端子との間を電気的に接続する第2配線と、 前記第3領域上方の前記絶縁膜上に形成され、前記第1
領域の前記第1電極パッドと前記第2領域の前記第1電
極パッドとの間に接続されたインダクタ素子とを備えた
ことを特徴とする半導体装置。 - 【請求項19】 前記インダクタ素子は、前記第1配線
と同一の層で形成されていることを特徴とする請求項1
8記載の半導体装置。 - 【請求項20】 前記第1外部端子及び前記第2外部端
子は、前記第4領域上方にのみ形成されていることを特
徴とする請求項18乃至19記載の半導体装置。 - 【請求項21】 前記高周波回路素子に与えられる周波
数もしくは前記高周波回路素子が処理する周波数は無線
周波数であることを特徴とする請求項18乃至20記載
の半導体装置。 - 【請求項22】 主表面を有する半導体基板と、 前記主表面上に形成されたインダクタ素子を含む複数の
回路素子と、 前記主表面上に形成され、前記回路素子と電気的に接続
された複数の電極パッドと、 前記主表面上を覆う封止樹脂と、 前記封止樹脂の表面から突出するよう前記主表面上方に
形成された複数の外部端子であって、前記インダクタ素
子の上方を除き所定の間隔で実質的に規則的に配列され
た前記複数の外部端子とを備えたことを特徴とする半導
体装置。 - 【請求項23】 前記複数の外部端子は、前記電極パッ
ドと電気的に接続された第1の外部端子と、前記電極パ
ッドには接続されない第2の外部端子とを有することを
特徴とする請求項22記載の半導体装置。 - 【請求項24】 前記電極パッドは前記半導体基板の周
辺領域に形成されていることを特徴とする請求項22記
載の半導体装置。 - 【請求項25】 主表面を有する半導体基板と、 前記主表面上に形成されたインダクタ素子を含む複数の
回路素子と、 前記主表面上に形成され、前記回路素子と電気的に接続
された複数の電極パッドと、 前記電極パッドの表面の一部を露出するよう前記主表面
上に形成された絶縁膜と、 前記絶縁膜上に形成され、前記電極パッドと外部端子と
の間を電気的に接続する配線と、 前記主表面上を覆う封止樹脂と、 前記封止樹脂の表面から突出するよう前記主表面上方に
形成された複数の前記外部端子であって、前記インダク
タ素子の上方及び前記配線の上方を除き所定の間隔で実
質的に規則的に配列された前記複数の外部端子とを備え
たことを特徴とする半導体装置。 - 【請求項26】 前記複数の外部端子は、前記電極パッ
ドと電気的に接続された第1の外部端子と、前記電極パ
ッドには接続されない第2の外部端子とを有することを
特徴とする請求項25記載の半導体装置。 - 【請求項27】 前記電極パッドは前記半導体基板の周
辺領域に形成されていることを特徴とする請求項25記
載の半導体装置。 - 【請求項28】 高周波回路素子が形成された第1領域
と、前記第1領域の周辺に位置し低周波回路素子が形成
された第2領域とを含む主表面を有する半導体基板と、 前記第1領域に形成され、前記高周波回路素子と電気的
に接続された複数の第1電極パッドと、 前記第2領域に形成され、前記低周波回路素子と電気的
に接続された複数の第2電極パッドと、 前記半導体基板の主表面に対面する第1の主表面と、前
記第1の主表面に対向する第2の主表面とを有する配線
基板と、 前記半導体基板の前記第2領域上方に位置する前記配線
基板の前記第2の主表面上に形成され、前記高周波回路
素子と電気的に接続された複数の第1外部端子と、 前記半導体基板の前記第2領域上方に位置する前記配線
基板の前記第2の主表面上に形成され、前記低周波回路
素子と電気的に接続された複数の第2外部端子と、 前記配線基板に形成され、前記第1電極パッドと前記第
1外部端子との間を電気的に接続する第1配線と、 前記配線基板に形成され、前記第2電極パッドと前記第
2外部端子との間を電気的に接続する第2配線とを備え
たことを特徴とする半導体装置。 - 【請求項29】 前記半導体基板の前記主表面と前記配
線基板の前記第1の主表面との間に形成された封止樹脂
と、 前記第1電極パッドと前記第1配線との間に設けられた
第1のバンプ電極と、 前記第2電極パッドと前記第2配線との間に設けられた
第2のバンプ電極とを備えたことを特徴とする請求項2
8記載の半導体装置。 - 【請求項30】 前記第1外部端子及び前記第2外部端
子は、前記半導体基板の第2領域上方に位置する前記配
線基板の前記第2の主表面上にのみ形成されていること
を特徴とする請求項28乃至30記載の半導体装置。 - 【請求項31】 前記高周波回路素子に与えられる周波
数もしくは前記高周波回路素子が処理する周波数は無線
周波数であることを特徴とする請求項28乃至30記載
の半導体装置。 - 【請求項32】 高周波回路素子が形成された第1領域
と、前記第1領域の周辺に位置し低周波回路素子が形成
された第2領域とを含む主表面を有する半導体基板と、 前記主表面上を覆う封止樹脂と、 前記高周波回路素子と電気的に接続され前記封止樹脂の
表面から突出している複数の第1外部端子と前記低周波
回路素子と電気的に接続され前記封止樹脂の表面から突
出している複数の第2外部端子とを備え、 前記第1外部端子と前記第2外部端子は、前記第1領域
を除く領域上方に配置されていることを特徴とする半導
体装置。 - 【請求項33】 前記第1外部端子と前記第2外部端子
は、前記第2領域上方にのみ配置されていることを特徴
とする請求項32記載の半導体装置。 - 【請求項34】 前記高周波回路素子に与えられる周波
数もしくは前記高周波回路素子が処理する周波数は無線
周波数であることを特徴とする請求項32乃至33記載
の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002101063A JP3616605B2 (ja) | 2002-04-03 | 2002-04-03 | 半導体装置 |
US10/289,384 US7157794B2 (en) | 2002-04-03 | 2002-11-07 | Semiconductor device that suppresses variations in high frequency characteristics of circuit elements |
US10/419,114 US20030205808A1 (en) | 2002-04-03 | 2003-04-21 | Semiconductor device |
US11/528,335 US7545036B2 (en) | 2002-04-03 | 2006-09-28 | Semiconductor device that suppresses variations in high frequency characteristics of circuit elements |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002101063A JP3616605B2 (ja) | 2002-04-03 | 2002-04-03 | 半導体装置 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004173292A Division JP4390634B2 (ja) | 2004-06-11 | 2004-06-11 | 半導体装置 |
JP2004173293A Division JP2004320047A (ja) | 2004-06-11 | 2004-06-11 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003297961A true JP2003297961A (ja) | 2003-10-17 |
JP3616605B2 JP3616605B2 (ja) | 2005-02-02 |
Family
ID=28672092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002101063A Expired - Lifetime JP3616605B2 (ja) | 2002-04-03 | 2002-04-03 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (3) | US7157794B2 (ja) |
JP (1) | JP3616605B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7342312B2 (en) | 2004-09-29 | 2008-03-11 | Rohm Co., Ltd. | Semiconductor device |
JP2015073108A (ja) * | 2014-11-06 | 2015-04-16 | ルネサスエレクトロニクス株式会社 | 半導体装置、半導体装置の製造方法、及びリードフレーム |
JP7400537B2 (ja) | 2020-02-27 | 2023-12-19 | セイコーエプソン株式会社 | 半導体装置 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3529050B2 (ja) * | 2002-07-12 | 2004-05-24 | 沖電気工業株式会社 | 半導体装置の製造方法 |
JP3808030B2 (ja) * | 2002-11-28 | 2006-08-09 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
US20040227233A1 (en) * | 2003-05-16 | 2004-11-18 | Nokia Corporation | Interconnection pattern design |
JP3983205B2 (ja) | 2003-07-08 | 2007-09-26 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
US20050046022A1 (en) * | 2003-08-26 | 2005-03-03 | Micrel, Incorporated | Semiconductor devices integrated with wafer-level packaging |
US7919864B2 (en) * | 2003-10-13 | 2011-04-05 | Stmicroelectronics S.A. | Forming of the last metallization level of an integrated circuit |
US7830006B2 (en) * | 2004-05-06 | 2010-11-09 | United Test And Assembly Center, Ltd. | Structurally-enhanced integrated circuit package and method of manufacture |
US7291507B2 (en) * | 2004-09-23 | 2007-11-06 | Pixim, Inc. | Using a time invariant statistical process variable of a semiconductor chip as the chip identifier |
US20090014869A1 (en) * | 2004-10-29 | 2009-01-15 | Vrtis Joan K | Semiconductor device package with bump overlying a polymer layer |
JP4185499B2 (ja) * | 2005-02-18 | 2008-11-26 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
DE102005042706B4 (de) * | 2005-09-01 | 2008-08-14 | Atmel Germany Gmbh | Halbleiter-Chip zur Erzeugung einer steuerbaren Frequenz |
JP2008112776A (ja) * | 2006-10-30 | 2008-05-15 | Oki Electric Ind Co Ltd | 半導体装置 |
US7595553B2 (en) * | 2006-11-08 | 2009-09-29 | Sanyo Electric Co., Ltd. | Packaging board and manufacturing method therefor, semiconductor module and mobile apparatus |
DE102006057332B4 (de) * | 2006-12-05 | 2018-01-25 | Infineon Technologies Ag | Zusammenbau aufweisend ein Substrat und einen auf dem Substrat montierten Chip |
JP4658914B2 (ja) * | 2006-12-06 | 2011-03-23 | Okiセミコンダクタ株式会社 | 半導体装置およびその製造方法 |
US7872346B1 (en) * | 2007-12-03 | 2011-01-18 | Xilinx, Inc. | Power plane and land pad feature to prevent human metal electrostatic discharge damage |
US8759691B2 (en) * | 2010-07-09 | 2014-06-24 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
JP5234071B2 (ja) * | 2010-09-03 | 2013-07-10 | 株式会社村田製作所 | Rficモジュール |
JP5621951B1 (ja) * | 2012-12-19 | 2014-11-12 | 株式会社村田製作所 | チップ部品の実装構造およびモジュール部品 |
JP2014170811A (ja) * | 2013-03-01 | 2014-09-18 | Sony Corp | CSP(ChipSizePackage) |
JP2015090277A (ja) | 2013-11-05 | 2015-05-11 | セイコーエプソン株式会社 | 衛星信号受信機 |
JP6318565B2 (ja) | 2013-11-13 | 2018-05-09 | セイコーエプソン株式会社 | 半導体装置および電子機器 |
JP2015108565A (ja) | 2013-12-05 | 2015-06-11 | セイコーエプソン株式会社 | 衛星信号受信用集積回路 |
US20200098727A1 (en) * | 2018-09-25 | 2020-03-26 | Debendra Mallik | Stacked wire-bond dice attached by pillars or bumps above a flip-chip die on a semiconductor package substrate |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5645070A (en) * | 1979-09-21 | 1981-04-24 | Hitachi Ltd | Semiconductor integrated circuit device |
EP0543282A1 (en) * | 1991-11-19 | 1993-05-26 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
JPH08111506A (ja) | 1994-10-12 | 1996-04-30 | Citizen Watch Co Ltd | 半導体装置 |
JPH08236586A (ja) * | 1994-12-29 | 1996-09-13 | Nitto Denko Corp | 半導体装置及びその製造方法 |
JPH08335653A (ja) * | 1995-04-07 | 1996-12-17 | Nitto Denko Corp | 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア |
JP2904123B2 (ja) * | 1996-05-10 | 1999-06-14 | 日本電気株式会社 | 多層フィルムキャリアの製造方法 |
US5959357A (en) * | 1998-02-17 | 1999-09-28 | General Electric Company | Fet array for operation at different power levels |
JPH11238846A (ja) * | 1998-02-20 | 1999-08-31 | Rohm Co Ltd | 半導体装置 |
TW386279B (en) * | 1998-08-07 | 2000-04-01 | Winbond Electronics Corp | Inductor structure with air gap and method of manufacturing thereof |
JP2000114413A (ja) * | 1998-09-29 | 2000-04-21 | Sony Corp | 半導体装置、その製造方法および部品の実装方法 |
JP3275851B2 (ja) * | 1998-10-13 | 2002-04-22 | 松下電器産業株式会社 | 高周波集積回路 |
JP3465617B2 (ja) | 1999-02-15 | 2003-11-10 | カシオ計算機株式会社 | 半導体装置 |
KR100298827B1 (ko) * | 1999-07-09 | 2001-11-01 | 윤종용 | 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법 |
KR100298828B1 (ko) * | 1999-07-12 | 2001-11-01 | 윤종용 | 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법 |
JP2001044367A (ja) | 1999-07-27 | 2001-02-16 | Tdk Corp | Icチップおよび高周波部品 |
JP2001060642A (ja) | 1999-08-19 | 2001-03-06 | Sony Corp | 半導体チップの実装方法と半導体装置の製造方法および半導体装置 |
JP3287346B2 (ja) | 1999-11-29 | 2002-06-04 | カシオ計算機株式会社 | 半導体装置 |
JP4373552B2 (ja) | 1999-12-02 | 2009-11-25 | 田島ルーフィング株式会社 | アスファルト・ル−フィング材 |
JP3629178B2 (ja) * | 2000-02-21 | 2005-03-16 | Necエレクトロニクス株式会社 | フリップチップ型半導体装置及びその製造方法 |
JP3677429B2 (ja) * | 2000-03-09 | 2005-08-03 | Necエレクトロニクス株式会社 | フリップチップ型半導体装置の製造方法 |
TW569424B (en) * | 2000-03-17 | 2004-01-01 | Matsushita Electric Ind Co Ltd | Module with embedded electric elements and the manufacturing method thereof |
JP2001284400A (ja) | 2000-03-29 | 2001-10-12 | Matsushita Electric Ind Co Ltd | フリップチップ実装部品 |
US6838773B2 (en) * | 2000-06-21 | 2005-01-04 | Hitachi Maxell, Ltd. | Semiconductor chip and semiconductor device using the semiconductor chip |
JP3377786B2 (ja) | 2000-06-21 | 2003-02-17 | 日立マクセル株式会社 | 半導体チップ |
JP2002026419A (ja) * | 2000-07-07 | 2002-01-25 | Sanken Electric Co Ltd | 磁電変換装置 |
JP2002026177A (ja) | 2000-07-07 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP3540729B2 (ja) | 2000-08-11 | 2004-07-07 | 沖電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
US6847066B2 (en) | 2000-08-11 | 2005-01-25 | Oki Electric Industry Co., Ltd. | Semiconductor device |
JP4256575B2 (ja) * | 2000-08-15 | 2009-04-22 | パナソニック株式会社 | バイアホールを備えた高周波受動回路および高周波増幅器 |
JP3526548B2 (ja) | 2000-11-29 | 2004-05-17 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
US6521485B2 (en) * | 2001-01-17 | 2003-02-18 | Walsin Advanced Electronics Ltd | Method for manufacturing wafer level chip size package |
JP3579000B2 (ja) * | 2001-04-05 | 2004-10-20 | シャープ株式会社 | 半導体装置 |
TW536795B (en) * | 2001-05-30 | 2003-06-11 | Apack Comm Inc | Flip chip package of monolithic microwave integrated circuit |
JP3896838B2 (ja) | 2001-12-12 | 2007-03-22 | カシオ計算機株式会社 | 半導体装置 |
JP2005294333A (ja) * | 2004-03-31 | 2005-10-20 | Semiconductor Process Laboratory Co Ltd | 成膜方法及び半導体装置 |
-
2002
- 2002-04-03 JP JP2002101063A patent/JP3616605B2/ja not_active Expired - Lifetime
- 2002-11-07 US US10/289,384 patent/US7157794B2/en not_active Expired - Lifetime
-
2003
- 2003-04-21 US US10/419,114 patent/US20030205808A1/en not_active Abandoned
-
2006
- 2006-09-28 US US11/528,335 patent/US7545036B2/en not_active Expired - Lifetime
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10134653B2 (en) | 2004-09-29 | 2018-11-20 | Rohm Co., Ltd. | Semiconductor device having electrode pads arranged between groups of external electrodes |
US9691678B2 (en) | 2004-09-29 | 2017-06-27 | Rohm Co., Ltd. | Semiconductor device having electrode pads arranged between groups of external electrodes |
US8134238B2 (en) | 2004-09-29 | 2012-03-13 | Rohm Co., Ltd. | Semiconductor device having a wafer level chip size package structure |
US8405208B2 (en) | 2004-09-29 | 2013-03-26 | Rohm Co., Ltd. | Semiconductor device having semiconductor substrate electrode pads, and external electrodes |
US8653656B2 (en) | 2004-09-29 | 2014-02-18 | Rohm Co., Ltd. | Semiconductor device having multiple external electrodes |
US9006885B2 (en) | 2004-09-29 | 2015-04-14 | Rohm Co., Ltd. | Semiconductor device having electrode pads arranged between groups of external electrodes |
US7851929B2 (en) | 2004-09-29 | 2010-12-14 | Rohm Co., Ltd. | Semiconductor device |
US11901251B2 (en) | 2004-09-29 | 2024-02-13 | Rohm Co., Ltd | Semiconductor device having electrode pads arranged between groups of external electrodes |
US10665518B2 (en) | 2004-09-29 | 2020-05-26 | Rohm Co., Ltd. | Semiconductor device having electrode pads arranged between groups of external electrodes |
US7342312B2 (en) | 2004-09-29 | 2008-03-11 | Rohm Co., Ltd. | Semiconductor device |
US9391033B2 (en) | 2004-09-29 | 2016-07-12 | Rohm Co., Ltd. | Semiconductor device |
US11410900B2 (en) | 2004-09-29 | 2022-08-09 | Rohm Co., Ltd. | Semiconductor device having electrode pads arranged between groups of external electrodes |
JP2015073108A (ja) * | 2014-11-06 | 2015-04-16 | ルネサスエレクトロニクス株式会社 | 半導体装置、半導体装置の製造方法、及びリードフレーム |
JP7400537B2 (ja) | 2020-02-27 | 2023-12-19 | セイコーエプソン株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20030189251A1 (en) | 2003-10-09 |
US7545036B2 (en) | 2009-06-09 |
JP3616605B2 (ja) | 2005-02-02 |
US20070021089A1 (en) | 2007-01-25 |
US20030205808A1 (en) | 2003-11-06 |
US7157794B2 (en) | 2007-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7545036B2 (en) | Semiconductor device that suppresses variations in high frequency characteristics of circuit elements | |
JP4897451B2 (ja) | 半導体装置 | |
US9076789B2 (en) | Semiconductor device having a high frequency external connection electrode positioned within a via hole | |
KR100533517B1 (ko) | 반도체장치 | |
US8729709B2 (en) | Semiconductor device | |
KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
US20060049507A1 (en) | Semiconductor device and wire bonding chip size package therefor | |
JP3579000B2 (ja) | 半導体装置 | |
US9997477B2 (en) | Method of manufacturing semiconductor package | |
JP2003163310A (ja) | 高周波半導体装置 | |
JP4190111B2 (ja) | 高周波モジュール | |
JP4659805B2 (ja) | 半導体装置 | |
JP4390634B2 (ja) | 半導体装置 | |
US20050104184A1 (en) | Semiconductor chip package and method | |
JP2004320047A (ja) | 半導体装置 | |
JP5512500B2 (ja) | 半導体装置 | |
JP5226063B2 (ja) | 半導体装置 | |
JP2004235351A (ja) | 半導体装置 | |
JP2007081267A (ja) | 半導体装置およびその製造方法 | |
JP2970626B2 (ja) | 半導体集積回路装置用リードフレーム、および半導体集積回路装置 | |
US6791177B1 (en) | Integrated circuit packaging that uses guard conductors to isolate noise-sensitive signals within the package substrate | |
JP2003124430A (ja) | 集積回路装置および集積回路用コンデンサ | |
US20070096314A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2010050136A (ja) | 半導体装置 | |
TW200527616A (en) | Stacked type semiconductor encapsulation device having protection mask |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3616605 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |