JP2000114413A - 半導体装置、その製造方法および部品の実装方法 - Google Patents

半導体装置、その製造方法および部品の実装方法

Info

Publication number
JP2000114413A
JP2000114413A JP10275925A JP27592598A JP2000114413A JP 2000114413 A JP2000114413 A JP 2000114413A JP 10275925 A JP10275925 A JP 10275925A JP 27592598 A JP27592598 A JP 27592598A JP 2000114413 A JP2000114413 A JP 2000114413A
Authority
JP
Japan
Prior art keywords
semiconductor chip
package substrate
wiring layer
resin
conductive plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10275925A
Other languages
English (en)
Other versions
JP2000114413A5 (ja
Inventor
Akihiko Okuhora
明彦 奥洞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10275925A priority Critical patent/JP2000114413A/ja
Priority to US09/404,478 priority patent/US6504096B2/en
Publication of JP2000114413A publication Critical patent/JP2000114413A/ja
Publication of JP2000114413A5 publication Critical patent/JP2000114413A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

(57)【要約】 【課題】フリップチップ実装を、寄生インダクタンス等
が小さく放熱および接地が容易で、特性および信頼性が
高く、かつ低コストに行う。 【解決手段】配線層４ａ，４ｂを一方の主面に有するパ
ッケージ用基板４２と、内部端子体８を介して配線層４
ａ，４ｂと電気的に接続され、素子形成面がパッケージ
用基板４２との間に空隙をおいて対向する半導体チップ
１０と、半導体チップ１０の素子形成面と反対側の裏面
に導電性接続層１４を介し接続され、パッケージ用基板
４２と対向する導電板１６とを有する。半導体チップ１
０は、パッケージ用基板４２と導電板１６との対向スペ
ース内で周回方向に形成された樹脂１８内に封入されて
いる。パッケージ用基板４２の一方の主面に、前記空隙
をパッケージ用基板４２の厚さ方向に拡長する凹部４２
ａが設けられている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップまた
はフィルタチップ(Filter Chip) 等の部品を基板上に実
装する方法に関し、特に、高速、高周波用途の半導体チ
ップまたは部品の実装に好適な実装方法に関する。ま
た、本発明は、半導体チップを特性低下を防止しながら
搭載したパッケージ化された半導体装置と、その製造方
法に関する。
【０００２】
【従来の技術】近年、セルラー電話、ＩＳＤＮ、パーソ
ナルコンピュータ（ＰＣ）等の情報通信（ネットワー
ク）技術の進展により、様々な機器への高周波通信ブロ
ック、高速シリアルインターフェイス等の搭載が図られ
ている。こういった高速、高周波の回路ブロックの機器
への搭載において、この回路ブロックをコンパクトにま
とめる必要があるうえ、高速動作、低ノイズ等を考慮し
た実装方法が望まれている。
【０００３】このような要請から、半導体チップの実装
方法としてマルチチップモジュール( ＭＣＭ：Multi Ch
ip Module)や、フリップチップ実装等のベアチップ実装
技術が注目されている。フリップチップ実装は、通常、
半導体チップのＩ／Ｏパッド上に突起状電極（バンプ）
を形成し、半導体チップをフェイスダウンして基板上に
ハンダ等で接続させるものである。このため、特にフリ
ップチップ実装は、ワイヤボンディング(Wirebonding)
等を用いて接続を行った場合に比較して配線パスが短く
形成され、低インダクタンス、低容量、低抵抗を実現で
き、高速で高周波特性に優れるという特長を有する。
【０００４】図１８に、半導体チップをマザー基板上に
フリップチップ実装した場合の一構成例を示す。この実
装構造１００を達成するためには、予め、半導体チップ
１０２のＩ／Ｏパッド上に高融点ハンダバンプ１０４を
形成し、また、マザー基板１０６上の配線層１０６ａ上
の所定位置にハンダ１０８をプリコートしておく。その
状態で、半導体チップ１０２をマザー基板１０６上にフ
ェイスダウンさせて位置合わせを行い、加熱および加圧
して両者を接続する。その後、半導体チップ１０２とマ
ザー基板１０６との接続部には、ハンダ接合部にかかる
熱的なストレスを緩和するため、また、半導体チップ１
０４の表面を保護するためなど信頼性上の要請から、樹
脂１１０を充填する。
【０００５】
【発明が解決しようとする課題】ところが、このフリッ
プチップ接続法では、半導体チップ１０２上の配線は表
面の保護層１０２ａ以外に、更に有機物（樹脂１１０）
で覆われることになり、その結果、寄生容量成分が増加
するなどインピーダンスの変化が起きる。
【０００６】とくにＭＭＩＣ（Monolithic Microwave I
C ）や一部の高速ディジタルＩＣなど、配線がマイクロ
ストリップ(Microstrip)線路、コプレーナ(Coplanor)線
路等で行われている場合は、このインピーダンス変化が
インピーダンスマッチング等の最適設計条件を損ない、
各種特性が設計値より低下する。また、スパイラルイン
ダクタ(Spiral inductor) 等の受動素子(Passive eleme
nt) の定数変化も起きるほか、誘電ロスによる特性低下
も生じる。さらに、ＦＥＴ上部への有機物の追加は、ゲ
ート容量の増加を招きノイズファクタ(Noise factor)低
下の要因となる。
【０００７】このインピーダンス変化は、ＳＡＷフィル
タ(Surface Acoustic Wave Filter)など表面音波の振動
モードに基づくフィルタにおいて、深刻な特性変化をも
たらす。
【０００８】一方、とくに高周波半導体回路では、通
常、半導体チップ１０２の裏面にメタライズを行って、
この裏面メタルを十分に安定に接地する必要がある。こ
れは、例えばＭＭＩＣではマイクロストリップ線路や、
コプレーナ(Grounded Coplanar) 線路を用いて配線する
ことが多いからである。ところが、図１８に示したよう
なフリップチップ実装構造では、裏面メタルを十分安定
に接地電位に落とすことができないという不利益があ
る。
【０００９】また、とくに高出力回路等が集積されたＩ
Ｃでは発熱も大きく、従来のように、ダイボンディング
によるチップ裏面が導電層を介してマザー基板に接続す
る構造が必要となる場合も多い。ところが、図１８に示
したフリップチップ実装構造では、高出力回路を有する
ＩＣを搭載した場合、そのチップ裏面側からの空冷だけ
では放熱が不十分であり、その結果、ＩＣの出力低下な
どの特性低下を招くおそれが強い。
【００１０】このため、とくに高速、高周波用途あるい
は高出力を要求される半導体チップの実装は、専ら旧来
の実装方法、即ち半導体チップを素子形成面を上にして
ダイボンドし、ワイヤボンドにより端子接続行った後、
窒素雰囲気で複雑なシーリング工程を経て、チップを中
空パッケージ内に収める方法が採られていた。したがっ
て、工程が複雑で、セラミック、メタルなどの高価で大
型なパッケージが必要で、この実装方法にかかるコスト
が高いことから、とくに高速、高周波用途あるいは高出
力向けの小型、低コスト実装方法が強く要望されてい
た。
【００１１】本発明の目的は、フリップチップ実装とし
ながらも寄生インダクタンス等が小さく放熱および接地
が容易で、特性および信頼性が高くかつ低コストな半導
体チップ等の部品の実装方法を提供することである。ま
た、本発明の他の目的は、特性および信頼性が高くかつ
低コストなパッケージ化された半導体装置を提供するこ
とである。
【００１２】
【課題を解決するための手段】本発明に係る半導体装置
は、配線層を一方の主面に有するパッケージ用基板と、
内部端子体を介して前記パッケージ用基板の配線層と電
気的に接続され、素子形成面が前記パッケージ用基板と
の間に空隙をおいて対向する半導体チップと、当該半導
体チップの素子形成面と反対側の裏面に導電性接着層を
介し接続され、前記パッケージ用基板と対向する導電板
とを有し、前記半導体チップは、前記パッケージ用基板
と前記導電板との対向スペース内で周回方向に形成され
た樹脂内に封入されている。
【００１３】好適には、前記パッケージ用基板の一方の
主面に、前記空隙をパッケージ用基板の厚さ方向に拡長
する凹部が設けられている。
【００１４】好適には、前記パッケージ用基板の他方の
主面に形成され、対応する前記配線層と電気的に接続さ
れた外部端子体と、前記樹脂内に形成され、基準電位供
給用の前記外部端子体に電気的に接続された配線層に前
記導電板を電気的に接続する接続体とを有する。
【００１５】好適には、前記パッケージ用基板の他方の
主面に、対応する前記配線層と電気的に接続された外部
端子体が形成され、前記半導体チップの素子形成面に回
路が形成され、当該回路の入力信号用または出力信号用
の電極パッドの下方に、入力信号用または出力信号用の
前記外部端子体が配置されている。
【００１６】本発明に係る半導体装置の製造方法は、配
線層を一方の主面に有するパッケージ用基板を形成する
工程と、半導体チップとなるウエハの素子形成面または
前記配線層に内部端子体を形成する工程と、半導体チッ
プを、前記内部端子体を介して前記配線層と電気的に接
続させ、かつ、素子形成面が前記パッケージ用基板との
間に空隙をおいて対向するようにパッケージ用基板に固
定する工程と、導電板を前記半導体チップの裏面に導電
性接着層を介し接続させる工程と、前記半導体チップの
素子形成面側に前記空隙が維持されるように、前記パッ
ケージ用基板と前記導電板とを前記半導体チップの周回
部分で樹脂により固定する工程とを有する。
【００１７】好適には、前記パッケージ用基板を形成す
る工程は、当該パッケージ用基板の一方の主面の前記半
導体チップの素子形成面と対向することとなる箇所に、
前記空隙をパッケージ用基板の厚さ方向に拡長する凹部
を形成する工程を含む。
【００１８】本発明に係る他の半導体装置の製造方法
は、配線層を一方の主面に有するパッケージ用基板を形
成する工程と、半導体チップとなるウエハの素子形成面
または前記配線層上に内部端子体を形成する工程と、素
子形成面と反対側の裏面が導電性接着層を介し電気的に
接続されるように半導体チップを導電板上に固定する工
程と、前記パッケージ用基板のチップ固定箇所の周囲に
樹脂を供給する工程と、半導体チップが固定された導電
板を、当該半導体チップが前記内部端子体を介して前記
配線層と電気的に接続され、当該半導体チップの素子形
成面が前記パッケージ用基板との間に空隙をおいて対向
し、当該半導体チップが前記樹脂により封止されるよう
に、前記パッケージ用基板に固定する工程とを有する。
【００１９】また、好適には、前記パッケージ基板の他
方の主面に、対応する前記配線層と電気的に接続する外
部端子体を形成する工程と、前記樹脂上に接続体を載置
する工程とを有し、前記導電板の固定工程において、前
記接続体が、基準電位供給用の前記外部端子体に電気的
に接続される配線層と前記導電板とを電気的に接続した
状態で前記樹脂内に埋め込まれる。この場合、好適に
は、前記樹脂中に導電性粒子が分散されて含まれてい
る。
【００２０】本発明の部品の実装方法は、表面に素子が
形成された部品を、素子形成面から実装基板にフェイス
ダウン実装する部品の実装方法であって、配線層を一方
の主面に有する実装基板の前記部品が実装される箇所に
凹部を形成する工程と、当該凹部が形成された箇所に素
子形成面を対向させて、部品を実装基板に固定する工程
とを有する。
【００２１】好適には、導電板を、前記実装基板の基準
電位供給用の配線層に電気的に接続しながら前記部品の
素子形成面と反対側の面に固定する工程を有する。
【００２２】上述した本発明に係る半導体装置及びその
製造方法、または本発明に係る部品の実装方法では、部
品（例えば半導体チップ、表面弾性フィルタ等）が基板
（実装基板またはパッケージ用基板）に対し空隙をおい
てフェイスダウン実装される。したがって、実装過程に
おいて部品の素子形成面に樹脂等の有機物が接触しない
ため、部品のインピーダンス等が設計値から変化しな
い。また、特に半導体装置では、半導体チップの信号入
力用または信号出力用の電極パッドの下方に、対応する
外部端子体が設けられていることから、半導体チップか
ら外部端子体までの距離を最短にすることができる。さ
らに、部品の一方面（半導体チップの場合、裏面）が導
電板を介して基板に電気的に接続され、接地経路および
導電材による放熱経路が確実に確保されている。以上よ
り、部品の特性を極力低下させない実装が可能となる
【００２３】とくに半導体装置では、半導体チップの特
性低下を招かないように側面の周回部分に樹脂が形成さ
れて、半導体チップが樹脂封入されていることから、気
密性が高く、外部から水分や汚染物質の侵入が有効に阻
止されている。
【００２４】半導体装置の製造方法のうち、半導体チッ
プをパッケージ用基板に接続するまえに樹脂を供給する
方法では、導電板をパッケージ用基板の共通電位供給用
の配線層に接続するための接続体が樹脂供給後に埋め込
まれることとなるが、樹脂に導電性粒子を含有させてお
くと加圧により導電性を示すことから、接続体を樹脂内
に埋め込む際の加圧により接続体が配線層に接触してい
ないくても両者の電気的な導通が達成される。
【００２５】
【発明の実施の形態】第１実施形態 本発明に係る実装方法の実施形態を、部品として半導体
チップを基板に実装する場合を例として説明する。ま
ず、本実装方法によって形成される半導体チップの実装
構造を説明する。図１は、半導体チップの基板への実装
例を示す断面図である。
【００２６】図１に示す例では、実装基板としてのマザ
ー基板２に凹部２ａが形成されている。このマザー基板
２の材料に限定はない。代表的なマザー基板２として
は、プリント基板等の有機基板、アルミナまたはムライ
ト等のセラミック基板、片面にポリイミドテープを施し
たＳｉ基板等がある。基板２は単層でも多層でもよく、
多層構造の場合、上記凹部２ａは開口部を有する層を最
表面に貼り合わせることにより形成される。基板２の凹
部２ａが形成された面に、Ｃｕ等の金属からなる配線層
４ａ，４ｂがパターンエッチングまたは金属箔の接着等
により形成されている。
【００２７】凹部２ａ周囲に形成された配線層４ａ上
に、例えばＡｕペースト等の導電層６と、内部端子体と
してのＡｕバンプ８とを介して半導体チップ１０が固定
されている。半導体チップ１０は、その素子形成面がベ
ース基板２の凹部２ａに臨み、ベース基板２との間に空
隙をおいて、素子形成面を下側にして固定されている。
半導体チップ１０が固定された箇所以外の配線層はソル
ダレジスト１２により被膜され、ソルダレジスト１２
は、基準電位供給用の配線層４ｂ上の所定箇所で開口し
ている。
【００２８】図２は、この半導体チップの一例としてＭ
ＭＩＣ(Monolithic microwave integrated circuits)の
概略平面図である。また、図３は、ＭＭＩＣの概略断面
構造図である。
【００２９】この図示例のＭＭＩＣは、マイクロストリ
ップライン形配線構造を用いたパワーアンプであり、初
段のＦＥＴ増幅部１０ａ、後段のＦＥＴ増幅部１０ｂ、
段間あるいは信号線と共通電位供給用の電極パッドとの
間に設けられた複数のインダクタＬおよびキャパシタＣ
を有する。ＭＭＩＣの一辺に入力信号用の電極パッド１
０ｃが配置され、これと対向する辺に出力信号用の電極
パッド１０ｂが配置されている。これら信号用の電極パ
ッド１０ｃ、１０ｄの両側には、共通電位供給用の電極
パッド１０ｅが配置されている。また、もう一対の辺
に、共通電位供給用の電極パッド１０ｅ、電源電圧供給
用または制御信号用の電極パッド１０ｆが配置されてい
る。
【００３０】これらの素子および電極パッドは、図３の
断面図に示すように、例えば半絶縁性の半導体基板１１
上に直接あるいは絶縁膜を介して形成されている。素子
が形成された素子形成面はオーバーコート膜１０ｇで覆
われており、オーバーコート膜１０ｇは電極パッド上で
開口している。素子形成面と反対側の裏面に、半導体基
板１１を基準電位に固定するためのコンタクト層とし
て、例えばＡｕ等からなる裏面メタル層１１ａが形成さ
れている。
【００３１】図１に示すように、このように構成された
半導体チップ１０の裏面メタル層１１ａ上に、Ａｇペー
スト等の導電性接着層１４を介して、導電板としての金
属プレート１６が載置されている。金属プレート１４
は、例えばＣｕ、ステンレス、Ａｌなどの金属や当該金
属含む合金、或いは表面にパターニングされた金属膜を
有するＡｌＮ、アルミナ、ガラスセラミックなどからな
り、熱伝導性にすぐれた素材が好ましい。
【００３２】金属プレート１６と前記マザー基板２との
対向間隔内の半導体チップ１０の周回部分に、樹脂１８
が充填されている。樹脂１８は、好適には、エポキシ
系，アクリル系，酸無水物系の何れかまたは複数の混合
物を主成分とし、硬化剤が添加されてゲル状もしくはペ
ースト状に調合され、加熱反応により収縮する材料から
なる。この樹脂１８内にセラミック粉が分散されてい
る。通常、樹脂のガラス転移点Ｔｇは１００℃〜１４０
℃と低く、又、樹脂の熱膨張係数もＳｉの３．５ｐｐｍ
に比べ７０ｐｐｍ〜１５０ｐｐｍと高い。接合時の高温
加湿時の信頼性を確保する為、“フィラー”と称するセ
ラミック粒子を樹脂中に分散させると、樹脂の熱膨張係
数を下げ、耐熱性、耐湿性を向上させることができる。
この樹脂１８は、半導体チップ１０の素子形成面に回り
込んでいないことから、半導体チップ１０とマザー基板
２との間の空隙は維持されたままとなっている。前記ソ
ルダレジスト１２の開口部箇所で、基準電位供給用の配
線層１２ｂと金属プレート１６とを電気的に接続する導
電性の接続体２０が、樹脂１８内に埋め込まれている。
接続体２０は、例えばハンダペーストからなる。
【００３３】つぎに、部品（半導体チップ）の実装方法
について、図面を参照しながら説明する。
【００３４】まず、Ａｕバンプ８を形成する。なお、Ａ
ｕバンプ８はマザー基板２側、即ち配線層４ａ上に形成
することもできるが、ここではＡｕバンプ８を半導体製
造工程中にウエハ上に予め形成する簡易な方法について
述べる。図４は、Ａｕバンプを形成したウエハの一チッ
プ部分を示す断面図である。また、図５（Ａ）〜（Ｄ）
はワイヤボンディング(Wire bonding)法によるＡｕバン
プ形成過程を順に示す図である。
【００３５】図５（Ａ）中の符号３０は、通常のワイヤ
ボンダにおけるキャピラリを示し、このキャピラリ３０
中にＡｕワイヤ３２が通され、先端に放電による融解に
よってＡｕボール３２ａが形成されている。キャピラリ
３０によってＡｕボール３２ａが電極パッド１０ｃ〜１
０ｆ上に押し当てられてＡｕボール３２ａが潰され、Ａ
ｕボール３２ａと電極パッド面が熱圧着または高周波圧
着により接合される（図５（Ｂ））。キャピラリ３０に
よりＡｕワイヤ３２が引き上げられると、Ａｕワイヤ３
２が根元から切れる（図５（Ｃ）。このＡｕバンプの形
成を必要な電極パッド１０ｃ〜１０ｆ上に順次行った
後、スタンパ３４等の所定の治具を用いて、Ａｕワイヤ
３２の切断部分（Ａｕバンプ８）を整形して高さを揃え
る（図５（Ｄ））。その後、ダイシングによりウエハか
ら半導体チップ１０を切り出す。
【００３６】図６〜図８は、半導体チップの各実装工程
を示す断面図である。
【００３７】図６に示すように、例えばチップ搭載部分
に図示の如く凹部２ａを設けたセラミック多層のマザー
基板２を用意し、凹部２ａ周囲の所定の配線層４ａ上に
導電層６として例えばＳｎペーストを塗布する。上記Ａ
ｕバンプ付きの半導体チップ１０を、マウント治具３６
により素子形成面を下にして保持して位置あわせを行
い、半導体チップ１０を例えば２４０℃〜２８０℃程度
で加熱しながら、マザー基板２上にマウントする。
【００３８】これにより、図７に示すように、半導体チ
ップ１０が、その素子形成面とマザー基板２との間に空
隙をおいて固定される。金属プレート１６を容易し、そ
の片面の所定位置、例えばパターニングが施された部分
に、図８に示すように、接続体２０となるハンダペース
トを供給する。また、半導体チップ１０の裏面上に導電
性接着層１４として例えばＡｇペーストを所定量塗布す
る。ハンダペーストが形成された面を下にして金属プレ
ート１６をマウント治具３６により保持して位置合わせ
を行い、金属プレート１６を例えば１８０℃〜２４０℃
程度で加熱しながら半導体チップ１０の裏面に圧接す
る。
【００３９】これにより、図８に示すように、金属プレ
ート１６が半導体チップ１０の裏面上に固定される。ま
た、共通電位供給用の配線層４ｂのソルダレジストによ
る開口面と金属プレート１６とを電気的および機械的に
接続する接続体２０が、金属プレート１６とマザー基板
２との対向間隔内に形成される。この状態で、金属プレ
ートの対向間隔内に、周辺より樹脂１８を表面張力を利
用して金属プレート１６とマザー基板２と間隙に注入す
る。このとき、樹脂の粘度と温度をコントロールするこ
とにより、図１に示すように、マザー基板の凹部２ａの
手前で半導体チップ１０の側面に達する程度まで樹脂１
８を注入する。これにより、半導体チップ１０が樹脂１
８内に封入されるとともに、樹脂１８が半導体チップ１
０の素子形成面側に回り込まないようにすることができ
る。
【００４０】なお、上記説明では素子が表面に形成され
た部品の一例として半導体チップを挙げたが、当該部品
は、例えばＳＡＷデバイス等であってもよい。また、基
板２に凹部２ａを設けて空隙の確保を確実なものとして
いるが、内部端子体（Ａｕバンプ８）等の高さで空隙の
確保が十分である、或いは内部端子体を導電性のスペー
サで嵩上げする等の場合にあっては、凹部２ａの形成を
省略することもできる。内部端子体は、Ａｕバンプ８に
限らず、例えば導電性のボール等であってもよい。
【００４１】半導体チップ１０をマザー基板２上に接合
するフリップチップの手法として、上記例ではＡｕ−Ｓ
ｎアロイ接合を用いたが、Ｓｎ−Ｐｂハンダを用いたハ
ンダフリップチップ法、Ａｕバンプと導電性ペーストを
用いた手法、Ａｕ−Ａｕの超音波加熱接合による方法等
の採用も可能である。同様に、金属プレート１４と、半
導体チップ１０またはマザー基板２との接合に関しても
種々の変形が可能である。また、バンプ形成法として、
電界メッキ法を用いることもできる。
【００４２】本実施形態に係る部品（半導体チップ）の
実装方法を用いた実装構造では、マザー基板２に凹部２
ａが設けられ、半導体チップ１０の素子形成面とマザー
基板２との間に空隙が形成される。また、半導体チップ
１０はマザー基板２と金属プレート１６間で周回部分を
樹脂１８により封止されているが、この樹脂１８が半導
体チップ１０の素子形成面に回り込んでいない。このた
め、パッケージングしたことにより、例えばマイクロス
トリップを基本として形成された回路パターンに寄生容
量が付加されないという利点を有する。また、樹脂１８
により半導体チップ１０に外部からの水分や汚染物の侵
入を有効に阻止して高い信頼性を確保している。
【００４３】半導体チップ１０の半導体基板１１が、共
通電位供給用の配線層４ｂに対し、金属プレート１６お
よび接続体２０を介して確実に電気的に接続されてい
る。このため、半導体基板１１の接地等が十分に低い抵
抗で安定にとられるという利点を有する。しかも、この
金属プレート１６は上面が剥き出しとなっているので放
熱板としても十分に機能し、半導体チップ１０で発熱し
た熱を金属プレート１６から空気中に、または端子体２
０を介してマザー基板２に効率よく放熱することができ
る。
【００４４】以上より、本実施形態の実装方法は、樹脂
封入により信頼性が高いうえ、寄生抵抗、寄生容量およ
び寄生インダクタンス等が低く、発熱による動作性能の
低下も小さいことから、高速用途或いは高周波用途に適
した実装方法である。
【００４５】第２実施形態 本実施形態は、半導体チップとマザー基板の接合にＡｕ
−Ａｕ接触のフリップチップ法を用いる場合の好ましい
実装手順を示すものである。図９および図１０は、本実
施形態に係る実装方法の要部工程を示す断面図である。
【００４６】本実施形態では、図９に示すように、Ａｕ
バンプ８付きの半導体チップ１０を、その素子形成面を
上にして金属プレート１６の所定位置にダイボンド(Die
Bond)する。このとき導電性密着層１４として、Ａｇペ
ースト或いはハンダ等が用いられる。
【００４７】図１０に示すように、マザー基板２の所定
の配線層４ａ上に、導電層６としてＡｕペレットを供給
する。また、マザー基板２のソルダレジスト１２の所定
の開口部に、ハンダ等の接続体２０を印刷またはポッテ
ィングにより供給する。半導体チップ１０がダイボンド
された金属プレート１６を、半導体チップ１０の素子形
成面を下にしてマウント治具３６で保持し、Ａｕバンプ
８がＡｕペレット上にくるように位置合わせを行って、
マザー基板２上にマウントする。このとき、半導体チッ
プ１０を例えば２４０℃〜２８０℃で数秒程度で加熱
し、また加圧する。数秒間の加熱終了後も圧力を加え、
そのまま冷却する。
【００４８】その後は、第１実施形態と同様にして、樹
脂１８を供給し実装を完了する。
【００４９】第３実施形態 本実施形態は、樹脂供給と接続体形成の他の方法を示す
ものである。図１１〜図１３は、本実施形態に係る実装
方法の要部工程を示す断面図である。
【００５０】第２実施形態と同様に、半導体チップ１０
がダイボンディングされた金属プレート１６を用意する
（図９）。また、図１１に示すように、マザー基板２の
所定の配線層４ａ上に、導電層６としてＡｕペレットを
供給する。
【００５１】本実施形態では、つぎに、ペースト状もし
くはゲル状の樹脂１８をマザー基板２上の所定の位置に
印刷もしくはポッティングにより供給する。また、接続
体２０としての金属ボールまたは表面が金属被膜された
プラスチックボールを、内部から真空吸引可能な専用治
具３８を用いて樹脂１８上に供給する。この専用治具３
８には、接続体２０の供給位置に合わせて接続体２０の
保持穴が設けられている。この保持穴から接続体２０を
吸引したまま樹脂１８上に移送し、その後吸引を止める
ことで接続体２０上にボール状の接続体２０を載置する
ことができる。
【００５２】図１２に示すように、半導体チップ１０が
ダイボンドされた金属プレート１６を、半導体チップ１
０の素子形成面を下にしてマウント治具３６で保持し、
Ａｕバンプ８がＡｕペレット上にくるように位置合わせ
を行って、マザー基板２上にマウントする。このとき、
半導体チップ１０を例えば１６０℃〜２４０℃で数秒程
度加熱し、また加圧する。数秒間の加熱終了後も圧力を
加え、そのまま冷却する。これにより、図１３に示すよ
うに、Ａｕバンプ８とＡｕペレットが圧着されて、半導
体チップ１０と配線層４ａとの電気的な接続がなされる
とともに、接続体２０が樹脂１８内に埋め込まれ、接続
体２０によって金属プレート１６と配線層４ｂとの電気
的および機械的な接続が達成される。
【００５３】なお、上記例ではペースト状もしくはゲル
状の樹脂１８をマザー基板２の所定の位置に印刷もしく
はポッティングしたが、テープ状の樹脂１８をマザー基
板２の所定の位置に貼ることによって樹脂供給を行って
もよい。また、樹脂は、その中にＡｕ、Ｎｉ、Ｃｕなど
の金属性導電性粒子を分散されて含む、いわゆる異方性
導電樹脂であってもよい。異方性導電樹脂は加圧によっ
て導電性を示す。その後に接続体２０を供給し、金属プ
レート１６の加圧によって接続体２０を樹脂１８内に埋
め込む際に、接続体２０が配線層４ｂに完全に接触しな
くても、加圧された樹脂部分を介して電気的な導通が達
成される。このため、異方性導電樹脂を用いると、接続
体２０を介した金属プレート１６と配線層４ｂとの電気
的な接続を確実に行うことができる。
【００５４】本実施形態の実装方法では、樹脂１８が硬
化収縮することにより半導体チップ１０に設けたＡｕバ
ンプ８とマザー基板２上の配線層４ａ、或いは金属プレ
ート１６とマザー基板上の配線層４ｂとの接続が確実に
達成できるという利点がある。樹脂１８および接続体２
０の供給工程と、半導体チップのダイボンド工程とを並
列して行うことができる。その後は、マザー基板２と、
半導体チップ１０をダイボンドした金属プレート１６を
貼り合わせるだけでよいことから、実装工程が簡単で、
ローコスト化が達成しやすい。樹脂を後から注入する場
合のように樹脂が半導体チップ１０の素子形成面に回り
込むおそれがなく、特性低下の防止も容易である。ハン
ダフリーとして、一切Ｐｂを含んだ材料を用いないこと
から、安全かつクリーンな実装工程が構築でき、また、
廃棄後の環境汚染の心配もない。以上より、本実施形態
係る実装方法は、コスト面、特性面、安全性および環境
面で優れている。
【００５５】第４実施形態 本実施形態は、上述した第１〜第３実施形態の実装方法
を半導体装置の製造方法に応用した場合を示すものであ
る。具体的には、外部端子体を備えるパッケージ用基板
を第１〜第３実施形態におけるマザー基板２の代わりに
用いることで、上述した第１〜第３実施形態における全
ての実装方法および全ての変形例の適用が可能である。
したがって、主要な実装工程は上記した説明と重複する
ことから、ここでは、本発明に係る半導体装置の構造例
を図面を参照しながら説明する。なお、ここで重複する
構成は、同じ符号を付して説明を省略する。
【００５６】図１４は本実施形態に係る半導体装置の上
面図、図１５は底面図である。また、図１６は、当該半
導体装置の長辺方向の断面図、図１７は短辺方向の断面
図である。半導体装置４０において、図１６および図１
７に示すように、半導体チップ１０は、その素子形成面
をパッケージ用のキャリア基板４２の凹部４２ａに向け
て、フリップチップ法によりキャリア基板４２に実装さ
れている。キャリア基板４２の底面に、マザー基板との
接合用のランド４４（外部端子体）が配置され、当該ラ
ンド４４は、対応する配線層４ａまたは４ｂと、図示を
省略した内部配線により接続されている。半導体チップ
１０内の信号増幅回路やバイアス回路などが接続された
各電極パッドは、フリップチップ部、即ち電極パッド上
のＡｕバンプ８や導電層６を介してキャリア基板４２上
の配線層４ａに接続されている。一方、半導体チップ１
０の裏面は、金属プレート１６および接続体２０によ
り、キャリア基板４２上の配線層４ｂと電気的に接続さ
れている。このようにして半導体チップ１０の各電極パ
ッドおよび裏面について、配線層４ａまたは４ｂ、キャ
リア基板内部の配線を介して、対応する接合用ランド４
４との電気的な接続が達成されている。
【００５７】キャリア基板４２の底面には、ランド４４
がアレイ状に配置され、いわゆるボールグリッドアレイ
(Ball Grid Array) もしくはランドグリッドアレイ(Lan
d Grid Array) タイプの面実装パッケージ構造となって
いる。なお、ボールグリッドアレイの場合、各ランド４
４に銅等からなるボールが熱圧着され、このボール及び
ランド４４により外部端子体が構成される。このような
面実装パッケージ構造は、マザーボードに搭載時に熱抵
抗を下げるのに有効である。
【００５８】ところで、図２に示したように通常の高周
波用ＩＣでは、信号の流れに沿って対向する２辺の一方
に入力部を、他方に出力部を設けるのが普通である。そ
の際、バイアス回路用の電源電圧供給用電極パッドや制
御信号用電極パッドは、残りの２辺に振り分けられてい
る。一般に、高周波回路ではバイアス系やコントロール
系、電源系への高周波電力の漏れが性能劣化の要因とな
るため、実装後においても、これら各系統の端子間干渉
を避けることが重要になる。また、高周波信号の入力や
出力をパッケージ外部に引き出す際に、信号ロスを最小
にすることが望ましい。このため、入力信号用あるいは
出力信号用の電極パッドと外部端子体との配線距離をで
きるだけ短くする必要がある。
【００５９】図１５のランド配置例では、図２および図
３に示した半導体チップ構成に対応したランド配置とな
っている。すなわち、図１７に明らかにされているよう
に、入力信号用電極パッド１０ｃの下方に入力信号用の
ランド４４ａを配置させ、また、出力信号用電極パッド
１０ｄの下方に出力信号用のランド４４ｂを配置させて
いる。この入力信号用あるいは出力信号用のランド４４
ａ，４４ｂは、図１５に示すようにキャリア基板４２の
各長辺に沿ったほぼ中央位置に配置されている。また、
チップ上で入力信号用あるいは出力信号用の電極パッド
の両側に共通電位供給用のパッド１０ｅが配置されてい
ることに対応して（図２）、図１５のランド配置例で
も、入力信号用あるいは出力信号用のランド４４ａ，４
４ｂの両側に共通電位、例えば接地電位ＧＮＤ用のラン
ド４４ｃがそれぞれ配置されている。そして、残りのＧ
ＮＤ用ランド４４ｃ、電源電圧供給用ランド４４ｄおよ
び制御信号用ランド４４ｅは、種類ごとに一纏まりとな
るように、主にキャリア基板４２の短辺に近い半導体チ
ップ１０の両側に振り分けて配置されている。
【００６０】本実施形態に係る半導体装置４０は、入力
信号用あるいは出力信号用のランド４４ａ，４４ｂをチ
ップからの配線長が極力短くなるように配置することに
より、高周波特性を向上させている。また、他のＧＮＤ
用ランド４４ｃ、電源電圧供給用ランド４４ｄおよび制
御信号用ランド４４ｅは、種類ごとに一纏まりとなるよ
うに配置することにより、各系統間の干渉を防止し、系
統間干渉いよる高周波特性の低下を有効に防止してい
る。第１〜第３実施形態と同様に、キャリア基板４２に
凹部４２ａを設けることによっても高周波特性の低下を
防止している。また、金属プレート１６の放熱効果によ
り、大出力の高周波回路でも特性および信頼性を損なう
ことがない。さらに、金属プレートは基準電位（例え
ば、接地電位）に確実に接続されることにより、高周波
特性を損なうことなく安定な動作を保証できるほか、グ
ランディング(Grounding) された金属プレート１６は、
そのダンピング(Dumping) 効果によりバイアス系、コン
トロール系、電源系への高周波電力の漏れ、即ち電磁気
的干渉を阻止するように機能する。
【００６１】第１〜第３実施形態と同様に、半導体チッ
プ１０は周囲に配置された樹脂１８により、簡単で、か
つローコストな構成で気密性が保持され信頼度の向上が
図られている。また、樹脂１８は、フリップチップの接
続部にかかる熱的、機械的ストレスを分散緩和し、疲労
破壊から接続部を保護して長寿命化に寄与している。さ
らに、従来のように気密性に十分配慮しながらシーリン
グ工程を行う必要もなく、リークチェックのための工程
やシーリングキャップ材が不要になり、その分コスト低
減が達成されている。
【００６２】以上より、デバイスの高速特性や高周波特
性を極力低下させないフリップチップ接続の優れた点を
生かしながら、さらに受動素子(Passive Element) の設
計特性を損なうことなしに、高密度、高信頼性、低コス
トな小型の半導体装置を実現することが可能となる。
【００６３】
【発明の効果】本発明に係る半導体装置、その製造方
法、及び部品の実装方法によれば、フリップチップ実装
としながらも寄生インダクタンス等が小さく放熱および
接地が容易で、特性および信頼性が高くかつ低コストな
半導体チップ等の部品を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体チップの実
装構造を示す断面図である。
【図２】半導体チップの一例としてのＭＭＩＣの概略平
面図である。
【図３】ＭＭＩＣの概略断面構造図である。
【図４】Ａｕバンプを形成したウエハの一チップ部分を
示す断面図である。
【図５】ワイヤボンディング法によるＡｕバンプ形成過
程を示す図である。
【図６】本発明の第１実施形態に係る半導体チップの実
装工程を示す断面図であり、半導体チップの装着時を示
す。
【図７】図６に続く半導体チップの実装工程を示す断面
図であり、導電板の装着時を示す。
【図８】図７に続く半導体チップの実装工程を示す断面
図であり、樹脂の注入前を示す。
【図９】本発明の第２実施形態に係る半導体チップの実
装工程を示す断面図であり、半導体チップの導電板への
ダイボンド後を示す。
【図１０】図９に続く半導体チップの実装工程を示す断
面図であり、半導体チップ付き導電板の装着時を示す。
【図１１】本発明の第３実施形態に係る半導体チップの
実装工程を示す断面図であり、ボール状接続体の装着時
を示す。
【図１２】図１１に続く半導体チップの実装工程を示す
断面図であり、半導体チップ付き導電板の装着時を示
す。
【図１３】図１２に続く半導体チップの実装完了後を示
す断面図である。
【図１４】本発明の第４実施形態に係る半導体装置の上
面図である。
【図１５】半導体装置の底面図である。
【図１６】半導体装置の長辺方向の断面図である。
【図１７】半導体装置の短辺方向の断面図である。
【図１８】従来の半導体チップのフリップチップ実装に
よる構造例を示す断面図である。
【符号の説明】
１…半導体チップの実装構造、２…マザー基板（実装基
板）、２ａ…凹部、４ａ，４ｂ…配線層、６…導電層、
８…Ａｕバンプ（内部端子体）、８ａ…入力信号用内部
端子体、８ｂ…出力信号用内部端子体、１０…半導体チ
ップ、１０ａ，１０ｂ…ＦＥＴ増幅部、１０ｃ…入力信
号用電極パッド、１０ｄ…出力信号用電極パッド、１０
ｅ…共通電位供給用電極パッド、１０ｆ…電源電圧供給
用または制御信号用電極パッド、１０ｂ…オーバコート
膜、１１…半導体基板、１１ａ…裏面メタル、１２…ソ
ルダレジスト、１４…導電性接着層、１６…金属プレー
ト（導電板）、１８…樹脂、２０…接続体、３０…キャ
ピラリ、３２…Ａｕワイヤ、３２ａ…Ａｕボール、３４
…スタンパ、３６…マウント治具、３８…ボール保持治
具、４０…半導体装置、４２…キャリア基板（パッケー
ジ用基板）、４２ａ…凹部、４４…ランド（外部端子
体）、４４ａ…入力信号用ランド、４４ｂ…出力信号用
ランド、４４ｃ…ＧＮＤ用ランド、４４ｄ…電源電圧供
給用ランド、４４ｅ…制御信号用ランド。

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】配線層を一方の主面に有するパッケージ用
    基板と、 内部端子体を介して前記パッケージ用基板の配線層と電
    気的に接続され、素子形成面が前記パッケージ用基板と
    の間に空隙をおいて対向する半導体チップと、 当該半導体チップの素子形成面と反対側の裏面に導電性
    接着層を介し接続され、前記パッケージ用基板と対向す
    る導電板とを有し、 前記半導体チップは、前記パッケージ用基板と前記導電
    板との対向スペース内で周回方向に形成された樹脂内に
    封入されている半導体装置。
  2. 【請求項２】前記パッケージ用基板の一方の主面に、前
    記空隙をパッケージ用基板の厚さ方向に拡長する凹部が
    設けられている請求項１に記載の半導体装置。
  3. 【請求項３】前記パッケージ用基板の他方の主面に形成
    され、対応する前記配線層と電気的に接続された外部端
    子体と、 前記樹脂内に形成され、基準電位供給用の前記外部端子
    体に電気的に接続された配線層に前記導電板を電気的に
    接続する接続体とを有する請求項１に記載の半導体装
    置。
  4. 【請求項４】前記パッケージ用基板の他方の主面に、対
    応する前記配線層と電気的に接続された外部端子体が形
    成され、 前記半導体チップの素子形成面に回路が形成され、 当該回路の入力信号用または出力信号用の電極パッドの
    下方に、入力信号用または出力信号用の前記外部端子体
    が配置されている請求項１に記載の半導体装置。
  5. 【請求項５】前記半導体チップの素子形成面に回路が形
    成され、 当該回路の入力信号用または出力信号用の電極パッド
    が、前記半導体チップの４辺のうち対向する一対の辺側
    に設けられ、 前記半導体チップの他の一対の辺の外側に、前記接続体
    が配置されている請求項３に記載の半導体装置。
  6. 【請求項６】前記樹脂は、エポキシ系，アクリル系，酸
    無水物系の何れかまたは複数の混合物を主成分とし、硬
    化剤が添加されてゲル状もしくはペースト状に調合さ
    れ、加熱反応により収縮する請求項１に記載の半導体装
    置。
  7. 【請求項７】配線層を一方の主面に有するパッケージ用
    基板を形成する工程と、 半導体チップとなるウエハの素子形成面または前記配線
    層に内部端子体を形成する工程と、 半導体チップを、前記内部端子体を介して前記配線層と
    電気的に接続させ、かつ、素子形成面が前記パッケージ
    用基板との間に空隙をおいて対向するようにパッケージ
    用基板に固定する工程と、 導電板を前記半導体チップの裏面に導電性接着層を介し
    接続させる工程と、 前記半導体チップの素子形成面側に前記空隙が維持され
    るように、前記パッケージ用基板と前記導電板とを前記
    半導体チップの周回部分で樹脂により固定する工程とを
    有する半導体装置の製造方法。
  8. 【請求項８】前記パッケージ用基板を形成する工程は、
    当該パッケージ用基板の一方の主面の前記半導体チップ
    の素子形成面と対向することとなる箇所に、前記空隙を
    パッケージ用基板の厚さ方向に拡長する凹部を形成する
    工程を含む請求項７に記載の半導体装置の製造方法。
  9. 【請求項９】前記パッケージ用基板の他方の主面に、対
    応する前記配線層と電気的に接続する外部端子体を形成
    する工程と、 基準電位供給用の前記外部端子体に電気的に接続された
    配線層上に接続体を形成する工程とを有し、 前記導電板の接続工程では、当該導電板が前記接続体に
    接触して電気的に接続され、 前記樹脂による固定工程では、前記接続体の周囲に樹脂
    を供給する請求項７に記載の半導体装置の製造方法。
  10. 【請求項１０】前記導電板の接続工程は、前記半導体チ
    ップの裏面の所定位置に導電性接着層を供給する工程
    と、 導電板を半導体チップの裏面上に位置合わせし、加圧お
    よび加熱しながらマウントする工程と、 前記加圧時の圧力を保持したまま冷却する工程とを含む
    請求項７に記載の半導体装置の製造方法。
  11. 【請求項１１】前記樹脂中に、前記導電性粒子より直径
    の小さいセラミック粉が分散されて含まれている請求項
    ７に記載の半導体装置の製造方法。
  12. 【請求項１２】配線層を一方の主面に有するパッケージ
    用基板を形成する工程と、 半導体チップとなるウエハの素子形成面または前記配線
    層上に内部端子体を形成する工程と、 素子形成面と反対側の裏面が導電性接着層を介し電気的
    に接続されるように半導体チップを導電板上に固定する
    工程と、 前記パッケージ用基板のチップ固定箇所の周囲に樹脂を
    供給する工程と、 半導体チップが固定された導電板を、当該半導体チップ
    が前記内部端子体を介して前記配線層と電気的に接続さ
    れ、当該半導体チップの素子形成面が前記パッケージ用
    基板との間に空隙をおいて対向し、当該半導体チップが
    前記樹脂により封止されるように、前記パッケージ用基
    板に固定する工程とを有する半導体装置の製造方法。
  13. 【請求項１３】前記内部端子体として前記半導体チップ
    の電極パッド上にバンプを形成する工程を有し、 前記導電板の固定工程は、前記配線層上に導電層を供給
    する工程と、 当該導電層上に前記バンプがくるように位置合わせを
    し、加圧および加熱しながら半導体チップが固定された
    導電板を前記パッケージ用基板上にマウントする工程
    と、 前記加圧時の圧力を保持したまま冷却する工程とを含む
    請求項１２に記載の半導体装置の製造方法。
  14. 【請求項１４】前記パッケージ基板の他方の主面に、対
    応する前記配線層と電気的に接続する外部端子体を形成
    する工程と、 前記樹脂上に接続体を載置する工程とを有し、 前記導電板の固定工程において、前記接続体が、基準電
    位供給用の前記外部端子体に電気的に接続される配線層
    と前記導電板とを電気的に接続した状態で前記樹脂内に
    埋め込まれる請求項１２に記載の半導体装置の製造方
    法。
  15. 【請求項１５】前記樹脂は、テープ状に加工されて前記
    パッケージ用基板上に供給される請求項１１に記載の半
    導体装置の製造方法。
  16. 【請求項１６】前記樹脂中に導電性粒子が分散されて含
    まれている請求項１４に記載の半導体装置の製造方法。
  17. 【請求項１７】前記導電性粒子は、金属ボールまたは金
    属が表面にコートされたプラスティックボールからなる
    請求項１６に記載の半導体装置の製造方法。
  18. 【請求項１８】表面に素子が形成された部品を、素子形
    成面から実装基板にフェイスダウン実装する部品の実装
    方法であって、 配線層を一方の主面に有する実装基板の前記部品が実装
    される箇所に凹部を形成する工程と、 当該凹部が形成された箇所に素子形成面を対向させて、
    部品を実装基板に固定する工程とを有する部品の実装方
    法。
  19. 【請求項１９】導電板を、前記実装基板の基準電位供給
    用の配線層に電気的に接続しながら前記部品の素子形成
    面と反対側の面に固定する工程を有する請求項１８に記
    載の部品の実装方法。
JP10275925A 1998-09-29 1998-09-29 半導体装置、その製造方法および部品の実装方法 Pending JP2000114413A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10275925A JP2000114413A (ja) 1998-09-29 1998-09-29 半導体装置、その製造方法および部品の実装方法
US09/404,478 US6504096B2 (en) 1998-09-29 1999-09-24 Semiconductor device, methods of production of the same, and method of mounting a component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10275925A JP2000114413A (ja) 1998-09-29 1998-09-29 半導体装置、その製造方法および部品の実装方法

Publications (2)

Publication Number Publication Date
JP2000114413A true JP2000114413A (ja) 2000-04-21
JP2000114413A5 JP2000114413A5 (ja) 2005-10-27

Family

ID=17562346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10275925A Pending JP2000114413A (ja) 1998-09-29 1998-09-29 半導体装置、その製造方法および部品の実装方法

Country Status (2)

Country Link
US (1) US6504096B2 (ja)
JP (1) JP2000114413A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030019779A (ko) * 2001-08-31 2003-03-07 이진구 근접효과 억제용 플립칩 실장 기판
US7317247B2 (en) 2004-03-10 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor package having heat spreader and package stack using the same
JP2008109161A (ja) * 2008-01-11 2008-05-08 Fujitsu Ltd 基板ユニット
JP2009124176A (ja) * 2001-02-01 2009-06-04 Fairchild Semiconductor Corp 半導体デバイス用非モールドパッケージ
JP2014154635A (ja) * 2013-02-06 2014-08-25 Fujitsu Semiconductor Ltd 半導体装置および半導体装置の製造方法
CN114496808A (zh) * 2022-01-25 2022-05-13 河北博威集成电路有限公司 倒装式塑封的装配方法、屏蔽系统、散热系统及应用
WO2022145203A1 (ja) * 2021-01-04 2022-07-07 株式会社村田製作所 電子デバイス
WO2022145204A1 (ja) * 2021-01-04 2022-07-07 株式会社村田製作所 電子デバイス
WO2022145202A1 (ja) * 2021-01-04 2022-07-07 株式会社村田製作所 電子デバイス

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294398B1 (en) * 1999-11-23 2001-09-25 The Trustees Of Princeton University Method for patterning devices
JP3745213B2 (ja) * 2000-09-27 2006-02-15 株式会社東芝 半導体装置及びその製造方法
US6407334B1 (en) * 2000-11-30 2002-06-18 International Business Machines Corporation I/C chip assembly
US7034386B2 (en) * 2001-03-26 2006-04-25 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
DE10137666A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen und Verfahren zu ihrer Herstellung
US6797530B2 (en) * 2001-09-25 2004-09-28 Kabushiki Kaisha Toshiba Semiconductor device-manufacturing method for manufacturing semiconductor devices with improved heat radiating efficiency and similar in size to semiconductor elements
US6787899B2 (en) 2002-03-12 2004-09-07 Intel Corporation Electronic assemblies with solidified thixotropic thermal interface material
JP3616605B2 (ja) * 2002-04-03 2005-02-02 沖電気工業株式会社 半導体装置
JP2004031651A (ja) * 2002-06-26 2004-01-29 Sony Corp 素子実装基板及びその製造方法
JP3858801B2 (ja) * 2002-10-10 2006-12-20 株式会社日立製作所 車載ミリ波レーダ装置，ミリ波レーダモジュールおよびその製造方法
JP3808030B2 (ja) * 2002-11-28 2006-08-09 沖電気工業株式会社 半導体装置及びその製造方法
AU2003286362A1 (en) * 2002-12-20 2004-07-14 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing same
JP3947525B2 (ja) * 2003-04-16 2007-07-25 沖電気工業株式会社 半導体装置の放熱構造
US7012326B1 (en) 2003-08-25 2006-03-14 Xilinx, Inc. Lid and method of employing a lid on an integrated circuit
DE102004005668B4 (de) * 2004-02-05 2021-09-16 Snaptrack, Inc. Elektrisches Bauelement und Herstellungsverfahren
US20050218491A1 (en) * 2004-03-31 2005-10-06 Alps Electric Co., Ltd. Circuit component module and method of manufacturing the same
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
JP4619214B2 (ja) * 2005-07-04 2011-01-26 日東電工株式会社 配線回路基板
US20070065984A1 (en) * 2005-09-22 2007-03-22 Lau Daniel K Thermal enhanced package for block mold assembly
US7388284B1 (en) * 2005-10-14 2008-06-17 Xilinx, Inc. Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit
KR100902685B1 (ko) * 2005-11-02 2009-06-15 파나소닉 주식회사 전자 부품 패키지
JP2007142176A (ja) * 2005-11-18 2007-06-07 Seiko Epson Corp 光モジュールの製造方法
JP4764159B2 (ja) * 2005-12-20 2011-08-31 富士通セミコンダクター株式会社 半導体装置
JP4735446B2 (ja) * 2006-07-04 2011-07-27 三菱電機株式会社 半導体装置
JP4116055B2 (ja) * 2006-12-04 2008-07-09 シャープ株式会社 半導体装置
KR100874588B1 (ko) * 2007-09-05 2008-12-16 성균관대학교산학협력단 전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법
USRE48422E1 (en) * 2007-09-05 2021-02-02 Research & Business Foundation Sungkyunkwan Univ. Method of making flip chip
TWI354529B (en) * 2007-11-23 2011-12-11 Ind Tech Res Inst Metal thermal interface material and thermal modul
EP2215655A4 (en) * 2007-11-30 2014-07-30 Skyworks Solutions Inc CAPACITATION AT WAFBERBENE USING FLIP-CHIP ATTACHMENT
US8900931B2 (en) * 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
US7968999B2 (en) * 2008-02-28 2011-06-28 Lsi Corporation Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
US7906857B1 (en) 2008-03-13 2011-03-15 Xilinx, Inc. Molded integrated circuit package and method of forming a molded integrated circuit package
US9142480B2 (en) * 2008-08-15 2015-09-22 Intel Corporation Microelectronic package with high temperature thermal interface material
US8023269B2 (en) * 2008-08-15 2011-09-20 Siemens Energy, Inc. Wireless telemetry electronic circuit board for high temperature environments
EP2337997B1 (en) * 2008-10-14 2013-12-11 Koninklijke Philips N.V. A system for heat conduction between a led lamp and a connectable member
TWI388038B (zh) * 2009-07-23 2013-03-01 Ind Tech Res Inst 感測元件結構與製造方法
US8362609B1 (en) 2009-10-27 2013-01-29 Xilinx, Inc. Integrated circuit package and method of forming an integrated circuit package
US9254532B2 (en) * 2009-12-30 2016-02-09 Intel Corporation Methods of fabricating low melting point solder reinforced sealant and structures formed thereby
US20110292612A1 (en) * 2010-05-26 2011-12-01 Lsi Corporation Electronic device having electrically grounded heat sink and method of manufacturing the same
US8810028B1 (en) 2010-06-30 2014-08-19 Xilinx, Inc. Integrated circuit packaging devices and methods
US8188591B2 (en) 2010-07-13 2012-05-29 International Business Machines Corporation Integrated structures of high performance active devices and passive devices
JP5234071B2 (ja) * 2010-09-03 2013-07-10 株式会社村田製作所 Ｒｆｉｃモジュール
JP5827476B2 (ja) * 2011-03-08 2015-12-02 株式会社東芝 半導体モジュール及びその製造方法
JP6036083B2 (ja) * 2012-09-21 2016-11-30 株式会社ソシオネクスト 半導体装置及びその製造方法並びに電子装置及びその製造方法
DE102012025433B4 (de) * 2012-12-21 2015-10-01 Karlsruher Institut für Technologie Verfahren zur Gehäusung von Sub-Millimeterwellen-Halbleiterschaltungen sowie mit dem Verfahren herstellbares Halbleitermodul
US10269688B2 (en) 2013-03-14 2019-04-23 General Electric Company Power overlay structure and method of making same
TW201611227A (zh) * 2014-09-12 2016-03-16 矽品精密工業股份有限公司 封裝結構
TWI552282B (zh) * 2014-11-03 2016-10-01 矽品精密工業股份有限公司 封裝結構及其製法
US10049896B2 (en) * 2015-12-09 2018-08-14 International Business Machines Corporation Lid attach optimization to limit electronic package warpage
CN105720477B (zh) * 2016-02-29 2018-08-10 中国科学院半导体研究所 应用于异面电极激光器芯片的封装结构
US11621211B2 (en) * 2019-06-14 2023-04-04 Mediatek Inc. Semiconductor package structure
US20210134757A1 (en) * 2019-11-04 2021-05-06 Xilinx, Inc. Fanout integration for stacked silicon package assembly
US20240072739A1 (en) * 2022-08-30 2024-02-29 Nxp Usa, Inc. Packaged power amplifier device with air cavity over die

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4285002A (en) * 1978-01-19 1981-08-18 International Computers Limited Integrated circuit package
US5227663A (en) * 1989-12-19 1993-07-13 Lsi Logic Corporation Integral dam and heat sink for semiconductor device assembly
JPH06275677A (ja) * 1993-03-23 1994-09-30 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
US5486720A (en) * 1994-05-26 1996-01-23 Analog Devices, Inc. EMF shielding of an integrated circuit package
US5633533A (en) * 1995-07-26 1997-05-27 International Business Machines Corporation Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5724230A (en) * 1996-06-21 1998-03-03 International Business Machines Corporation Flexible laminate module including spacers embedded in an adhesive
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
US6008536A (en) * 1997-06-23 1999-12-28 Lsi Logic Corporation Grid array device package including advanced heat transfer mechanisms

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124176A (ja) * 2001-02-01 2009-06-04 Fairchild Semiconductor Corp 半導体デバイス用非モールドパッケージ
KR20030019779A (ko) * 2001-08-31 2003-03-07 이진구 근접효과 억제용 플립칩 실장 기판
US7317247B2 (en) 2004-03-10 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor package having heat spreader and package stack using the same
JP2008109161A (ja) * 2008-01-11 2008-05-08 Fujitsu Ltd 基板ユニット
JP4644717B2 (ja) * 2008-01-11 2011-03-02 富士通株式会社 基板ユニット
JP2014154635A (ja) * 2013-02-06 2014-08-25 Fujitsu Semiconductor Ltd 半導体装置および半導体装置の製造方法
WO2022145203A1 (ja) * 2021-01-04 2022-07-07 株式会社村田製作所 電子デバイス
WO2022145204A1 (ja) * 2021-01-04 2022-07-07 株式会社村田製作所 電子デバイス
WO2022145202A1 (ja) * 2021-01-04 2022-07-07 株式会社村田製作所 電子デバイス
CN114496808A (zh) * 2022-01-25 2022-05-13 河北博威集成电路有限公司 倒装式塑封的装配方法、屏蔽系统、散热系统及应用
CN114496808B (zh) * 2022-01-25 2024-03-12 河北博威集成电路有限公司 倒装式塑封的装配方法、屏蔽系统、散热系统及应用

Also Published As

Publication number Publication date
US20020074146A1 (en) 2002-06-20
US6504096B2 (en) 2003-01-07

Similar Documents

Publication Publication Date Title
JP2000114413A (ja) 半導体装置、その製造方法および部品の実装方法
US6621160B2 (en) Semiconductor device and mounting board
US7268426B2 (en) High-frequency chip packages
US6828663B2 (en) Method of packaging a device with a lead frame, and an apparatus formed therefrom
JP3013831B2 (ja) Ｍｍｉｃパッケージ
US8952551B2 (en) Semiconductor package and method for fabricating the same
US6214642B1 (en) Area array stud bump flip chip device and assembly process
US7060525B1 (en) Semiconductive chip having a bond pad located on an active device
US20040051168A1 (en) Semiconductor device and method for manufacturing the same
US20040245652A1 (en) Semiconductor device, electronic device, electronic appliance, and method of manufacturing a semiconductor device
US20050062167A1 (en) Package assembly for electronic device and method of making same
JP2000114413A5 (ja)
US6756686B2 (en) Semiconductor device
US6483186B1 (en) High power monolithic microwave integrated circuit package
JP2001060642A (ja) 半導体チップの実装方法と半導体装置の製造方法および半導体装置
US20020145207A1 (en) Method and structure for integrated circuit package
JPH09148373A (ja) 無線通信モジュール
JP3132458B2 (ja) 半導体装置の実装構造及び実装方法
KR100230919B1 (ko) 반도체 패키지
JP3568534B2 (ja) 半導体装置及びその製造方法
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
JP3568534B6 (ja) 半導体装置及びその製造方法
JPH11233711A (ja) 半導体装置およびその製造方法
JP2000012608A (ja) 半導体装置の製造方法
JPH05299470A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080909