TW201611227A - 封裝結構 - Google Patents

封裝結構 Download PDF

Info

Publication number
TW201611227A
TW201611227A TW103131512A TW103131512A TW201611227A TW 201611227 A TW201611227 A TW 201611227A TW 103131512 A TW103131512 A TW 103131512A TW 103131512 A TW103131512 A TW 103131512A TW 201611227 A TW201611227 A TW 201611227A
Authority
TW
Taiwan
Prior art keywords
electronic component
shield
package structure
package
component
Prior art date
Application number
TW103131512A
Other languages
English (en)
Inventor
邱志賢
鍾興隆
陳嘉揚
楊超雅
朱育德
鄭志銘
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW103131512A priority Critical patent/TW201611227A/zh
Priority to CN201410507507.6A priority patent/CN105529312A/zh
Priority to US14/607,743 priority patent/US20160081234A1/en
Publication of TW201611227A publication Critical patent/TW201611227A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一種封裝結構，係包括：低頻之電子元件、結合於該電子元件上之屏蔽件、以及覆蓋該電子元件與該屏蔽件之封裝材，藉由該屏蔽件直接結合於該電子元件上之設計，使該屏蔽件能有效對該低頻之電子元件產生屏蔽效果，以避免該低頻之電子元件之訊號發生錯誤。

Description

封裝結構
本發明係有關一種封裝結構，尤指一種具電磁屏蔽之封裝結構。
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。目前無線通訊技術已廣泛應用於各式各樣的消費性電子產品以利接收或發送各種無線訊號，而為提升電性品質，多種半導體產品具有屏蔽之功能，以防止電磁干擾(Electromagnetic Interference，簡稱EMI)產生。
目前的電子產品均朝向小型化及高速化的目標發展，尤其是通訊產業的發展已普遍運用整合於各類電子產品，例如行動電話(Cell phone)、膝上型電腦(laptop)等。上述之電子產品需使用高頻的射頻晶片，且射頻晶片可能相鄰設置數位積體電路、數位訊號處理器(Digital Signal Processor，簡稱DSP)或基頻晶片(Base Band)，因而互相造成電磁干擾的現象，故必需進行電磁屏蔽(Electromagnetic Shielding)處理。
如第1圖所示，習知射頻模組1係將複數電子元件11 電性連接在一承載件10上，再以係如環氧樹脂之封裝材13包覆各該電子元件11，並於該封裝材13上罩設一金屬薄膜12。該射頻模組1藉由該金屬薄膜12保護該些電子元件11免受外界EMI影響。
惟，習知射頻模組1中，該金屬薄膜12係形成於該封裝材13之外面以達防止EMI之功效，亦即該金屬薄膜12與干擾源(即該電子元件11)間隔有該封裝材13，故當該電子元件11為低頻元件時，即使該金屬薄膜12覆蓋該封裝材13之上面與側面，該金屬薄膜12之屏蔽效果仍然不佳，導致該低頻之電子元件11之訊號容易發生錯誤。
因此，如何克服上述習知技術之問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係揭露一種封裝結構，係包括：至少一低頻之電子元件；至少一屏蔽件，係結合於至少一該電子元件上；以及封裝材，係覆蓋該電子元件與該屏蔽件。
前述之封裝結構中，該電子元件係為封裝基板、主動元件、被動元件或導電線路。
前述之封裝結構中，該低頻係指3兆赫(MHz)以下。
前述之封裝結構中，該電子元件係為低頻元件。
前述之封裝結構中，該屏蔽件係以結合層結合於至少一該電子元件上，使該結合層形成於該屏蔽件與該電子元件之間。
前述之封裝結構中，形成該屏蔽件之材質係為鐵氧體軟鐵材。
前述之封裝結構中，該屏蔽件之耐熱溫度為300℃。
前述之封裝結構中，該屏蔽件上設有另一電子元件。
前述之封裝結構中，該屏蔽件之寬度小於、大於或等於該電子元件之寬度。
前述之封裝結構中，該屏蔽件係完全或部分遮蓋該電子元件。
前述之封裝結構中，該屏蔽件之部分表面係外露於該封裝材。
前述之封裝結構中，該封裝材未形成於該屏蔽件與該電子元件之間。
另外，前述之封裝結構中，復包括承載件，係承載該電子元件並電性連接該電子元件。
由上可知，本發明之封裝結構中，係藉由該屏蔽件直接結合於低頻之電子元件上之設計，而非將屏蔽件設於封裝材外面之習知技術，故本發明之屏蔽件能有效對該低頻之電子元件產生屏蔽效果，以避免該低頻之電子元件之訊號發生錯誤。
1‧‧‧射頻模組
10,20‧‧‧承載件
11,21,41,51,61,61’,71,80,81‧‧‧電子元件
12‧‧‧金屬薄膜
13,23,23’,23”‧‧‧封裝材
2,3a-3e,4,5,6,7‧‧‧封裝結構
200‧‧‧導電元件
21a,51a,80a‧‧‧上表面
21b‧‧‧下表面
21c,22c‧‧‧側面
210‧‧‧銲線
210’‧‧‧銲球
22,32a-32e,52,72‧‧‧屏蔽件
22a‧‧‧第一表面
22b‧‧‧第二表面
22c,23c‧‧‧側面
220,410,520‧‧‧結合層
23a‧‧‧表面
9‧‧‧電子裝置
t,r,r’,r”‧‧‧寬度
第1圖係為習知射頻模組之剖面示意圖；第2圖係為本發明之封裝結構之第一實施例的剖面示意圖；其中，第2’及2”圖係為第2圖的其它實施例；第3A至3E圖係為本發明之封裝結構之第二實施例的 不同態樣之剖面示意圖；第4圖係為本發明之封裝結構之第三實施例的剖面示意圖；第5圖係為本發明之封裝結構之第四實施例的剖面示意圖；第6圖係為本發明之封裝結構之第五實施例的剖面示意圖；第7及7’圖係為本發明之封裝結構之第六實施例的剖面示意圖；以及第8圖係為本發明之封裝結構之第七實施例的剖面示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調 整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2圖係為本發明之封裝結構2之第一實施例之剖面示意圖。於本實施例中，該封裝結構2係為系統級封裝(System in package，簡稱SiP)之射頻(Radio frequency，簡稱RF)模組。
如第2圖所示，該封裝結構2係包括：一電子元件21、結合於該電子元件21上之一屏蔽件22、以及包覆該電子元件21與該屏蔽件22之封裝材23。
所述之電子元件21係為如半導體晶片之主動元件或如電阻、電容及電感之被動元件。於本實施例中，該電子元件21係為低頻主動元件。
所述之屏蔽件22係具有相對之第一表面22a與第二表面22b，且該屏蔽件22之第一表面22a藉由一如膠材之結合層220接觸結合於該電子元件21之上表面21a上，使該結合層220形成於該屏蔽件22之第一表面22a與該電子元件21之間。於本實施例中，形成該屏蔽件22之材質係為鐵氧體軟鐵材，且該屏蔽件之耐熱溫度可達300℃。
所述之封裝材23未形成於該屏蔽件22之第一表面22a與該電子元件21之間。
於本實施例中，該封裝結構2復包括一承載件20，係供承載該電子元件21，如該電子元件21以其下表面21b結合至該承載件20上。
再者，該承載件20係為電路板或陶瓷板，其表面形成 有電性連接該電子元件21之線路層(圖略)，例如該電子元件21以複數銲線210電性連接該線路層。
又，該承載件20亦可有內部線路層(圖略)，且該承載件20可藉由如銲球之導電元件200外接其它電子裝置9(如電路板)。
另外，有關承載件20之種類繁多，並不限於圖示。
第3A至3E圖係為本發明之封裝結構3a,3b,3c,3d,3e之第二實施例之剖面示意圖。本實施例與第一實施例之差異在於屏蔽件32a,32b,32c,32d,32e之各種態樣，其它結構大致相同，故不再贅述相同處。
如第3A及3E圖所示，該屏蔽件32a,32e之寬度r係等於該電子元件21之寬度t。
如第3B及3D圖所示，該屏蔽件32b,32d之寬度r’係大於該電子元件21之寬度t。
如第3C圖所示，該屏蔽件32b之寬度r’係小於該電子元件21之寬度t。
於本實施例中，該電子元件21利用複數銲球210’覆晶電性結合至該承載件20之線路層(圖略)。
再者，該屏蔽件32a,32b,32d係完全遮蓋該電子元件21之上表面21a。具體地，如第3A圖所示，該屏蔽件32a之側面22c齊平該電子元件21之側面21c；如第3B圖所示，該屏蔽件32b之其中一側面22c凸出該電子元件21之側面21c；如第3D圖所示，該屏蔽件32d之左、右兩側面22c(及/或前後兩側面)凸出該電子元件21之側面21c。
又，如第3C圖所示，由於該屏蔽件32b之寬度r’係小於該電子元件21之寬度t，故該屏蔽件32c係部分遮蓋該電子元件21之上表面21a。
另外，當該屏蔽件32a,32e,32b,32d之寬度r,r’係等於或大於該電子元件21之寬度t時，亦可將該屏蔽件32a,32e,32b,32d偏置於該電子元件21之上表面21a上，使該屏蔽件32a,32e,32b,32d未對稱置放，以令該電子元件21之上表面21a外露，如第3E圖所示之屏蔽件32e係部分遮蓋該電子元件21之上表面21a。
第4圖係為本發明之封裝結構4之第三實施例之剖面示意圖。本實施例與第一實施例之差異在於增設複數電子元件，其它結構大致相同，故不再贅述相同處。
如第4圖所示，該封裝結構4復包括設於該屏蔽件22之第二表面22b上之另一電子元件41。
所述之電子元件41係藉由一結合層410接觸結合於該屏蔽件22之第二表面22b上，且該封裝材23亦包覆位於該屏蔽件22之第二表面22b上的電子元件41。
於本實施例中，所述之電子元件41係為主動元件或被動元件，且該電子元件41並非為低頻元件。
再者，該承載件20係承載複數電子元件21,41,51,61,71，且該屏蔽件22僅結合至單一該電子元件21上。其中，該電子元件51係為導電線路，該些電子元件61係為被動元件，該電子元件71係為其它機電封裝單元，且該些電子元件51,61,71並非低頻元件，故未設置屏 蔽件於其上。
又，該封裝材23係包覆該些電子元件21,51,61,71。
第5圖係為本發明之封裝結構5之第四實施例之剖面示意圖。本實施例與第三實施例之差異在於複數屏蔽件分別結合於複數電子元件上，其它結構大致相同，故不再贅述相同處。
如第5圖所示，該電子元件51係為低頻之導電線路，而其它電子元件61,71並非低頻元件，故將複數屏蔽件22,52分別藉由結合層220,520對應結合至各低頻之電子元件21,51上。
於本實施例中，該屏蔽件52係覆蓋該電子元件51之部分上表面51a或全部上表面51a，故該屏蔽件52能全部或部分屏蔽低頻之導電線路。
再者，該封裝材23係包覆該些電子元件21,51,61,71。
第6圖係為本發明之封裝結構6之第五實施例之剖面示意圖。本實施例與第三實施例之差異在於單一屏蔽件可結合於複數電子元件上，其它結構大致相同，故不再贅述相同處。
如第6圖所示，該承載件20承載複數電子元件21,51,61,71，且該些電子元件61係為低頻之被動元件，而其它電子元件21,51,71並非低頻元件，故該屏蔽件22僅對應結合至低頻之電子元件61上。
再者，該封裝材23係包覆該些電子元件21,51,61,71。
第7圖係為本發明之封裝結構7之第六實施例之剖面 示意圖。本實施例與第三實施例之差異在於單一屏蔽件可結合於複數不同種類之電子元件上，其它結構大致相同，故不再贅述相同處。
如第7圖所示，該承載件20承載複數電子元件21,51,61,71，且該些電子元件21,61係為低頻元件，令單一屏蔽件72結合至該些電子元件21,61上，而其它電子元件51,71並非低頻元件，故未設置屏蔽件於其上。
於本實施例中，該些電子元件21,61之高度相同；於其它實施例中，該些電子元件21,61’之高度可不相同，如第7’圖所示。
再者，該封裝材23係包覆該些電子元件21,51,61,71。
上述各實施例中，可依需求，令該屏蔽件設於該電子元件71上。
上述各實施例中，該屏蔽件之部分表面亦可外露於該封裝材。例如，該屏蔽件22之第二表面22b齊平該封裝材23’之表面23a，如第2’圖所示；或者，該屏蔽件22之側面22c齊平該封裝材23”之側面23c，如第2”圖所示。
第8圖係為本發明之封裝結構8之第七實施例之剖面示意圖。本實施例與第三實施例之主要差異在於低頻之電子元件之種類，其它技術大致相同，故不再贅述相同處。
如第8圖所示，低頻之電子元件80係為封裝基板，令該屏蔽件22結合至該電子元件80上，而該屏蔽件22上係承載一非低頻之電子元件81。
於本實施例中，該非低頻之電子元件81係為如半導體 晶片之主動元件或如電阻、電容及電感之被動元件，且該封裝材23係覆蓋該低頻之電子元件80之上表面80a並包覆非低頻之電子元件81。
再者，該屏蔽件22覆蓋該電子元件80之上表面80a之面積並無特別限制。
上述各實施例中，本發明所述之低頻係指3兆赫(MHz)以下。
綜上所述，本發明之封裝結構中，主要藉由該屏蔽件22,52,72直接結合於該低頻之電子元件21,51,61上之設計，使該屏蔽件22,52,72設於該封裝材23,23’內部，而非將該屏蔽件22,52,72設於該封裝材23,23’外面，故縮短屏蔽與干擾源距離，以最佳化低頻電磁場隔離效果，使該屏蔽件22,52,72能有效對該低頻之電子元件21,51,61產生屏蔽效果，而避免該低頻之電子元件21,51,61之訊號發生錯誤。
再者，由於該屏蔽件22直接結合接觸於該低頻之電子元件21,51,61上，故無需對該低頻之電子元件21,51,61之側面21c進行屏蔽，即可對該低頻之電子元件21,51,61提供完整良好之低頻磁場屏蔽。
又，該屏蔽件22,52,72設於該封裝材23,23’內部，即該封裝材23,23’包覆該屏蔽件22,52,72，故能降低該封裝結構2,3a-3e,4,5,6,7之整體高度。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可 在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧封裝結構
20‧‧‧承載件
200‧‧‧導電元件
21‧‧‧電子元件
21a‧‧‧上表面
21b‧‧‧下表面
210‧‧‧銲線
22‧‧‧屏蔽件
22a‧‧‧第一表面
22b‧‧‧第二表面
220‧‧‧結合層
23‧‧‧封裝材
9‧‧‧電子裝置

Claims (12)

  1. 一種封裝結構，係包括：至少一低頻之電子元件；至少一屏蔽件，係結合於至少一該電子元件上；以及封裝材，係覆蓋該電子元件與該屏蔽件。
  2. 如申請專利範圍第1項所述之封裝結構，其中，該電子元件係為封裝基板、主動元件、被動元件或導電線路。
  3. 如申請專利範圍第1項所述之封裝結構，其中，該低頻係指3兆赫(MHz)以下。
  4. 如申請專利範圍第1項所述之封裝結構，其中，該屏蔽件係以結合層結合於至少一該電子元件上，使該結合層形成於該屏蔽件與該電子元件之間。
  5. 如申請專利範圍第1項所述之封裝結構，其中，形成該屏蔽件之材質係為鐵氧體軟鐵材。
  6. 如申請專利範圍第1項所述之封裝結構，其中，該屏蔽件之耐熱溫度為300℃。
  7. 如申請專利範圍第1項所述之封裝結構，其中，該屏蔽件上設有另一電子元件。
  8. 如申請專利範圍第1項所述之封裝結構，其中，該屏蔽件之寬度小於、大於或等於該電子元件之寬度。
  9. 如申請專利範圍第1項所述之封裝結構，其中，該屏蔽件係完全或部分遮蓋該電子元件。
  10. 如申請專利範圍第1項所述之封裝結構，其中，該屏蔽件之部分表面係外露於該封裝材。
  11. 如申請專利範圍第1項所述之封裝結構，其中，該封裝材未形成於該屏蔽件與該電子元件之間。
  12. 如申請專利範圍第1項所述之封裝結構，復包括承載件，係承載該電子元件並電性連接該電子元件。
TW103131512A 2014-09-12 2014-09-12 封裝結構 TW201611227A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103131512A TW201611227A (zh) 2014-09-12 2014-09-12 封裝結構
CN201410507507.6A CN105529312A (zh) 2014-09-12 2014-09-28 封装结构
US14/607,743 US20160081234A1 (en) 2014-09-12 2015-01-28 Package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103131512A TW201611227A (zh) 2014-09-12 2014-09-12 封裝結構

Publications (1)

Publication Number Publication Date
TW201611227A true TW201611227A (zh) 2016-03-16

Family

ID=55456267

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103131512A TW201611227A (zh) 2014-09-12 2014-09-12 封裝結構

Country Status (3)

Country Link
US (1) US20160081234A1 (zh)
CN (1) CN105529312A (zh)
TW (1) TW201611227A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI641090B (zh) * 2017-03-07 2018-11-11 矽品精密工業股份有限公司 電子封裝件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI602267B (zh) * 2014-06-13 2017-10-11 矽品精密工業股份有限公司 封裝結構及其製法
US11935844B2 (en) * 2020-12-31 2024-03-19 Texas Instruments Incorporated Semiconductor device and method of the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650659A (en) * 1995-08-04 1997-07-22 National Semiconductor Corporation Semiconductor component package assembly including an integral RF/EMI shield
US5977626A (en) * 1998-08-12 1999-11-02 Industrial Technology Research Institute Thermally and electrically enhanced PBGA package
US6092281A (en) * 1998-08-28 2000-07-25 Amkor Technology, Inc. Electromagnetic interference shield driver and method
JP2000114413A (ja) * 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
TW452956B (en) * 2000-01-04 2001-09-01 Siliconware Precision Industries Co Ltd Heat dissipation structure of BGA semiconductor package
US6707168B1 (en) * 2001-05-04 2004-03-16 Amkor Technology, Inc. Shielded semiconductor package with single-sided substrate and method for making the same
US6906396B2 (en) * 2002-01-15 2005-06-14 Micron Technology, Inc. Magnetic shield for integrated circuit packaging
JP4096302B2 (ja) * 2002-12-16 2008-06-04 ソニー株式会社 磁気メモリ装置
CN100454533C (zh) * 2003-04-15 2009-01-21 波零公司 用于电子元件封装的emi屏蔽
JP4133637B2 (ja) * 2003-07-11 2008-08-13 三井化学株式会社 半導体素子接着用電磁波遮断シートおよび半導体装置
DE102005034011B4 (de) * 2005-07-18 2009-05-20 Infineon Technologies Ag Halbleiterbauteil für Hochfrequenzen über 10 GHz und Verfahren zur Herstellung desselben
CN200941381Y (zh) * 2006-04-04 2007-08-29 资重兴 内嵌式电路的晶体管结构
US20080315374A1 (en) * 2007-06-25 2008-12-25 Sung Soo Kim Integrated circuit package-in-package system with magnetic film
JP5425461B2 (ja) * 2008-12-26 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8247888B2 (en) * 2009-04-28 2012-08-21 Dai Nippon Printing Co., Ltd. Semiconductor device and method for manufacturing metallic shielding plate
TWI395312B (zh) * 2010-01-20 2013-05-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
CN201709080U (zh) * 2010-06-03 2011-01-12 康家祯 抗电磁干扰片
US20120188727A1 (en) * 2011-01-24 2012-07-26 ADL Engineering Inc. EMI Shielding in a Package Module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI641090B (zh) * 2017-03-07 2018-11-11 矽品精密工業股份有限公司 電子封裝件

Also Published As

Publication number Publication date
US20160081234A1 (en) 2016-03-17
CN105529312A (zh) 2016-04-27

Similar Documents

Publication Publication Date Title
TWI603456B (zh) 電子封裝結構及其製法
TWI614870B (zh) 封裝結構及其製法
TWI594390B (zh) 半導體封裝件及其製法
US10595409B2 (en) Electro-magnetic interference (EMI) shielding techniques and configurations
TWI611533B (zh) 半導體封裝件及其製法
TWI438885B (zh) 半導體封裝件及其製法
TWI605564B (zh) 封裝結構及其製法
TW201707159A (zh) 電子模組
KR20150121244A (ko) 무선 주파수 멀티-칩 집적 회로 패키지들을 위한 전자기 간섭 인클로저
JP2008010859A (ja) 半導体装置
TW201724648A (zh) 電子封裝件
TW201338108A (zh) 半導體封裝件及其製法
JP2012074814A (ja) 通信機器
US20150123251A1 (en) Semiconductor package
TW201611227A (zh) 封裝結構
TW201841325A (zh) 保形屏蔽中之引線接合籠
TWI484616B (zh) 具電磁干擾屏蔽之封裝模組
US9502377B2 (en) Semiconductor package and fabrication method thereof
JP2011187812A (ja) 高周波モジュール
US20070077686A1 (en) Packaging method for preventing chips from being interfered and package structure thereof
WO2013133122A1 (ja) 高周波パッケージ
TWI581380B (zh) 封裝結構及屏蔽件與其製法
TW201818606A (zh) 電子模組
TWI244169B (en) High electric performance semiconductor package
TW201214650A (en) Chip package having fully covering shield connected to GND ball