TWI605564B - 封裝結構及其製法 - Google Patents

封裝結構及其製法 Download PDF

Info

Publication number
TWI605564B
TWI605564B TW105105106A TW105105106A TWI605564B TW I605564 B TWI605564 B TW I605564B TW 105105106 A TW105105106 A TW 105105106A TW 105105106 A TW105105106 A TW 105105106A TW I605564 B TWI605564 B TW I605564B
Authority
TW
Taiwan
Prior art keywords
layer
package structure
carrier
metal layer
shielding layer
Prior art date
Application number
TW105105106A
Other languages
English (en)
Other versions
TW201731063A (zh
Inventor
王維賓
林恩立
李聰明
魏慶全
邱正文
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW105105106A priority Critical patent/TWI605564B/zh
Priority to CN201610133470.4A priority patent/CN107104094A/zh
Publication of TW201731063A publication Critical patent/TW201731063A/zh
Application granted granted Critical
Publication of TWI605564B publication Critical patent/TWI605564B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

封裝結構及其製法
本發明係有關一種封裝結構，尤指一種防電磁波干擾之封裝結構及其製法。
隨著電子產業的蓬勃發展，大部份的電子產品均朝向小型化及高速化的目標發展，尤其是通訊產業的發展使其已普遍整合於各類電子產品，例如行動電話(Cell phone)、膝上型電腦(laptop)等。然而上述之電子產品需使用高頻的射頻晶片，且射頻晶片可能相鄰設置數位積體電路、數位訊號處理器(Digital Signal Processor，簡稱DSP)或基頻晶片(BB,Base Band)，造成電磁干擾(Electromagnetic Interference，簡稱EMI)產生的現象，因此必需進行電磁屏蔽(Electromagnetic Shielding)處理。
如第1圖所示之半導體封裝件1，係於一承載件10上設置半導體晶片11，再以銲線12電性連接該半導體晶片11與該承載件10；接著設置一網狀金屬罩13於該承載件10上，以令該金屬罩13覆蓋該半導體晶片11，且該金屬罩13接地該承載件10之接地處100；之後，形成封裝材 14於該承載件10上，以令該封裝材14包覆該金屬罩13與該半導體晶片11。最後，加熱固化該封裝材14以形成封裝膠體。
習知半導體封裝件1藉由該網狀金屬罩13遮蔽外界電磁干擾該半導體晶片11的運作，以避免該半導體封裝件1電性運作功能不正常。
惟，習知半導體封裝件1中，需製作該網狀金屬罩13，因而增加製程之複雜度，且需將該網狀金屬罩13組設於該承載件10上，因而增加組裝困難度。
再者，當進行封裝製程時，該封裝材14需通過該金屬罩13之網孔方能包覆該半導體晶片11，但當該封裝材14通過該金屬罩13之網孔時容易產生紊流，導致氣泡之產生，致使該封裝材14中容易產生空洞(void)，而於後續加熱製程中產生爆米花效應(popcorn)。
因此，如何克服上述習知技術之種種問題，實已成目前亟欲解決的課題。
為克服習知技術之種種缺失，本發明係提供一種封裝結構，係包括：一承載件；至少一電子元件，係設於該承載件上；一金屬層，係形成於該承載件之部分表面且圍繞該電子元件；包覆層，係形成於該承載件上，以包覆該電子元件，且令該金屬層外露於該包覆層；以及一屏蔽層，係形成於該包覆層與該金屬層上。
本發明復提供一種封裝結構之製法，係包括：提供一 表面設有至少一電子元件及金屬層之承載件，其中該金屬層係圍繞該電子元件；形成一包覆層於該承載件上，使該包覆層包覆該電子元件，且令該金屬層外露於該包覆層；以及形成一屏蔽層於該包覆層與該金屬層上。
前述之封裝結構及其製法中，該承載件上設有複數該電子元件，且各該電子元件之間係間隔有該金屬層。
前述之封裝結構及其製法中，該電子元件係為射頻晶片。
前述之封裝結構及其製法中，該包覆層形成有複數溝槽，以令該金屬層外露於該溝槽。例如，該屏蔽層復形成於該溝槽之側壁表面、或者該屏蔽層係填滿該溝槽。
前述之封裝結構及其製法中，該屏蔽層係接觸該金屬層。
前述之封裝結構及其製法中，形成該屏蔽層之材質係為絕緣材或導體材。例如，該絕緣材係為鐵氧體。
前述之封裝結構及其製法中，形成該屏蔽層之材質不同於該包覆層之材質。
前述之封裝結構及其製法中，復包括形成封裝層於該屏蔽層上。
由上可知，本發明之封裝結構及其製法，係藉由該金屬層外露於該包覆層，且該包覆層與金屬層上形成屏蔽層，以抑制電磁干擾，故本發明之製法無需製作習知金屬罩即可有效防止電磁干擾，因而能簡化製程，且因無需組設習知金屬罩，而能輕易完成該半導體封裝件之製作。
再者，當進行封裝製程時，該包覆層無需通過習知金屬罩之網孔即能包覆該電子元件，故該包覆層於流動中不會產生紊流，因而能避免該包覆層產生空洞，進而於後續加熱製程中不會產生爆米花效應。
1‧‧‧半導體封裝件
10,20‧‧‧承載件
100‧‧‧接地處
11‧‧‧半導體晶片
12‧‧‧銲線
13‧‧‧金屬罩
14‧‧‧封裝材
2‧‧‧封裝結構
21‧‧‧電子元件
22‧‧‧金屬層
23‧‧‧包覆層
23a‧‧‧第一表面
23b‧‧‧第二表面
230‧‧‧溝槽
24,24’‧‧‧屏蔽層
25‧‧‧封裝層
第1圖係為習知射頻模組之局部剖面立體示意圖；第2A至2D圖係為本發明封裝結構之製法之剖面示意圖；第2A’、2B’及2D’圖係為第2A、2B及2D圖之立體圖；以及第2C’圖係為第2C圖之另一實施例。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“下”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調 整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2D圖係為本發明封裝結構之製法之第一實施例之剖面示意圖。於本實施例中，所述之封裝結構2係可發出電磁波者，例如為射頻(Radio frequency，簡稱RF)模組。
如第2A及2A’圖所示，提供一表面形成有圖案化金屬層22之承載件20，並設置複數電子元件21於該承載件20之表面上，其中該金屬層22係位於該些電子元件21間的間隙，使各該電子元件21之間設有該金屬層22，且該金屬層22可連續或不連續圍繞各該電子元件21。
所述之承載件20係為封裝基板、或如晶圓、晶片、矽材、玻璃等之半導體板材。
於本實施例中，該承載件20係包含線路結構。例如，該承載件20為線路板，其可包含介電層(圖略)、與線路層(圖略)，且該線路層接觸該金屬層22。
再者，該金屬層22係提供散熱及/或接地之用。
所述之電子元件21係電性連接該承載件20之線路層，且該電子元件21係為射頻晶片或其它半導體晶片，例如：藍芽晶片或Wi-Fi(Wireless Fidelity)晶片。
於本實施例中，該些電子元件21之至少一者係為藍芽晶片或Wi-Fi晶片，而其它電子元件係為不受電磁波干擾者，如主動元件、被動元件或其組合者，其中，該主動元件係例如半導體晶片或晶圓，而該被動元件係例如電阻、 電容及電感。具體地，例如，該電子元件21係以覆晶方式電性連接該承載件20之線路層；或者，該電子元件21係以打線方式電性連接該承載件20之線路層。
如第2B及2B’圖所示，形成一包覆層23於該承載件20上，以包覆各該電子元件21，且令該金屬層22外露於該包覆層23。
於本實施例中，該包覆層23係具有相對之第一表面23a與第二表面23b，且該包覆層23以其第一表面23a結合於該承載件20上，並令該金屬層22外露於該包覆層23之第二表面23b，其中，各該電子元件21並未外露於該封裝層23之第二表面23b。例如，利用雷射方式形成複數溝槽230於該包覆層23之第二表面23b上，以令該金屬層22外露於該些溝槽230，且該金屬層22可防止雷射過切而損傷該承載件20。
再者，形成該包覆層23之材質係為絕緣材，例如，聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(expoxy)或封裝膠體(molding compound)。
如第2C圖所示，形成一屏蔽層24於該包覆層23之第二表面23b與該金屬層22上，進而形成封裝結構2。
於本實施例中，該屏蔽層24復形成於該溝槽230側壁之封裝層23之表面。
於其它實施例中，如第2C’圖所示，該屏蔽層24’係填滿該溝槽230。
再者，形成該屏蔽層24,24’之材質係為絕緣材或導電 材，且其材質不同於該包覆層23之材質。具體地，若形成該屏蔽層24,24’之材質係為導體材，如銅(Cu)、鎳(Ni)、鐵(Fe)或鋁(Al)等，其係以化學鍍膜的方式形成，如濺鍍(sputtering)，亦可藉由塗佈(coating)方式形成。若形成該屏蔽層24,24’之材質係為絕緣材，其為鐵氧體(ferrite)，例如，陶瓷材(如從赤鐵礦(Fe2O3)或磁鐵礦(Fe3O4)中提煉)或軟鐵材(如包括有鎳、鋅或錳的化合物)。
又，該屏蔽層24係接觸該金屬層22，以令該屏蔽層24得以接地。
如第2D及2D’圖所示，形成一封裝層25於該屏蔽層24上，以提升該封裝結構2強度及提供產品組裝時與其它物件接觸後的絕緣。
於本實施例中，形成該封裝層25之材質係為絕緣材，例如，聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(expoxy)或封裝膠體(molding compound)。
本發明之製法藉由在該包覆層23之第二表面23b與該金屬層22上形成該屏蔽層24,24’以作為電磁波屏障(EMI Shielding)，而能抑制電磁干擾(EMI)，俾遮蔽外界電磁以避免干擾該電子元件21的運作，例如，防止藍芽晶片的訊號受干擾，進而避免該封裝結構2電性運作功能不正常，故本發明無需製作習知金屬罩即可有效防止電磁干擾，因而能簡化製程，且因無需組設習知金屬罩，而能輕易完成該封裝結構2之製作。因此，相較於習知技術，本發明有利於量產。
再者，當進行封裝製程時，該包覆層23與封裝層25無需通過習知金屬罩之網孔即能包覆該電子元件21，故該包覆層23與封裝層25於流動中不會產生紊流，因而能避免該包覆層23與封裝層25產生空洞，進而於後續加熱製程中不會產生爆米花效應。
本發明復提供一種封裝結構2，係例如為由一承載件20、至少一電子元件21、一包覆層23、以及一屏蔽層24,24’所構成之射頻模組。
所述之承載件20係於其部分表面上形成有一圖案化金屬層22。
所述之電子元件21係設於該承載件20上且該金屬層22圍繞該電子元件21。於一實施例中，該電子元件21係為射頻晶片，例如，藍芽晶片或Wi-Fi晶片。
所述之包覆層23係設於該承載件20上，以包覆該電子元件21，且令該金屬層22外露於該包覆層23。
所述之屏蔽層24,24’係設於該包覆層23與該金屬層22上並接觸該金屬層22。
於一實施例中，該承載件20上設有複數該電子元件21，且各該電子元件21之間係間隔有該金屬層22。
於一實施例中，該包覆層23形成複數溝槽230，以令該金屬層22外露於該溝槽230。因此，該屏蔽層24復沿該溝槽230之側壁表面形成、或者該屏蔽層24可填滿該溝槽230。
於一實施例中，形成該屏蔽層24之材質係為絕緣材或 導體材。
於一實施例中，所述之封裝結構2復包括形成於該屏蔽層24上之一封裝層25。
綜上所述，本發明之封裝結構及其製法，主要藉由該金屬層先隔離各該電子元件，再於該包覆層外形成屏蔽層，以避免該電子元件受外部電磁波干擾之問題。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧封裝結構
20‧‧‧承載件
21‧‧‧電子元件
22‧‧‧金屬層
23‧‧‧包覆層
230‧‧‧溝槽
24‧‧‧屏蔽層

Claims (20)

  1. 一種封裝結構，係包括：一承載件；至少一電子元件，係設於該承載件上；一金屬層，係形成於該承載件之部分表面並延伸至該承載件之表面邊緣且圍繞該電子元件；一包覆層，係形成於該承載件上，以包覆該電子元件，且令該金屬層外露於該包覆層；一屏蔽層，係形成於該包覆層與該金屬層上；以及封裝層，係形成於該屏蔽層上。
  2. 如申請專利範圍第1項所述之封裝結構，其中，該承載件上設有複數該電子元件，且各該電子元件之間係間隔有該金屬層。
  3. 如申請專利範圍第1項所述之封裝結構，其中，該電子元件係為射頻晶片。
  4. 如申請專利範圍第1項所述之封裝結構，其中，該包覆層形成有複數溝槽，以令該金屬層外露於該溝槽。
  5. 如申請專利範圍第4項所述之封裝結構，其中，該屏蔽層復形成於該溝槽之側壁表面。
  6. 如申請專利範圍第4項所述之封裝結構，其中，該屏蔽層係填滿該溝槽。
  7. 如申請專利範圍第1項所述之封裝結構，其中，該屏蔽層係接觸該金屬層。
  8. 如申請專利範圍第1項所述之封裝結構，其中，形成該 屏蔽層之材質係為絕緣材或導體材。
  9. 如申請專利範圍第8項所述之封裝結構，其中，該絕緣材係為鐵氧體。
  10. 如申請專利範圍第1項所述之封裝結構，其中，形成該屏蔽層之材質不同於該包覆層之材質。
  11. 一種封裝結構之製法，係包括：提供一表面設有複數電子元件及金屬層之承載件，其中該金屬層係圍繞該電子元件，且各該電子元件之間係間隔有該金屬層；形成一包覆層於該承載件上，使該包覆層包覆該電子元件，且令該金屬層外露於該包覆層；以及形成一屏蔽層於該包覆層與該金屬層上。
  12. 如申請專利範圍第11項所述之封裝結構之製法，其中，該電子元件係為射頻晶片。
  13. 如申請專利範圍第11項所述之封裝結構之製法，其中，該包覆層形成有複數溝槽，以令該金屬層外露於該溝槽。
  14. 如申請專利範圍第13項所述之封裝結構之製法，其中，該屏蔽層復形成於該溝槽之側壁表面。
  15. 如申請專利範圍第13項所述之封裝結構之製法，其中，該屏蔽層係填滿該溝槽。
  16. 如申請專利範圍第11項所述之封裝結構之製法，其中，該屏蔽層係接觸該金屬層。
  17. 如申請專利範圍第11項所述之封裝結構之製法，其 中，形成該屏蔽層之材質係為絕緣材或導體材。
  18. 如申請專利範圍第17項所述之封裝結構之製法，其中，該絕緣材係為鐵氧體。
  19. 如申請專利範圍第11項所述之封裝結構之製法，其中，形成該屏蔽層之材質不同於該包覆層之材質。
  20. 如申請專利範圍第11項所述之封裝結構之製法，復包括形成封裝層於該屏蔽層上。
TW105105106A 2016-02-22 2016-02-22 封裝結構及其製法 TWI605564B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105105106A TWI605564B (zh) 2016-02-22 2016-02-22 封裝結構及其製法
CN201610133470.4A CN107104094A (zh) 2016-02-22 2016-03-09 封装结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105105106A TWI605564B (zh) 2016-02-22 2016-02-22 封裝結構及其製法

Publications (2)

Publication Number Publication Date
TW201731063A TW201731063A (zh) 2017-09-01
TWI605564B true TWI605564B (zh) 2017-11-11

Family

ID=59658931

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105106A TWI605564B (zh) 2016-02-22 2016-02-22 封裝結構及其製法

Country Status (2)

Country Link
CN (1) CN107104094A (zh)
TW (1) TWI605564B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875232A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
JP7102609B2 (ja) * 2018-09-04 2022-07-19 中芯集成電路（寧波）有限公司 ウェハレベルシステムパッケージング方法及びパッケージング構造
JP7106753B2 (ja) 2018-09-04 2022-07-26 中芯集成電路（寧波）有限公司 ウェハレベルパッケージング方法及びパッケージング構造
CN110875231A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875281B (zh) * 2018-09-04 2022-03-18 中芯集成电路（宁波）有限公司 晶圆级系统封装方法以及封装结构
CN111370335B (zh) * 2018-12-26 2022-03-15 中芯集成电路（宁波）有限公司 晶圆级系统封装方法
CN110707072B (zh) * 2019-09-06 2022-06-14 华为机器有限公司 系统级封装模块及终端设备
CN110729176A (zh) * 2019-10-15 2020-01-24 杭州见闻录科技有限公司 一种用于通信模块产品的emi屏蔽工艺和通信模块产品
CN111696963A (zh) 2020-07-14 2020-09-22 立讯电子科技（昆山）有限公司 封装结构及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4662324B2 (ja) * 2002-11-18 2011-03-30 太陽誘電株式会社 回路モジュール
US8186048B2 (en) * 2007-06-27 2012-05-29 Rf Micro Devices, Inc. Conformal shielding process using process gases
JP2011187677A (ja) * 2010-03-09 2011-09-22 Panasonic Corp モジュール

Also Published As

Publication number Publication date
TW201731063A (zh) 2017-09-01
CN107104094A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
TWI605564B (zh) 封裝結構及其製法
TWI614870B (zh) 封裝結構及其製法
TWI603456B (zh) 電子封裝結構及其製法
US8669646B2 (en) Apparatus and method for grounding an IC package lid for EMI reduction
US20180197824A1 (en) Anti-emi shielding package and method of making same
US7436055B2 (en) Packaging method of a plurality of chips stacked on each other and package structure thereof
US9177881B2 (en) High-frequency semiconductor package and high-frequency semiconductor device
US20160035678A1 (en) Semiconductor package and method of manufacturing the same
US20070176281A1 (en) Semiconductor package
TWI594390B (zh) 半導體封裝件及其製法
TW201338108A (zh) 半導體封裝件及其製法
JP2019212979A (ja) 無線モジュールおよびその製造方法並びに電子装置
TW201818529A (zh) 電子封裝件及其製法
WO2014012370A1 (zh) 一种芯片封装及封装方法
KR20110020548A (ko) 반도체 패키지 및 그의 제조방법
TWI634640B (zh) 電子封裝件及其製法
TWI484616B (zh) 具電磁干擾屏蔽之封裝模組
TWI718838B (zh) 電子封裝件及其製法
TWI620300B (zh) 晶片封裝結構及其製造方法
US20120248585A1 (en) Electromagnetic interference shielding structure for integrated circuit substrate and method for fabricating the same
TW200933859A (en) Electromagnetic shilding structure and method for multi-chip package module
TWI655741B (zh) 電子封裝件
US20070077686A1 (en) Packaging method for preventing chips from being interfered and package structure thereof
JP7188643B2 (ja) 半導体装置、半導体装置の製造方法
TW201611227A (zh) 封裝結構