TW201841325A - 保形屏蔽中之引線接合籠 - Google Patents

保形屏蔽中之引線接合籠 Download PDF

Info

Publication number
TW201841325A
TW201841325A TW107103719A TW107103719A TW201841325A TW 201841325 A TW201841325 A TW 201841325A TW 107103719 A TW107103719 A TW 107103719A TW 107103719 A TW107103719 A TW 107103719A TW 201841325 A TW201841325 A TW 201841325A
Authority
TW
Taiwan
Prior art keywords
shield
substrate
cage
ground plane
package
Prior art date
Application number
TW107103719A
Other languages
English (en)
Inventor
丹尼爾 金戴克
傅杰
曼努爾 艾德特
巴北克 奈傑堤
胡思努 阿麥特 馬莎拉喬格魯
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW201841325A publication Critical patent/TW201841325A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

在諸如一射頻(RF)模組之一封裝中，一外部屏蔽件可經提供以屏蔽該封裝以免受外部影響以及屏蔽該封裝內之裝置以免不合需要地影響該封裝外部之裝置。該封裝亦可包括一內部屏蔽件以抑制由該外部屏蔽件內之一挑釁者(aggressor)裝置產生的信號對該外部屏蔽件內之其他裝置的不利影響。

Description

保形屏蔽中之引線接合籠
所揭示標的物之技術領域大體上係關於屏蔽諸如半導體裝置及模組中之封裝。詳言之，所揭示標的物之技術領域係關於屏蔽封裝以便提供信號之外部及內部隔離兩者。
圖1說明經由天線165接收及傳輸無線信號的習知射頻(RF)模組100之實例。RF模組100包括全部含於保形屏蔽件110內之功率放大器(PA) 120、雙工器(DUP) 135及低雜訊放大器(LNA) 155。對於傳輸，PA 120產生傳出信號，其經由DUP 135引導至天線165。粗箭頭(指示大功率)展示傳出信號自PA 120至天線165之路徑。對於接收，天線165接收傳入信號，該等信號經由DUP 135引導至LNA 155。細箭頭(指示低功率)展示傳入信號自天線165至LNA 155之路徑。 由於傳出及傳入信號兩者存在於RF模組100中，所以有可能一者可汙染另一者。然而，因為傳出信號比傳入信號強很多，所以歸因於傳入信號對傳出信號之影響係最小的。另一方面，歸因於傳出信號對傳入信號之影響可能非常顯著。因此，傳入信號之汙染值得顯著關注。 在RF模組100之情形下，接著需要防止PA 120產生之大功率傳出信號到達LNA 155。在圖1中，DUP 135藉由將大功率傳出信號與低功率傳入信號隔離以使得兩個信號彼此不干擾而執行此功能。經由適當隔離，低功率傳入信號可經引導至LNA 155。 如所指示，PA 120、DUP 135及LNA 155係在保形屏蔽件110內。由於RF模組100處置高功率信號及低功率信號兩者，所以使用者通常需要RF模組100屏蔽掉外部影響，且此屏蔽通常藉由保形屏蔽件110提供。保形屏蔽件110防止保形屏蔽件110內之裝置(例如，PA 120、DUP 135及LNA 155)被外部信號汙染。保形屏蔽件110亦防止保形屏蔽件110內之裝置不需要地影響在保形屏蔽件110外部之裝置。 如所指示，DUP 135將傳入信號與傳出信號彼此隔離。不幸的是，即使DUP 135很好地執行其隔離功能，傳入信號仍可被PA 120汙染。此係因為由PA 120產生的大功率傳出信號實際上可在保形屏蔽件110上行進。實際上，PA 120充當挑釁者以將大功率傳出信號耦合至保形屏蔽件110，且藉此干擾整個RF模組100。詳言之，保形屏蔽件110之頂部層基本上變為PA 120挑釁之天線。前已述及，保形屏蔽件110接地。當PA 120將大功率傳出信號注入至保形屏蔽件110時，雜訊經增加至LNA 155。雜訊可描述為「搖晃」接地，且LNA 155必須抵抗此搖晃接地而操作。
此發明內容識別一些實例態樣之特徵，且並非對所揭示標的物的排他性或窮盡性的描述。未將特徵或態樣是否包括於此發明內容中或是否自此發明內容省略預期為指示此等特徵之相對重要性。描述額外特徵及態樣，且在閱讀以下詳細描述且查看形成其一部分的圖式後，此等特徵及態樣將對熟習此項技術者變得顯而易見。 揭示一種例示性封裝。該封裝可包含具有第一表面及第二表面之基板、在基板之第二表面上的接地平面，及在基板之第一表面上的外部屏蔽件。外部屏蔽件可包含一或多個側面屏蔽件及頂部屏蔽件。側面屏蔽件可電耦接至接地平面，使得頂部屏蔽件經由側面屏蔽件電耦接至接地平面。該封裝亦可包含在基板之第一表面上及在外部屏蔽件內的複數個裝置。該複數個裝置可包括挑釁者裝置。該封裝可進一步包含在基板之第一表面上及在外部屏蔽件內的引線接合籠。引線接合籠可界定其內含有挑釁者裝置之至少一部分的內部屏蔽區域。引線接合籠之高度可高於挑釁者裝置。引線接合籠可電耦接至接地平面，使得存在自引線接合籠不經由外部屏蔽件至接地平面之至少一個路徑。 揭示一種製造封裝之例示性方法。該方法可包含形成具有第一表面及第二表面之基板，形成基板之第二表面上的接地平面，及形成基板之第一表面上的外部屏蔽件。外部屏蔽件可包含一或多個側面屏蔽件及頂部屏蔽件。側面屏蔽件可電耦接至接地平面，使得頂部屏蔽件經由側面屏蔽件電耦接至接地平面。該方法亦可保形基板之第一表面上及外部屏蔽件內之複數個裝置，包括挑釁者裝置。該方法可進一步包含形成在基板之第一表面上及在外部屏蔽件內的引線接合籠，使得引線接合籠界定其內含有挑釁者裝置之至少一部分的內部屏蔽區域，且使得引線接合籠之高度高於挑釁者裝置。形成引線接合籠可包含將引線接合籠電耦接至接地平面，使得存在自引線接合籠不經由外部屏蔽件至接地平面之至少一個路徑。 揭示一種例示性封裝。該封裝可包含具有第一表面及第二表面之基板、基板之第二表面上的接地平面，及基板之第一表面上之用於外部屏蔽的構件。用於外部屏蔽的構件可包含用於側面屏蔽的構件及用於頂部屏蔽的構件。用於側面屏蔽的構件可電耦接至接地平面，以使得用於頂部屏蔽的構件經由用於側面屏蔽的構件電耦接至接地平面。封裝亦可包含在基板之第一表面上及在用於外部屏蔽之構件內的複數個裝置。該複數個裝置可包括挑釁者裝置。該封裝可進一步包含在基板之第一表面上及在用於外部屏蔽之構件內的用於內部屏蔽的構件。用於內部屏蔽之構件可界定其內含有挑釁者裝置之至少一部分的內部屏蔽區域。用於內部屏蔽之構件的高度可高於挑釁者裝置。用於內部屏蔽之構件可電耦接至接地平面，其中存在自用於內部屏蔽之構件不經由用於外部屏蔽之構件至接地平面的至少一個路徑。
在以下針對於所揭示標的物之特定實例的描述及相關圖式中提供標的物之態樣。可在不背離所揭示標的物之範疇的情況下設計替代態樣。另外，熟知元件將不詳細地描述或將省略以免混淆相關細節。 詞語｢例示性｣在本文中用以意謂｢充當實例、例子或說明｣。本文中被描述為「例示性」之的任何實施例未必被認作比其他實施例較佳或有利。同樣地，術語「實施例」並不要求所揭示標的物之所有實施例包括所論述之特徵、優勢或操作模式。 本文中所使用之術語僅出於描述特定實例之目的且並不意欲為限制性的。如本文中所使用，單數形式「一」及「該」意欲亦包括複數形式，除非上下文另外清楚地指示。應進一步理解，術語「包含」及/或「包括」當在本文中使用時指定所陳述特徵、整數、程序、操作、元件及/或組件的存在，但並不排除一或多個其他特徵、整數、程序、操作、元件、組件及/或其群組的存在或添加。 另外，按照待由(例如)計算裝置之元件執行的動作序列來描述許多實例。應認識到，本文中所描述之各種動作可藉由特定電路(例如，特殊應用積體電路(ASIC))、藉由由一或多個處理器執行之程式指令，或藉由兩者之組合來執行。另外，可認為本文所描述之此等動作的序列完全體現於任何形式之電腦可讀儲存媒體內，該電腦可讀儲存媒體儲存有在執行時將使一相關聯處理器執行本文所描述之功能性的對應電腦指令集。因此，可以皆已涵蓋於所主張標的物之範疇內的數種不同形式體現各種態樣。另外，對於本文中所描述之實例中之每一者，任何此等實例之對應形式可在本文中描述為(例如)「經組態以執行所描述動作之邏輯」。 回想到，圖1之習知RF模組100處置傳出信號及傳入信號兩者。亦回想到，歸因於強傳出信號的弱傳入信號之汙染值得顯著關注。就此而言，由於PA 120為汙染信號之來源，因此PA 120可被視為「挑釁者裝置」。為保持對傳入信號之敏感度，習知RF模組100包括DUP 135，其將兩個信號彼此隔離，以使得接收到之傳入信號係針對於具有最小干擾之LNA 155。 但如所指示，即使DUP 135很好地執行其隔離功能，傳入信號仍可被汙染。此係因為至少某一形式之PA 120產生的高功率傳出信號可在保形屏蔽件110上行進，該保形屏蔽件充當用於PA 120挑釁之天線。舉例而言，RF傳出信號波可誘發保形屏蔽件110上之電流，且DUP 135不能減輕在保形屏蔽件110上行進之此等誘發信號。當此情形發生時，至LNA 155之雜訊增加，此係由於LNA 155必須抵抗「搖晃」接地而操作。此轉而降低LNA 135對傳入信號之敏感度。 圖2說明根據非限制性態樣之解決習知RF模組100之一些或所有問題的RF模組200之實例。RF模組200為裝置封裝200或簡稱為封裝200的實例。所說明封裝200包括外部屏蔽機構。但另外，封裝200亦包括如下文所解釋之內部屏蔽機構。 封裝200可包含含於保形屏蔽件210內之複數個裝置。舉例而言，該複數個裝置可含於由保形屏蔽件210界定之體積內。保形屏蔽件210可被視為用於外部屏蔽的構件之實例，此係由於其經組態以屏蔽封裝200以免受外部影響。保形屏蔽件210亦可被稱作「外部」屏蔽件。 該複數個裝置可包括挑釁者裝置220 (例如功率放大器(PA))、複數個雙工器(DUP) 235、低雜訊放大器(LNA) 235。該複數個裝置亦可包括模式切換器225及天線切換器矩陣(ASM) 245。封裝200可經組態以處理複數個頻帶，且每一DUP 235可經組態以處理特定頻帶。模式切換器225可經組態以引導來自挑釁者裝置220之傳出信號之不同頻帶至適當DUP 235。同樣地，ASM 245可經組態以引導由天線265接收之傳入信號的不同頻帶至適當DUP 235。ASM 245亦可經組態引導傳出信號之不同頻帶至天線265以供傳輸。每一DUP 235可經組態以將傳出信號與傳入信號在其相關聯頻帶內彼此隔離以遞送傳入信號之頻帶至LNA 255。粗箭頭(指示大功率)展示傳出信號自PA 220經由模式切換器225、DUP 235及ASM 245至天線165的路徑。細箭頭(指示低功率)展示傳入信號自天線165經由ASM 245及DUP 235至LNA 155的路徑。 封裝200亦可包含在外部屏蔽件210內之內部屏蔽件270 (繪製為虛線三邊元件)。由導電材料(例如銅)形成之內部屏蔽件270可經組態以減少歸因於挑釁者裝置220之傳入信號的汙染。因此，內部屏蔽件270可被視為用於內部屏蔽的構件之實例。內部屏蔽件270可界定內部屏蔽區域274。應注意挑釁者裝置220 (至少其一部分)可在內部屏蔽區域274內。雖然圖2中未特定地展示，但內部屏蔽件270可假設為接地。亦可假設在內部屏蔽件270與接地之間存在與外部屏蔽件210無關之至少一個電氣路徑，亦即，存在不經由外部屏蔽件210至接地之至少一個路徑。 內部屏蔽件270之一個操作(可存在若干操作)可廣泛地解釋如下。內部屏蔽件270可攔截由挑釁者裝置220產生的RF傳出信號中之至少一些，該信號將以其他方式到達外部屏蔽件210。所攔截RF傳出信號可誘發電流在內部屏蔽件270中流動。由於內部屏蔽件270不經由外部屏蔽件210而接地，所以感應電流經過一不經由外部屏蔽件之路徑流至接地。因此，在外部屏蔽件210上誘發之電流可得以減少，此轉而可減少至LNA 255之雜訊，且藉此增加封裝200對傳入信號之敏感度。 應注意並不排除自內部屏蔽件270經由外部屏蔽件210至接地的路徑。實際上，在一些態樣中，經過包括外部屏蔽件210之一或多個路徑及經過不包括外部屏蔽件210之一或多個路徑將內部屏蔽件270接地可能係較佳的。舉例而言，當包括兩種類型路徑時，內部屏蔽件270可為在外部屏蔽件210上誘發之電流中之一些提供至接地的替代導電路徑。此可減少LNA 255上之電流雜訊。此可另外經由上文所描述之RF信號攔截達成雜訊降低。 圖3A及圖3B說明根據非限制性態樣之實例封裝300的側視圖及俯視圖。在此等圖中，展示在挑釁者裝置320 (例如功率放大器)附近之封裝300的一部分。封裝300可包含具有第一表面341及相對第二表面342之基板340 (例如，層壓基板或印刷電路板(PCB))及在基板340之第二表面342上的接地平面330。 封裝300亦可包含外部屏蔽件310(例如保形場)，其為用於外部屏蔽的構件之另一實例。外部屏蔽件310可由諸如銅之導電材料形成。在圖3A中，展示外部屏蔽件310之頂部屏蔽件312 (用於頂部屏蔽的構件之實例)。應注意除頂部屏蔽件312外，外部屏蔽件310亦可包含如圖3C及圖3D中所見之一或多個側面屏蔽件314 (用於側面屏蔽的構件之實例)。圖3D特別地說明側面屏蔽件314中之一或多者可電耦接至接地平面330。舉例而言，側面屏蔽件314可直接接觸接地平面330。此意謂頂部屏蔽件312可經由側面屏蔽件314中之一或多者電耦接至接地平面。 但在圖3A中，省略側面屏蔽件314以使得可說明在外部屏蔽件310內之封裝300的元件。在圖3B中，出於相同原因完全省略外部屏蔽件310。出於下文另外論述之原因，在圖3B中亦省略基板340。 如圖3A及圖3B中所見，挑釁者裝置320可在基板340之第一表面341上。雖然未圖示，但可假設圖2中所說明的該複數個裝置中之其他裝置亦在第一表面341上。該複數個裝置(包括挑釁者裝置320)可在外部屏蔽件310內。舉例而言，裝置可在由外部屏蔽件310界定的體積內。 順便提及，有可能挑釁者裝置320產生大量熱。除充當電氣接地外，接地平面330還可充當至該複數個裝置(包括至挑釁者裝置320)之熱接地。 挑釁者裝置320可包含耦接至基板340上之接觸墊347之信號引線接合部322。圖3B說明耦接至在挑釁者裝置320右側之個別接觸墊347的信號引線接合部322。此等引線接合部322可攜載個別輸入信號至挑釁者裝置320。另一方面，多個信號引線接合部322可耦接至在挑釁者裝置320左側的單一接觸墊347。此等引線接合部322可共同攜載挑釁者裝置320之輸出信號。 封裝300可進一步包括在基板340之第一表面341上及在外部屏蔽件310內的引線接合(WB)籠370。WB籠370為內部屏蔽件270(參見圖 2 )之實例且為用於內部屏蔽的構件之另一實例。如圖3B中所見，WB籠370可界定其內含有挑釁者裝置320之至少一部分的內部屏蔽區域374。特別地，挑釁者裝置320之輸出可在內部屏蔽區域374內。藉由圍封挑釁者裝置320之輸出，WB籠370可攔截由挑釁者裝置320產生的大量傳出信號。雖然內部屏蔽區域374經說明為由三個側面界定，但此並非為限制。內部屏蔽區域374可採用任一形狀。 WB籠370可包含複數個屏蔽引線接合部372。在圖3B中，僅僅說明三個屏蔽引線接合部372，每一者界定內部屏蔽區域374之一側。然而，此經進行以最小化雜波，且不應被視為限制。WB籠370可包括任何數目個屏蔽引線接合部372。實際上，內部屏蔽區域374之每一側可存在任何數目個屏蔽引線接合部372。 前已述及，內部屏蔽件270之一個特徵為其可經由不包括外部屏蔽件210之至少一個路徑電耦接至接地。將此特徵轉換至圖3A及圖3B，WB籠370可經由不包括外部屏蔽件310之路徑而接地。此外，此不排除經過外部屏蔽件310之一或多個路徑。簡言之，其包括其中存在自WB籠370至接地之至少一個替代路徑的態樣。 在圖3A中，至接地之一或多個替代路徑可經由複數個導電通孔350 (諸如基板通孔(TSV))提供。該複數個導電通孔350可自第一表面341延伸至基板340之第二表面342。另外，鄰近於第二表面342之該複數個導電通孔350的部分可電耦接至接地平面330(例如經由直接接觸)。當一或多個屏蔽引線接合部372之一個末端或兩個末端電耦接至鄰近於基板340之第一表面341的導電通孔350(例如經由直接接觸)時，則至接地之一或多個替代路徑可經提供用於屏蔽引線接合部372，且因此亦可經提供用於WB籠370。在圖3B中，省略基板340以強調屏蔽引線接合部372之末端可耦接至接地平面330而未必涉及外部屏蔽件310。 藉由提供至接地之替代路徑，WB籠370可攔截來自挑釁者裝置320 (其將以其他方式注入雜訊於外部屏蔽件310上)之某一數量的傳出信號且經由該替代路徑將雜訊消散至接地。藉由將挑釁者裝置320至少部分地圍封在內部屏蔽區域374內，攔截數量可增加。 為進一步增強攔截能力，WB籠370之高度可高於挑釁者裝置320。舉例而言，如圖3A中所見，一或多個屏蔽引線接合部372之頂部可高於挑釁者裝置320。實際上，在非限制性態樣中，一或多個屏蔽引線接合部372之頂部可與外部屏蔽件310直接接觸，例如，與頂部屏蔽件312接觸。更廣泛而言，可在WB籠370與外部屏蔽件310之間存在導電路徑，例如，WB籠370之頂部部分可與頂部屏蔽件312直接接觸。 圖3C及圖3D將在描述WB籠370與外部屏蔽件310之間具有此等導電路徑之一個益處(可存在若干益處)中被提及。圖3C說明圖3A及圖3B之實例封裝300的透視圖。圖3C說明接地平面330、基板340、挑釁者裝置320及WB籠370。在此圖中，外部屏蔽件310之頂部屏蔽件312及側面屏蔽件314係呈輪廓形式以說明挑釁者裝置320及WB籠370係在外部屏蔽件310內。 圖3D亦說明實例封裝300之透視圖。但在此圖中，外部屏蔽件310經不透明地繪製以更清楚地呈現頂部屏蔽件312及側面屏蔽件314。如所見，外部屏蔽件310可圍封該複數個裝置及基板340。此外，側面屏蔽件314中之一或多者可直接接觸接地平面330。另外，頂部屏蔽件312及側面屏蔽件314可整體形成(亦即，為單件結構)。 如所論述，來自挑釁者裝置320之傳出信號可誘發外部屏蔽件310之表面上的不需要之電流。在圖3D中，帶圓圈數字1至5指示頂部屏蔽件312之可進行所誘發電流之量測的不同位置。1及4指示相對於挑釁者裝置320之近拐角位置及遠拐角位置，2及3指示在頂部屏蔽件312之長邊上的邊緣位置，且5指示直接與挑釁者裝置320相對的在頂部屏蔽件312之短邊上的邊緣位置。 以下表I展示具有WB籠370或不具有WB籠370情況下在各別位置處取得的誘發電流之實例量測值。如此等量測值中所見，WB籠370可提供13 dB或更好的改良。表I展示WB籠370可有效地抑制挑釁者裝置320與外部屏蔽件310之間的耦接。 表I 圖4說明根據非限制性態樣之製造封裝(諸如封裝300)的實例方法400之流程圖。應注意，並不要求執行圖4的所有說明之區塊，亦即，一些區塊可係可選的。另外，圖4之區塊的數字參考不應視為要求區塊應以特定次序執行。 在區塊410中，可形成具有第一表面341及第二表面342之基板340。在區塊420中，複數個導電通孔350 (諸如TSV)可在基板340中形成。該複數個導電通孔350可經形成以自第一表面341延伸至基板340之第二表面342。 在區塊430中，接地平面330可在第二表面342上形成。在一態樣中，鄰近於第二表面342之該複數個導電通孔350可電耦接至接地平面330。舉例而言，該複數個導電通孔350可與接地平面330直接接觸。 在區塊440中，可形成包括頂部屏蔽件312及側面屏蔽件314之外部屏蔽件310。在一態樣中，側面屏蔽314中之一或多者可經形成以便電耦接至接地平面330，使得頂部屏蔽件312經由側面屏蔽件314電耦接至接地平面330。舉例而言，側面屏蔽314中之一或多者可直接接觸接地平面330。在一態樣中，外部屏蔽件310亦可圍封基板340。 在區塊450中，複數個裝置(包括挑釁者裝置320)可在基板之第一表面341上形成。該複數個裝置可經形成以便在外部屏蔽件310內。因此，在一態樣中，該複數個裝置亦可圍封於外部屏蔽件310內。 在區塊460中，WB籠370可在基板340之第一表面341上及在外部屏蔽件310內形成。WB籠370可經形成以便界定其內含有挑釁者裝置320之至少一部分的內部屏蔽區域374。舉例而言，挑釁者裝置320之輸出可在內部屏蔽區域374內。WB籠370亦可經形成以使得其高度高於挑釁者裝置320。WB籠370可電耦接至接地平面330，其中存在自WB籠370不經由外部屏蔽件310至接地平面330的至少一個路徑。 在一態樣中，WB籠370可包含在第一表面341上之複數個屏蔽引線接合部372。在此實例中，將WB籠370電耦接至接地平面330可包含對於WB籠370之一或多個屏蔽引線接合部372，將屏蔽引線接合部372之一個末端或兩個末端經由不包括外部屏蔽件310之路徑電耦接至接地平面330。舉例而言，屏蔽引線接合部372之一個末端或兩個末端可耦接至鄰近於第一表面341之該複數個導電通孔350。WB籠370可經形成以使得其頂部部分與外部屏蔽件310之頂部屏蔽件312接觸。舉例而言，一或多個屏蔽引線接合部372的頂部部分可接觸頂部屏蔽件312。 圖5說明可與說明為圖中之封裝500的前述封裝200、300中之任一者整合的各種電子裝置。舉例而言，行動電話裝置502、膝上型電腦裝置504及固定位置終端裝置506可包括如本文所描述之封裝500。封裝500可為(例如)本文中所描述之積體電路、晶粒、積體裝置、積體裝置封裝、積體電路裝置、裝置封裝、積體電路(IC)封裝、疊層封裝裝置中之任一者。圖8中所說明之裝置502、504、506僅為例示性。其他電子裝置亦可表徵包括(但不限於)一群裝置(例如電子裝置)的封裝500，該群裝置包括行動裝置、手持型個人通信系統(PCS)單元、諸如個人數位助理之攜帶型資料單元、全球定位系統(GPS)允用裝置、導航裝置、機上盒、音樂播放器、視訊播放器、娛樂單元、諸如儀錶讀取裝備之固定位置資料單元、通信裝置、智慧型電話、平板電腦、電腦、可穿戴式裝置、伺服器、路由器、實施於汽車運載工具(例如自主運載工具)中之電子裝置，或儲存或擷取資料或電腦指令的任何其他裝置，或其任何組合。 熟習此項技術者應瞭解，可使用多種不同技術及技藝中之任一者來表示資訊及信號。舉例而言，可由電壓、電流、電磁波、磁場或磁性粒子、光場或光學粒子，或其任何組合來表示在貫穿以上描述中可能引用之資料、指令、命令、資訊、信號、位元、符號及碼片。 另外，熟習此項技術者應瞭解結合本文中所揭示之實例描述的各種說明性邏輯區塊、模組、電路及演算法可實施為電子硬體、電腦軟體或兩者的組合。為清楚地說明硬體與軟體之此互換性，已在上文就各種說明性組件、區塊、模組、電路及方法之功能性對其加以大體描述。將此功能性實施為硬體抑或為軟體視特定應用及強加於整個系統上之設計約束而定。熟習此項技術者可針對每一特定應用而以不同方式實施所描述之功能性，但不應將此等實施決策解譯為引起脫離本發明之範疇。 結合本文中所揭示之實例所描述之方法、序列及/或演算法可直接地以硬體、以由處理器執行之軟體模組或以該兩者之組合予以體現。軟體模組可駐留於RAM記憶體、快閃記憶體、ROM記憶體、EPROM記憶體、EEPROM記憶體、暫存器、硬碟、抽取式磁碟、CD-ROM，或此項技術中已知的任何其他形式之儲存媒體中。例示性儲存媒體經耦合至處理器，使得處理器可自儲存媒體讀取資訊並將資訊寫入至儲存媒體。在替代方案中，儲存媒體可與處理器成一體式。 因此，態樣可包括體現形成半導體裝置之方法的電腦可讀媒體。因此，所揭示標的物之範疇不限於所說明之實例，且包括用於執行本文中所描述之功能性的任何構件。 雖然前述揭示內容展示說明性態樣，但應注意，可在不脫離如所附申請專利範圍所定義的所揭示標的物之範疇的情況下，在本文中作出各種改變及修改。無需以任何特定次序執行根據本文中所描述之實例的方法請求項之功能、過程及/或動作。此外，儘管可能以單數形式描述或主張所揭示標的物之元件，但除非明確地陳述限於單數形式，否則涵蓋複數形式。
100‧‧‧射頻(RF)模組
110‧‧‧ 保形屏蔽件
120‧‧‧功率放大器(PA)
135‧‧‧雙工器(DUP)
155‧‧‧低雜訊放大器(LNA)
165‧‧‧天線
200‧‧‧射頻(RF)模組/裝置封裝
210‧‧‧保形屏蔽件
220‧‧‧挑釁者裝置
225‧‧‧模式切換器
235‧‧‧雙工器(DUP)
245‧‧‧天線切換器矩陣(ASM)
255‧‧‧低雜訊放大器(LNA)
265‧‧‧天線
270‧‧‧內部屏蔽件
274‧‧‧內部屏蔽區域
300‧‧‧封裝
310‧‧‧外部屏蔽件
312‧‧‧頂部屏蔽件
314‧‧‧側面屏蔽件
320‧‧‧挑釁者裝置
322‧‧‧信號引線接合部
330‧‧‧接地平面
340‧‧‧基板
341‧‧‧第一表面
342‧‧‧第二表面
347‧‧‧接觸墊
350‧‧‧導電通孔
370‧‧‧引線接合(WB)籠
372‧‧‧屏蔽引線接合部
374‧‧‧內部屏蔽區域
400‧‧‧製造封裝的實例方法
410‧‧‧區塊
420‧‧‧區塊
430‧‧‧區塊
440‧‧‧區塊
450‧‧‧區塊
460‧‧‧區塊
500‧‧‧封裝
502‧‧‧行動電話裝置
504‧‧‧膝上型電腦裝置
506‧‧‧固定位置終端裝置
隨附圖式經呈現以輔助所揭示標的物之一或多個態樣的實例之描述並經提供僅用於說明實例並不限制其。 圖1說明習知射頻模組； 圖2說明根據非限制性態樣之射頻模組的實例； 圖3A及圖3B說明根據非限制性態樣之實例封裝的側視圖及俯視圖； 圖3C及圖3D說明圖3A及圖3B中所說明之實例封裝的透視圖； 圖4說明根據非限制性態樣之製造封裝的實例方法之流程圖； 圖5說明其中整合有封裝之裝置的實例。

Claims (20)

  1. 一種封裝，其包含： 一基板，其具有第一表面及第二表面； 一接地平面，其係在該基板之該第二表面上； 一外部屏蔽件，其係在該基板之該第一表面上，該外部屏蔽件包含一或多個側面屏蔽件及一頂部屏蔽件，該等側面屏蔽件電耦接至該接地平面，以使得該頂部屏蔽件經由該等側面屏蔽件電耦接至該接地平面； 複數個裝置，其係在該基板之該第一表面上並在該外部屏蔽件內，該複數個裝置包括一挑釁者裝置；及 一引線接合(WB)籠，其係在該基板之該第一表面上並在外部屏蔽件內，該WB籠界定內部含有該挑釁者裝置之至少一部分的一內部屏蔽區域，且該WB籠之一高度高於該挑釁者裝置， 其中該WB籠電耦接至該接地平面，在該接地平面中，存在自該WB籠不通過該外部屏蔽件至該接地平面的至少一個路徑。
  2. 如請求項1之封裝， 其中該WB籠包含在該基板之該第一表面上之複數個屏蔽引線接合部，且 其中對於該WB籠之每一屏蔽引線接合部，彼屏蔽引線接合部之一個末端或兩個末端經由不包括該等側面屏蔽件之一路徑電耦接至該接地平面。
  3. 如請求項1之封裝，其中該WB籠之一頂部部分與該外部屏蔽件之該頂部屏蔽件接觸。
  4. 如請求項1之封裝，其中該挑釁者裝置之一輸出係在該WB籠之該內部屏蔽區域內。
  5. 如請求項1之封裝，其進一步包含複數個導電通孔，其自該基板之該第一表面延伸至該第二表面並電耦接至鄰近於該基板之該第二表面的該接地平面， 其中該WB籠電耦接至鄰近於該基板之該第一表面的該複數個導電通孔。
  6. 如請求項1之封裝，其中該外部屏蔽件之至少一個側面屏蔽件直接接觸該接地平面。
  7. 如請求項1之封裝，其中該外部屏蔽件圍封該複數個裝置及該基板。
  8. 如請求項1之封裝，其中該外部屏蔽件之該等側面屏蔽件及該頂部屏蔽件經整體形成。
  9. 如請求項1之封裝，其中該封裝併入至自由以下各者組成的族群中選出之一裝置中：一音樂播放器、一視訊播放器、一娛樂單元、一導航裝置、一通信裝置、一行動裝置、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴式裝置、一膝上型電腦、一伺服器及一汽車載具中之一裝置。
  10. 一種製造一封裝之方法，該方法包含： 形成具有第一表面及第二表面之一基板； 形成在該基板之該第二表面上的一接地平面； 形成在該基板之該第一表面上的一外部屏蔽件，該外部屏蔽件包含一或多個側面屏蔽件及一頂部屏蔽件，該等側面屏蔽件電耦接至該接地平面，以使得該頂部屏蔽件經由該等側面屏蔽件電耦接至該接地平面； 形成在該基板之該第一表面上並在該外部屏蔽件內的複數個裝置，該複數個裝置包括一挑釁者裝置；及 形成一引線接合(WB)籠，其係在該基板之該第一表面上並在外部屏蔽件內，使得該WB籠界定內部含有該挑釁者裝置之至少一部分的一內部屏蔽區域，且使得該WB籠之一高度高於該挑釁者裝置， 其中形成該WB籠包含將該WB籠電耦接至該接地平面，在該接地平面中，存在自該WB籠不通過該外部屏蔽件至該接地平面的至少一個路徑。
  11. 如請求項10之方法， 其中該WB籠包含在該基板之該第一表面上之複數個屏蔽引線接合部，且 其中將該WB籠電耦接至該接地平面包含對於該WB籠之每一屏蔽引線接合部，將彼屏蔽引線接合部之一個末端或兩個末端經由不包括該等側面屏蔽件之一路徑電耦接至該接地平面。
  12. 如請求項10之方法，其中形成該WB籠包含形成該WB籠，使得該WB籠之一頂部部分與該外部屏蔽件之該頂部屏蔽件接觸。
  13. 如請求項10之方法，其中形成該WB籠包含形成WB籠，使得該挑釁者裝置之一輸出係在該WB籠之該內部屏蔽區域內。
  14. 如請求項10之方法，其進一步包含形成複數個導電通孔，該複數個導電通孔自該基板之該第一表面延伸至該第二表面並電耦接至鄰近於該基板之該第二表面的該接地平面， 其中形成該WB籠包含將該WB籠電耦接至鄰近於該基板之該第一表面的該複數個導電通孔。
  15. 如請求項10之方法，其中形成該外部屏蔽件包含形成該外部屏蔽件之至少一個側面屏蔽件以直接接觸該接地平面。
  16. 如請求項10之方法，其中形成該外部屏蔽件包含形成該外部屏蔽件以便圍封該複數個裝置及該基板。
  17. 一種封裝，其包含： 一基板，其具有第一表面及第二表面； 一接地平面，其係在該基板之該第二表面上； 用於對該基板之該第一表面進行外部屏蔽的構件，用於外部屏蔽的該構件包含用於側面屏蔽的構件及用於頂部屏蔽的構件，用於側面屏蔽的該構件電耦接至該接地平面，以使得用於頂部屏蔽的該構件經由用於側面屏蔽的該構件電耦接至該接地平面； 複數個裝置，其係在該基板之該第一表面上並在用於外部屏蔽的該構件內，該複數個裝置包括一挑釁者裝置；及 用於內部屏蔽的構件，用於內部屏蔽的該構件係在該基板之該第一表面上並在用於外部屏蔽的該構件內，用於內部屏蔽的該構件界定內部含有該挑釁者裝置之至少一部分的一內部屏蔽區域，且用於內部屏蔽的該構件之一高度高於該挑釁者裝置， 其中用於內部屏蔽的該構件電耦接至該接地平面，在該接地平面中存在自用於內部屏蔽的該構件不通過用於外部屏蔽的該構件至該接地平面之至少一個路徑。
  18. 如請求項17之封裝，其中用於內部屏蔽的該構件之一頂部部分與用於頂部屏蔽的該構件接觸。
  19. 如請求項1之封裝，其中該挑釁者裝置之一輸出係在用於內部屏蔽的該構件之該內部屏蔽區域內。
  20. 如請求項1之封裝，其進一步包含複數個導電通孔，該複數個導電通孔自該基板之該第一表面延伸至該第二表面並電耦接至鄰近於該基板之該第二表面的該接地平面， 其中用於內部屏蔽的該構件電耦接至鄰近於該基板之該第一表面的該複數個導電通孔。
TW107103719A 2017-02-09 2018-02-02 保形屏蔽中之引線接合籠 TW201841325A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/429,144 2017-02-09
US15/429,144 US20180228016A1 (en) 2017-02-09 2017-02-09 Wire-bond cage in conformal shielding

Publications (1)

Publication Number Publication Date
TW201841325A true TW201841325A (zh) 2018-11-16

Family

ID=61157368

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107103719A TW201841325A (zh) 2017-02-09 2018-02-02 保形屏蔽中之引線接合籠

Country Status (3)

Country Link
US (1) US20180228016A1 (zh)
TW (1) TW201841325A (zh)
WO (1) WO2018148006A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114373740A (zh) * 2022-01-19 2022-04-19 中国电子科技集团公司第二十六研究所 电磁屏蔽封装结构、电子器件模组及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11038267B2 (en) * 2018-07-31 2021-06-15 Skyworks Solutions, Inc. Apparatus and methods for electromagnetic shielding using an outer cobalt layer
US10879191B2 (en) 2019-01-07 2020-12-29 Qualcomm Incorporated Conformal shielding for solder ball array
CN111567153B (zh) * 2019-07-18 2021-12-28 深圳市大疆创新科技有限公司 电子设备及其制造方法、无人机、遥控器和移动终端

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738271A (ja) * 1993-07-16 1995-02-07 Nec Kansai Ltd 送受信回路モジュール
US8399972B2 (en) * 2004-03-04 2013-03-19 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
US8373264B2 (en) * 2008-07-31 2013-02-12 Skyworks Solutions, Inc. Semiconductor package with integrated interference shielding and method of manufacture thereof
US8129824B1 (en) * 2008-12-03 2012-03-06 Amkor Technology, Inc. Shielding for a semiconductor package
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114373740A (zh) * 2022-01-19 2022-04-19 中国电子科技集团公司第二十六研究所 电磁屏蔽封装结构、电子器件模组及其制作方法
CN114373740B (zh) * 2022-01-19 2023-08-11 中国电子科技集团公司第二十六研究所 电磁屏蔽封装结构、电子器件模组及其制作方法

Also Published As

Publication number Publication date
WO2018148006A1 (en) 2018-08-16
US20180228016A1 (en) 2018-08-09

Similar Documents

Publication Publication Date Title
US11018713B2 (en) Radio frequency shielding within a semiconductor package
US8987872B2 (en) Electromagnetic interference enclosure for radio frequency multi-chip integrated circuit packages
TW201841325A (zh) 保形屏蔽中之引線接合籠
JP6285228B2 (ja) 通信モジュール
US8872600B2 (en) High frequency circuit module with a filter disposed in a core layer of a circuit substrate
TWI659503B (zh) 微電子裝置
US7477197B2 (en) Package level integration of antenna and RF front-end module
US11495873B2 (en) Device comprising multi-directional antennas in substrates coupled through flexible interconnects
JP2015023473A (ja) アンテナ装置
US11637051B2 (en) Integrated device coupled to a step heat sink configured to provide shielding
KR102108087B1 (ko) 반도체 패키지
JP6244958B2 (ja) 半導体装置
TW201611227A (zh) 封裝結構
JP7298971B2 (ja) 電子デバイスパッケージ、コンピューティングシステム、補剛組立体および方法
EP1694061A2 (en) Television receiving tuner with reduced size and thickness
CN109716510B (zh) 浮置的封装加强肋
US20220344881A1 (en) Multi-line interface for board and substrate
US20230245979A1 (en) Shielded wafer level chip scale package with shield connected to ground via a seal ring
KR20100101496A (ko) 전자파 차폐형 집적모듈