CN114373740B - 电磁屏蔽封装结构、电子器件模组及其制作方法 - Google Patents
电磁屏蔽封装结构、电子器件模组及其制作方法 Download PDFInfo
- Publication number
- CN114373740B CN114373740B CN202210058522.1A CN202210058522A CN114373740B CN 114373740 B CN114373740 B CN 114373740B CN 202210058522 A CN202210058522 A CN 202210058522A CN 114373740 B CN114373740 B CN 114373740B
- Authority
- CN
- China
- Prior art keywords
- lead
- shielding
- shielding piece
- lead wire
- piece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910000679 solder Inorganic materials 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 15
- 239000000853 adhesive Substances 0.000 claims description 11
- 230000001070 adhesive effect Effects 0.000 claims description 11
- 230000006835 compression Effects 0.000 claims description 9
- 238000007906 compression Methods 0.000 claims description 9
- 238000005452 bending Methods 0.000 claims description 3
- 230000000452 restraining effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 8
- 230000010354 integration Effects 0.000 abstract description 7
- 238000012545 processing Methods 0.000 abstract description 7
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000007789 sealing Methods 0.000 description 34
- 238000010586 diagram Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000003292 glue Substances 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 238000005192 partition Methods 0.000 description 5
- 238000003466 welding Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 2
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical group [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000011900 installation process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000026676 system process Effects 0.000 description 1
- 238000007514 turning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明提供一种电磁屏蔽封装结构、电子器件模组及其制作方法，属于半导体电子器件模组技术领域。电磁屏蔽封装结构，包括第一屏蔽件、第二屏蔽件及引线，引线的两端分别导电连接在第一屏蔽件上，引线的两端之间为连接部，连接部弯曲并导电连接在第二屏蔽件上；电子器件模组，包括上述的电磁屏蔽封装结构，还包括电子元件，电子元件设置在第一屏蔽件及第二屏蔽件之间；电子器件模组的制作方法，包括以下步骤：将引线的两端导电连接到第一屏蔽件上，使连接部朝向远离第一屏蔽件的方向弯曲，将连接部导电连接在第二屏蔽件上。本发明屏蔽效果良好，利于多个电子器件高密度集成，增加了引线强度，不易发生偏转、倾倒，便于加工制造。
Description
技术领域
本发明涉及半导体电子器件模组技术，特别是涉及一种电磁屏蔽封装结构、电子器件模组及其制作方法。
背景技术
目前，通常在电路板上安装金属框架与封盖，以实现射频模组内部电路的电磁屏蔽。模组内部电子器件之间是通过金属框架内部设置的屏蔽隔墙实现分腔隔离。现有工艺中，金属框架与封盖采用平行缝焊等工艺焊接在一起，封盖只能在金属框架的外框四周形成连接，而金属框架内部的屏蔽隔墙顶部与封盖之间无法焊接，容易发生接触连接不好，导电不良，导致隔腔之间的电磁屏蔽效果较差。此外，屏蔽隔墙的厚度较大，难以小型化、微型化，不利于多个电子器件的高密度集成。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种电磁屏蔽封装结构、电子器件模组及其制作方法，用于解决现有技术中隔腔间电磁屏蔽效果差，难以高密度集成的问题。
为实现上述目的及其他相关目的，本发明提供一种电磁屏蔽封装结构，包括第一屏蔽件、第二屏蔽件及引线，所述第一屏蔽件与所述第二屏蔽件之间存在间距，所述引线的两端分别导电连接在所述第一屏蔽件上，所述引线的端部与所述第一屏蔽件的连接处为连接点，两个所述连接点之间间距设置，所述引线两端之间为连接部，所述连接部弯曲并导电连接在所述第二屏蔽件上，所述引线为带状，所述连接部朝向所述引线的法线方向弯曲，所述第二屏蔽件上对应于所述引线的连接部设置有凹槽，当所述第二屏蔽件与所述引线的连接部连接时，所述引线进入所述凹槽中。
可选地，所述凹槽的截面形状为长方形或者拱形。
可选地，所述引线为弧状拱形。
可选地，所述引线为若干个，若干所述引线沿预设轨迹设置，所述预设轨迹将所述第一屏蔽件及所述第二屏蔽件之间划分为两个或两个以上区域。
可选地，所述凹槽内盛放导电胶或焊料，所述引线通过所述导电胶或所述焊料与所述第二屏蔽件连接。
本发明还提供一种电子器件模组，包括上述的电磁屏蔽封装结构，还包括电子元件，所述电子元件设置在所述第一屏蔽件及所述第二屏蔽件之间。
本发明还提供一种电子器件模组的制作方法，用于制作上述的电子器件模组，包括以下步骤：
所述引线两端之间为连接部，将所述引线的两端分别导电连接到所述第一屏蔽件上，并使所述连接部弯曲，所述引线的端部与所述第一屏蔽件的连接处为连接点，两个所述连接点之间间距设置；
所述弯曲后的连接部靠近所述第二屏蔽件，并导电连接在所述第二屏蔽件上。
可选地，所述引线与所述第二屏蔽件连接时，所述第二屏蔽件与所述引线的连接部互相接近，并压缩所述引线预设尺寸，使所述引线部与第二屏蔽件紧密接触。
可选地，所述引线与所述第二屏蔽件连接时，所述第二屏蔽件设置在所述第一屏蔽件的下方，所述第一屏蔽件设置有引线的一侧朝向所述第二屏蔽件。
可选地，所述第一屏蔽件靠近所述第二屏蔽件的一侧上设置有支撑件，提供装配对位夹具，当所述引线与所述第二屏蔽件连接时，所述装配对位夹具约束所述第二屏蔽件与所述支撑件之间的间距，当所述引线与所述第二屏蔽件连接后，移除所述装配对位夹具，所述第二屏蔽件向所述第一屏蔽件移动至所述支撑件上，完成对引线的压缩。
可选地，所述电子元件为集成电路芯片。
本发明提供的一种电磁屏蔽封装结构、电磁屏蔽封装结构的制作方法及电子器件模组，具有以下有益效果：由于第一屏蔽件与第二屏蔽件之间连接有引线，使第一屏蔽件与第二屏蔽件之间形成良好的连通，保证屏蔽效果。引线尺寸细小，有利于多个电子器件的加工时的高密度集成。同时，引线与第一屏蔽件的两个连接点之间间距设置，增加了引线的结构强度，在于第二屏蔽件进行连接时，不易发生偏转、倾倒，便于电磁屏蔽封装结构的加工制造。
附图说明
图1显示为本发明实施例中电磁屏蔽封装结构的示意图；
图2显示为本发明实施例中封盖设置有凹槽一侧的示意图；
图3显示为本发明实施例中电路板顶面的示意图；
图4显示为本发明实施例中步骤S1的示意图；
图5显示为本发明实施例中步骤S2、S3的示意图；
图6显示为本发明实施例中步骤S4的示意图；
图7显示为本发明实施例中封盖与引线完成连接后的示意图；
图8显示为本发明实施例中步骤S5的示意图；
图9显示为本发明实施例中装配对位夹具的示意图；
图10显示为本发明实施例中装配对位夹具的剖面示意图。
附图标记说明
电路板1、封盖2、引线3、接地焊盘4、电子元件5、凹槽6、外框7、接地极8、帽檐结构9、装配对位夹具10、分部11、开口12、限位部13、沉腔14。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
如图1～图3所示，本实施例提供一种电磁屏蔽封装结构，包括第一屏蔽件、第二屏蔽件及引线3，引线3的两端分别导电连接在第一屏蔽件上，引线3的端部与第一屏蔽件的连接处为连接点，两个连接点之间间距设置，引线3两端之间为连接部，连接部弯曲并导电连接在第二屏蔽件上。本实施例中，引线3键合在第一屏蔽件上，引线3的连接部焊接在第二屏蔽件上，引线3键合加工效率高，连接可靠。
第一屏蔽件、第二屏蔽件接地后形成零电位，能够对第一屏蔽件与第二屏蔽件之间的电子元件5进行电磁屏蔽。同时，引线3尺寸细小，有利于多个电子器件的加工时的高密度集成。同时，引线3与第一屏蔽件的两个连接点之间间距设置，增加了引线3的结构强度，在于第二屏蔽件进行连接时，不易发生偏转、倾倒，便于电磁屏蔽封装结构的加工制造。同时，电子设备生产线中通常设置有用于引线3键合的设备，因此引线3在连接到第一屏蔽件上时，无需额外增加用于引线3键合的设备。
引线3的连接部可以弯曲为梯形，也可以弯曲为三角形。本实施例中，引线3光顺连续，弯曲为弧状的拱形。引线3光顺连续，在受到法线等方向的挤压时，应力可以在引线3中均匀传递，不会产生应力集中，避免引线3弯折，保证引线3的良好弹性。
具体的，引线3可以为线状，也可以为带状。线状的引线3尺寸小，有利于进一步降低屏蔽结构的尺寸，有利于集成。本实施例中，引线3为带状，连接部朝向引线3的法线方向弯曲，带状引线3在弯曲后，能够提高引线3在其宽度方向的抗弯强度，防止引线3在受到法线方向的压力后朝向宽度方向弯折，避免引线3意外与屏蔽结构内的其他导线接触而发生短路等问题。本实施例中，引线3为金带，相比金丝则在压缩过程中及压缩后具有更好的机械性能，不容易往侧边形变倾斜，从而具有更高的可靠性。
本实施例中，第一屏蔽件上对应于引线3设置有凹槽6，引线3的连接部通过凹槽6连接在第二屏蔽件上。凹槽6可以用于融入焊料或导电胶，便于引线3与第二屏蔽部之间的连接。焊料与导电胶在焊接过程中具有一定的流动性，能够与引线3良好接触，防止因接触不良导致的屏蔽效果降低。
第一屏蔽件与第二屏蔽件之间为屏蔽位，屏蔽位用于安设射频器件等待屏蔽件。引线3为若干，若干引线3沿预设的轨迹设置，将屏蔽位分隔为两个以上的屏蔽隔腔。本实施例中，引线3分别沿横向及竖向阵列设置，将屏蔽位分隔为多个屏蔽隔腔。单位距离内引线3越多，则屏蔽效果越好，但焊接量也越大，实际引线3数量可以根据屏蔽需求及加工能力合理选择。
本实施例中，第一屏蔽件为电路板1，电路板1上设置有多层金属布线，第二屏蔽件为封盖2，电路板1与封盖2之间平行设置。第一屏蔽件与第二屏蔽件之间设置有外框7作为支撑件，外框7用于支撑第一屏蔽件及第二屏蔽件，保持第一屏蔽件与第二屏蔽件之间的相对位置。
电路板1靠近封盖2的一侧为顶面，顶面上设置有绕电路板1沿电路板1的边缘设置一圈接地焊盘4，外框7通过设置在电路板1边缘上的接地焊盘4焊接在电路板1上。外框7的一个端面连接在端面上，外框7的另一个端面与封盖2连接。封盖2对应于外框7端面设置有帽檐结构9，帽檐结构9与外框7配合，便于封盖2在安装的过程中对封盖2进行定位。外框7采用导电材料制成并与封盖2及电路板1之间导电连接，外框7也起到屏蔽作用。电路板1上还设置有互连过孔，互连过孔垂直于电路板1。接地焊盘4通过互相过孔连接至电路板1的接地电极，接地电极接地，使第一屏蔽件、第二屏蔽件、引线3及外框7成为零电位，实现对安设在内的射频器件的电磁屏蔽。
本实施例还提供一种电子器件模组，其特征在于：包括上述的电磁屏蔽封装结构，还包括电子元件5，电子元件5设置在第一屏蔽件及第二屏蔽件之间。本实施例中，电子元件5为集成电路芯片。
如图4～图8所示，本实施例还提供一种电子器件模组的制作方法，用于制作上述的电子器件模组，包括以下步骤：
首先将引线3的两端分别导电连接到第一屏蔽件上，并使连接部朝向远离第一屏蔽件的方向弯曲。引线3的端部与第一屏蔽件的连接处为连接点，两个连接点之间间距设置。然后将连接部导电连接在第二屏蔽件上。
本实施例中，引线3的两端采用引线3键合机键合到第一屏蔽件上，引线3键合连接速度快、效率高，连接可靠。同时，在电路板1的生产过程中为常用设备，易于获得，无需增加其他连接设备。
将引线3的连接部连接到第二屏蔽件上时，第二屏蔽件朝向引线3的连接部移动，使引线3部变形，并压缩预设的尺寸，引线3受压变形后，产生弹性力，使引线3紧密贴合在第二屏蔽上，保证引线3与第二屏蔽件之间的良好接触。第二屏蔽件上设置有凹槽6，凹槽6的开口12朝向引线3设置，凹槽6内盛放导电胶或焊料，当引线3与第二屏蔽部连接时，引线3的连接部进入凹槽6内，浸没在焊料或导电胶中。通过凹槽6内的导电胶或焊料对引线3进行焊接，焊料或导电胶使引线3与第二屏蔽件良好接触，保证引线3与封盖2之间导电良好。
具体的，本实施例电磁屏蔽封装结构在制作时，包括如下步骤：
S1、预先制作电路板1、外框7及封盖2。封盖2上设置有凹槽6及帽檐结构9。
电路板1上设置有多层的金属布线以及垂直互连过孔。电路板1靠近封盖2的一侧上还加工有多个键合接地焊盘4，多个接地焊盘4可以分为个组，同组内的接地焊盘4沿直线依次排列设置，相邻接地焊盘4之间间距设置。不同组的接地焊盘4之间沿不同方向设置。可以根据实际需求，对接地焊盘4进行连接，实现各个电路之间的屏蔽分区。本实施例中，接地焊盘4形状为长方形，长为0.2mm～1mm、宽为0.1mm～0.5mm，焊盘表面材料可为金，以便于后续键合引线3时的键合。
电路板1可为印制电路板1、高温共烧陶瓷电路板1、低温共烧陶瓷电路板1、硅基电路板1、玻璃基电路板1、树脂基电路板1等。其中，硅基电路板1、玻璃基电路板1可采用硅通孔技术、玻璃通孔等微机电系统工艺加工，高温共烧陶瓷电路板1、低温共烧陶电路板1采用相应的高温或低温共烧陶瓷工艺加工，印制电路板1、树脂基电路板1可采用层压、键合、光刻、湿法腐蚀、电镀等工艺加工。本实施例中，电路板1层数为4～30层。
封盖2的凹槽6与帽檐结构9、外框7的加工可采用高精密的机械加工、化学湿法腐蚀、反应离子刻蚀等工艺方法，凹槽6与设置在电路板1上的用于引线3键合的接地焊盘4相对应。
凹槽6的开口12形状可为长方形、圆形或者椭圆形，凹槽6的截面形状可为长方形或者拱形，封盖2的厚度可为0.1mm～0.3mm，凹槽6的深度为0.05～0.1mm，帽檐结构9与封盖2靠近引线3的一侧之间的间距也为0.05mm～0.1mm。外框7的高度为0.5mm～1.5mm，封盖2、引线3的材料可为金、银、铝、镍、铜或者上述材料的合金，引线3为丝状或条带状。
S2、采用回流焊、共晶焊等方式将电子器件及外框7连接在电路板1的顶面。焊料可选用锡铅、金锡、铜锡等。
S3、将封盖2设置有凹槽6的面朝上，使凹槽6的开口12朝向上，然后在凹槽6中放置焊料或导电胶，并将引线3键合在电路板1上的接地焊盘4上。焊料或导电胶可采用点胶机等设备采用自动点胶或打印的方式填充在封盖2上，也可采用丝网印刷等方式，焊料可为锡铅、金锡、铜锡等，导电胶可为导电银浆。
引线3的一端键合在接地焊盘4的一点上，然后从接地焊盘4上的一点引出，将引线3的另一端键合在接地焊盘4的另一点上，引线3的两端之间存在间距，从而使引线3形成一个具有一定高度的弧状拱形。本实施例中，引线3的两端分别键合在长方形的接地焊盘4的两个对角位置上。根据电磁屏蔽隔离的设计需要，在相应的接地焊盘4上设置引线3。引线3键合后的高度可以高于外框7高度，本实施例中，引线3键合后高出外框7的高度为0.2mm～0.5mm。
S4、提供装配对位夹具10，将完成外框7焊接及引线3键合的电路板1的顶部朝下，安装固定在装配对位夹具10中，再将有焊料或导电胶的封盖2对准电路板1，由下向上扣在装配对位夹具10上后进行高温处理。高温处理后，引线3的弧状拱形结构的顶部固定在封盖2凹槽6中的焊料或导电胶中，使得引线3与封盖2形成良好的力学及电学连接。封盖2扣在装配对位夹具上时，引线3被首次压缩，以使引线3与凹槽6内的焊料或导电胶良好接触，以保证高温处理后引线3与封盖2的良好连接。
如图9～图10所示，装配对位夹具10为与电路板1上外框7形状相应的环形，环形两侧的开口12分别用于与外框7及封盖2配合。装配对位夹具10由两个可以拆卸组合的分部11组成，在实际使用时，装配对位夹具10的两个分部11先组合在一起，套在电路板1上的外框7上，然后将封盖2置入装配对位夹具10上。
装配对位夹具10约束封盖2与电路板1顶面之间的间距，从而约束封盖2对电路板1上引线3的压缩量。在引线3与封盖2连接完成后，可以将装配对位夹具10的两个分部11拆开，便于从封盖2与外框7之间取出装配对位夹具10。
具体的，如图1所示，装配对位夹具10的一侧上设置有用于固定放置外框7的沉腔14，沉腔14的形状尺寸与外框7相匹配，装配对位夹具10通过沉腔14套设在外框7上，沉腔14与外框7之间的间隙控制在0.05mm～0.1mm。
装配对位夹具10的另一侧上设置有封盖2匹配的开口12，开口12的形状与封盖2相适应，以实现对封盖2在的定位。装配对位夹具10在封盖2与外框7之间的部分为限位部13，封盖2及外框7装夹在装配对位夹具10上后，限位部13厚度即封盖2与外框7的间距。引线3键合后的高度大于外框7高度，限位部13厚度小于引线3键合后的高度与外框7高度的差值使得引线3能够伸入凹槽6结构中。
S5、将固定在所述装配对位夹具10中的所述电路板1翻转过来，使封盖2在电路板1的上方，缓慢移除装配对位夹具10，使封盖2自然下落至外框7上。调整封盖2位置，然后与外框7进行平行缝焊或者激光封焊而形成一体，完成电磁屏蔽封装结构的制作。在封盖2下落过程中，引线3被向下二次压缩，引线3向下二次压缩的高度即为装配对位夹具10的限位部13厚度。
值得注意的是，引线3整体向下压缩的高度值不宜过大，否则会使得键合焊盘上键合点的应力增大，长期易疲劳，影响可靠性，并且过大的压缩键合引线3，容易造成引线3与附近电路之间短路。引线3整体向下压缩的高度值等于首次压缩的高度值加上二次压缩的高度值，引线3整体向下压缩的理论值等于引线3高出外框7的高度加上封盖2进入外框7内的高度并减去凹槽6的深度。但是实际情况下，由于凹槽6内填充有导电胶或焊料，引线3的连接部不能完全到达凹槽6的顶部，实际引线3的实际压缩量会略大于理论值，因此引线3的压缩量可以适度选取较小值。本实施例中，引线3向下压缩的高度为0.05mm～2mm。
综上所述，本实施例提供的一种电磁屏蔽封装结构、电磁屏蔽封装结构的制作方法及电子器件模组，由于第一屏蔽件与第二屏蔽件之间连接有引线，使第一屏蔽件与第二屏蔽件之间形成良好的连通，保证屏蔽效果。引线尺寸细小，有利于多个电子器件的加工时的高密度集成。同时，引线与第一屏蔽件的两个连接点之间间距设置，增加了引线的结构强度，在于第二屏蔽件进行连接时，不易发生偏转、倾倒，便于电磁屏蔽封装结构的加工制造。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种电磁屏蔽封装结构，其特征在于：包括第一屏蔽件、第二屏蔽件及引线，所述第一屏蔽件与所述第二屏蔽件之间存在间距，所述引线的两端分别导电连接在所述第一屏蔽件上，所述引线的端部与所述第一屏蔽件的连接处为连接点，两个所述连接点之间间距设置，所述引线两端之间为连接部，所述连接部弯曲并导电连接在所述第二屏蔽件上，所述引线为带状，所述连接部朝向所述引线的法线方向弯曲，所述第二屏蔽件上对应于所述引线的连接部设置有凹槽，当所述第二屏蔽件与所述引线的连接部连接时，所述引线进入所述凹槽中。
2.根据权利要求1所述的电磁屏蔽封装结构，其特征在于：所述凹槽的截面形状为长方形或者拱形。
3.根据权利要求1所述的电磁屏蔽封装结构，其特征在于：所述引线为弧状拱形。
4.根据权利要求1所述的电磁屏蔽封装结构，其特征在于：所述引线为若干个，若干所述引线沿预设轨迹设置，所述预设轨迹将所述第一屏蔽件及所述第二屏蔽件之间划分为两个或两个以上区域。
5.根据权利要求1所述的电磁屏蔽封装结构，其特征在于：所述凹槽内盛放导电胶或焊料，所述引线进入所述凹槽中所述引线通过所述导电胶或所述焊料与所述第二屏蔽件连接。
6.一种电子器件模组，其特征在于：包括如权利要求1～5任一项所述的电磁屏蔽封装结构，还包括电子元件，所述电子元件设置在所述第一屏蔽件及所述第二屏蔽件之间。
7.一种电子器件模组的制作方法，其特征在于，用于制作如权利要求6所述的电子器件模组，包括以下步骤：
所述引线两端之间为连接部，将所述引线的两端分别导电连接到所述第一屏蔽件上，并使所述连接部弯曲，所述引线的端部与所述第一屏蔽件的连接处为连接点，两个所述连接点之间间距设置；
所述弯曲后的连接部靠近所述第二屏蔽件，并导电连接在所述第二屏蔽件上。
8.根据权利要求7所述的电子器件模组的制作方法，其特征在于：所述引线与所述第二屏蔽件连接时，所述第二屏蔽件与所述引线的连接部互相接近，并压缩所述引线预设尺寸，使所述引线部与第二屏蔽件紧密接触。
9.根据权利要求7所述的电子器件模组的制作方法，其特征在于：所述引线与所述第二屏蔽件连接时，所述第二屏蔽件设置在所述第一屏蔽件的下方，所述第一屏蔽件设置有引线的一侧朝向所述第二屏蔽件。
10.根据权利要求7所述的电子器件模组的制作方法，其特征在于：所述第一屏蔽件靠近所述第二屏蔽件的一侧上设置有支撑件，提供装配对位夹具，当所述引线与所述第二屏蔽件连接时，所述装配对位夹具约束所述第二屏蔽件与所述支撑件之间的间距，当所述引线与所述第二屏蔽件连接后，移除所述装配对位夹具，所述第二屏蔽件向所述第一屏蔽件移动至所述支撑件上，完成对引线的压缩。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210058522.1A CN114373740B (zh) | 2022-01-19 | 2022-01-19 | 电磁屏蔽封装结构、电子器件模组及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210058522.1A CN114373740B (zh) | 2022-01-19 | 2022-01-19 | 电磁屏蔽封装结构、电子器件模组及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114373740A CN114373740A (zh) | 2022-04-19 |
| CN114373740B true CN114373740B (zh) | 2023-08-11 |
Family
ID=81187782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210058522.1A Active CN114373740B (zh) | 2022-01-19 | 2022-01-19 | 电磁屏蔽封装结构、电子器件模组及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114373740B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104981347A (zh) * | 2014-04-18 | 2015-10-14 | 华为终端有限公司 | 一种屏蔽膜、屏蔽电路板及终端设备 |
| CN205542768U (zh) * | 2016-02-03 | 2016-08-31 | 深圳佰维存储科技有限公司 | Sip封装结构 |
| CN106532290A (zh) * | 2016-12-27 | 2017-03-22 | 同方威视技术股份有限公司 | 电连接器及与其配合的配合电连接器 |
| TW201841325A (zh) * | 2017-02-09 | 2018-11-16 | 美商高通公司 | 保形屏蔽中之引線接合籠 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9627230B2 (en) * | 2011-02-28 | 2017-04-18 | Qorvo Us, Inc. | Methods of forming a microshield on standard QFN package |
-
2022
- 2022-01-19 CN CN202210058522.1A patent/CN114373740B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104981347A (zh) * | 2014-04-18 | 2015-10-14 | 华为终端有限公司 | 一种屏蔽膜、屏蔽电路板及终端设备 |
| CN205542768U (zh) * | 2016-02-03 | 2016-08-31 | 深圳佰维存储科技有限公司 | Sip封装结构 |
| CN106532290A (zh) * | 2016-12-27 | 2017-03-22 | 同方威视技术股份有限公司 | 电连接器及与其配合的配合电连接器 |
| TW201841325A (zh) * | 2017-02-09 | 2018-11-16 | 美商高通公司 | 保形屏蔽中之引線接合籠 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114373740A (zh) | 2022-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9305889B2 (en) | Leadless integrated circuit package having standoff contacts and die attach pad | |
| JP4814639B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US11476172B2 (en) | Radio frequency module | |
| EP1137066A2 (en) | Semiconductor device and process of production of same | |
| CN100527412C (zh) | 电子电路模块及其制造方法 | |
| US20020042163A1 (en) | Stacked semiconductor package and fabricating method thereof | |
| KR20050016130A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN109244045B (zh) | 一种厚膜基板小型化金属管壳封装结构 | |
| KR100226335B1 (ko) | 플라스틱 성형회로 패키지 | |
| US20230395483A1 (en) | Semiconductor device | |
| CN114373740B (zh) | 电磁屏蔽封装结构、电子器件模组及其制作方法 | |
| KR20200089615A (ko) | 패키지 | |
| KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| US20110068451A1 (en) | Multi-chip semiconductor connector | |
| JPH0558657B2 (zh) | ||
| JPH10256318A (ja) | 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法 | |
| CN218039190U (zh) | 一种双面封装产品 | |
| JP2018152390A (ja) | 電子部品および電子部品の製造方法 | |
| KR100243023B1 (ko) | 반도체 패키지와 그 제조방법 및 그 적층방법 | |
| KR100891652B1 (ko) | 반도체 칩 실장용 기판 | |
| US6645794B2 (en) | Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding | |
| CN115579346A (zh) | 功率模块的连接结构、封装结构以及制作工艺 | |
| JP2003007954A (ja) | 樹脂封止型半導体装置の製造方法 | |
| CN114743950A (zh) | 一种双面封装产品及其加工方法 | |
| CN114334683A (zh) | 一种侧面贴件封装结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |