TWI581380B - 封裝結構及屏蔽件與其製法 - Google Patents

封裝結構及屏蔽件與其製法 Download PDF

Info

Publication number
TWI581380B
TWI581380B TW104123382A TW104123382A TWI581380B TW I581380 B TWI581380 B TW I581380B TW 104123382 A TW104123382 A TW 104123382A TW 104123382 A TW104123382 A TW 104123382A TW I581380 B TWI581380 B TW I581380B
Authority
TW
Taiwan
Prior art keywords
metal oxide
magnetic metal
oxide layer
protective layer
package structure
Prior art date
Application number
TW104123382A
Other languages
English (en)
Other versions
TW201705384A (zh
Inventor
許聰賢
鍾興隆
朱德芳
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW104123382A priority Critical patent/TWI581380B/zh
Priority to CN201510456892.0A priority patent/CN106373926B/zh
Publication of TW201705384A publication Critical patent/TW201705384A/zh
Application granted granted Critical
Publication of TWI581380B publication Critical patent/TWI581380B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

封裝結構及屏蔽件與其製法
本發明係有關一種封裝結構，尤指一種具屏蔽件之封裝結構及該屏蔽件與其製法。
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。目前無線通訊技術已廣泛應用於各式各樣的消費性電子產品以利接收或發送各種無線訊號，而為提升電性品質，多種半導體產品具有屏蔽之功能，以防止電磁干擾(Electromagnetic Interference，簡稱EMI)產生。
目前的電子產品均朝向小型化及高速化的目標發展，尤其是通訊產業的發展已普遍運用整合於各類電子產品，例如行動電話(Cell phone)、膝上型電腦(laptop)等。上述之電子產品需使用高頻的射頻晶片，且射頻晶片可能相鄰設置數位積體電路、數位訊號處理器(Digital Signal Processor，簡稱DSP)或基頻晶片(Base Band)，因而互相造成電磁干擾的現象，故必需進行電磁屏蔽(Electromagnetic Shielding)處理。
如第1圖所示，習知射頻模組1係將複數電子元件11電性連接在一承載件10上，再以係如環氧樹脂之封裝材13包覆各該電子元件11，並於該封裝材13上罩設一金屬薄膜12。該射頻模組1藉由該金屬薄膜12保護該些電子元件11免受外界EMI影響。
惟，習知射頻模組1中，該金屬薄膜12製程時間冗長及成本極高。
再者，該金屬薄膜12係形成於該封裝材13之外面以達防止EMI之功效，亦即該金屬薄膜12與干擾源(即該電子元件11)間隔有該封裝材13，故當該電子元件11為低頻元件時，即使該金屬薄膜12覆蓋該封裝材13之上面與側面，該金屬薄膜12之屏蔽效果仍然不佳，導致該低頻之電子元件11之訊號容易發生錯誤。
因此，如何克服上述習知技術之種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係揭露一種封裝結構，係包括：電子元件；屏蔽件，係結合於該電子元件上，且該屏蔽件係包含磁性金屬氧化層與設於該磁性金屬氧化層上之保護層；以及封裝材，係覆蓋該電子元件與該屏蔽件。
前述之封裝結構中，該電子元件係為主動元件或被動元件。
前述之封裝結構中，形成該磁性金屬氧化層之材質係 包含錳鋅鐵氧磁體或鎳鋅鐵氧磁體。
前述之封裝結構中，形成該保護層之材質係包含低溫共燒多層陶瓷、高溫共燒多層陶瓷、金屬或玻璃。
前述之封裝結構中，該磁性金屬氧化層之相對兩側設有該保護層；或者，該磁性金屬氧化層之其中一側設有該保護層。
前述之封裝結構中，該屏蔽件係藉由一結合層結合於該電子元件上，使該結合層形成於該屏蔽件與該電子元件之間。
前述之封裝結構中，該屏蔽件係完全或部分遮蓋該電子元件。
前述之封裝結構中，該屏蔽件之部分表面係外露於該封裝材。
前述之封裝結構中，復包括承載件，係承載該電子元件並與該電子元件電性連接。
本發明亦提供一種屏蔽件之製法，係包括：形成磁性金屬氧化層於一保護層上；以及壓合該磁性金屬氧化層與該保護層。
前述之製法中，復包括於壓合前，堆疊結合層於該磁性金屬氧化層上，使該磁性金屬氧化層位於該保護層與該結合層之間。
前述之製法中，該磁性金屬氧化層藉由塗膠印刷方式形成於該保護層上。
前述之製法中，復包括於壓合後，進行燒結或固化製 程。
本發明復提供一種屏蔽件，係包括：磁性金屬氧化層；以及保護層，係形成於該磁性金屬氧化層之一表面上。
前述之屏蔽件及其製法中，該磁性金屬氧化層之材質係包含錳鋅鐵氧磁體或鎳鋅鐵氧磁體。
前述之屏蔽件及其製法中，該保護層之材質係包含低溫共燒多層陶瓷、高溫共燒多層陶瓷、金屬或玻璃。
前述之屏蔽件及其製法中，復包括於壓合前，堆疊另一保護層於該磁性金屬氧化層上，使該磁性金屬氧化層位於該些保護層之間。例如，形成該另一保護層之材質係包含低溫共燒多層陶瓷、高溫共燒多層陶瓷、金屬或玻璃。
由上可知，本發明之封裝結構中，係藉由該屏蔽件直接結合於該電子元件上之設計，而非將屏蔽件設於封裝材外面之習知技術，故本發明之屏蔽件能有效對該電子元件產生屏蔽效果，以避免該電子元件之訊號發生錯誤。
再者，藉由將該屏蔽件設於該封裝材內部，可避免習知於封裝材外形成金屬薄膜所導致製程時間長及成本高等之問題。
1‧‧‧射頻模組
10、20‧‧‧承載件
11、21、21’‧‧‧電子元件
12‧‧‧金屬薄膜
13、23、23’‧‧‧封裝材
2,2’、3、3’‧‧‧封裝結構
21a‧‧‧上表面
21b‧‧‧下表面
210、210’‧‧‧導電元件
22、22’、32、32’‧‧‧屏蔽件
22a‧‧‧第一表面
22b‧‧‧第二表面
220‧‧‧磁性金屬氧化層
221、221’‧‧‧保護層
24‧‧‧結合層
S‧‧‧切割路徑
第1圖係為習知射頻模組之剖面示意圖；第2圖係為本發明之封裝結構之第一實施例的剖面示意圖；其中，第2’及2”圖係為第2圖的其它實施例；第2A至2C圖係為本發明之封裝結構之屏蔽件的製法之立體示意圖；其中，第2C’圖係為第2C圖的局部剖面 示意圖；以及第3圖係為本發明之封裝結構之第二實施例的剖面示意圖；其中，第3’圖係為第3圖的另一實施例。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“下”、“第一”、“第二”、“兩”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2圖係為本發明之封裝結構2之第一實施例之剖面示意圖。於本實施例中，該封裝結構2係為系統級封裝(System in package，簡稱SiP)之射頻(Radio frequency，簡稱RF)模組。
如第2圖所示，該封裝結構2係包括：複數電子元件21,21’、結合於部分該電子元件21上之一屏蔽件22、以 及包覆該些電子元件21,21’與該屏蔽件22之封裝材23。
於本實施例中，該封裝結構2之製法係先將一屏蔽件22結合於部分該電子元件21上，再以封裝材23包覆該些電子元件21,21’與該屏蔽件22。
所述之電子元件21,21’係為如半導體晶片之主動元件、或如電阻、電容及電感之被動元件。
於本實施例中，部分該電子元件21係為低頻主動元件，且該低頻係指3兆赫(MHz)以下，而部分該電子元件21’係為被動元件。
所述之屏蔽件22係具有相對之第一表面22a與第二表面22b，且該屏蔽件22之第一表面22a藉由一結合層24接觸結合於該電子元件21之上表面21a上，使該結合層24形成於該屏蔽件22之第一表面22a與該電子元件21之間。
於本實施例中，該屏蔽件22係包含一磁性金屬氧化層220(magnetic metal oxide)與夾設該磁性金屬氧化層220之兩保護層221,221’。具體地，形成該磁性金屬氧化層220之材質係包含錳鋅(Mn-Zn)鐵氧磁體(ferrite)或鎳鋅(Ni-Zn)鐵氧磁體，且形成該保護層221,221’之材質係包含低溫共燒多層陶瓷(Low Temperature Co-fired Ceramic，簡稱LTCC)、高溫共燒多層陶瓷(High Temperature Co-fired Ceramic，簡稱HTCC)、金屬或玻璃。
再者，該屏蔽件22係完全遮蓋該電子元件21，如第2圖所示。或者，該屏蔽件22’亦可部分遮蓋該電子元件 21，如第2’圖所示。
又，形成該結合層24之材質係為環氧樹脂(epoxy)或黏膜(film)。
所述之封裝材23未形成於該屏蔽件22之第一表面22a與該些電子元件21,21’之間。
於本實施例中，該屏蔽件22之第二表面22b未外露於該封裝材23。於其它實施例中，可藉由移除該封裝材23之部分材質，使該屏蔽件22之第二表面22b外露於該封裝材23’，如第2’圖所示。
另外，所述之封裝結構2復包括一承載件20，係供承載該些電子元件21,21’，如該電子元件21以其下表面21b結合至該承載件20上。例如，該承載件20係為電路板或陶瓷板，其表面形成有電性連接該些電子元件21,21’之線路層(圖略)。具體地，如第2圖所示之覆晶方式，該電子元件21以複數如導電凸塊之導電元件210電性連接該線路層。或者，如第2”圖所示之打線方式，該電子元件21以複數如銲線之導電元件210’電性連接該線路層。
再者，該承載件20亦可有內部線路層(圖略)，且該承載件20可藉由複數銲球(圖略)外接如電路板之其它電子裝置(圖略)。然而，有關承載件20之種類繁多，並不限於圖示。
第2A至2C圖係為本發明之屏蔽件22的製法之立體示意圖。
如第2A圖所示，藉由塗膠印刷(paste printing)方式 形成磁性金屬氧化層220於一保護層221上。
如第2B圖所示，堆疊另一保護層221’於該磁性金屬氧化層220上，使該磁性金屬氧化層220位於該些保護層221,221’之間。
如第2C及2C’圖所示，壓合該磁性金屬氧化層220與該些保護層221,221’，使該屏蔽件22之結構平整，再以燒結(cofired)或固化(curing)方式，使該屏蔽件22之結構緊密結合。之後以切割(saw)或雷射劃線(laser scribing)方式沿如第2C圖所示之切割路徑S進行切單(singulation)製程，以獲取複數個屏蔽件22。
於另一實施例中，當進行第2B圖所示之製程時，亦可堆疊該結合層24於該磁性金屬氧化層220上，即以該結合層24取代該另一保護層221’，如第3圖所示，使該磁性金屬氧化層220位於該保護層221與該結合層24之間。因此，如第3圖所示之封裝結構3之第二實施例，其屏蔽件32僅於該磁性金屬氧化層220之上側具有該保護層221，且該保護層221可選擇性外露於該封裝材23’。
另外，如第3’圖所示，該封裝結構3’之屏蔽件32’亦可僅於該磁性金屬氧化層220之下側具有該保護層221，但該磁性金屬氧化層220不會外露於該封裝材23。
本發明復提供一種屏蔽件22,32，係包括：一磁性金屬氧化層220、以及形成於該磁性金屬氧化層220之一表面上的一保護層221。
所述之磁性金屬氧化層220之材質係包含錳鋅鐵氧磁 體或鎳鋅鐵氧磁體。
所述之保護層221之材質係包含低溫共燒多層陶瓷、高溫共燒多層陶瓷、金屬或玻璃。
於一實施例中，所述之屏蔽件22復包括另一保護層221’，係形成於該磁性金屬氧化層220之另一表面上，使該磁性金屬氧化層220位於該些保護層221,221’之間，且形成該另一保護層221’之材質係包含低溫共燒多層陶瓷、高溫共燒多層陶瓷、金屬或玻璃。
綜上所述，本發明之封裝結構中，主要藉由該屏蔽件直接結合於該電子元件上之設計，使該屏蔽件設於該封裝材內部，而非將該屏蔽件設於該封裝材外面，故縮短屏蔽與干擾源距離，以最佳化低頻電磁場隔離效果，使該屏蔽件能有效對低頻之電子元件產生屏蔽效果，而避免該低頻之電子元件之訊號發生錯誤。
再者，由於該屏蔽件直接結合接觸於該低頻之電子元件上，可對該低頻之電子元件提供完整良好之低頻磁場屏蔽。
又，該屏蔽件設於該封裝材內部，以避免習知於封裝材外形成金屬薄膜所導致製程時間長及成本高等之問題。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧封裝結構
20‧‧‧承載件
21、21’‧‧‧電子元件
21a‧‧‧上表面
21b‧‧‧下表面
210‧‧‧導電元件
22‧‧‧屏蔽件
22a‧‧‧第一表面
22b‧‧‧第二表面
220‧‧‧磁性金屬氧化層
221、221’‧‧‧保護層
23‧‧‧封裝材
24‧‧‧結合層

Claims (21)

  1. 一種封裝結構，係包括：電子元件；屏蔽件，係藉由一結合層結合於該電子元件上，使該結合層形成於該屏蔽件與該電子元件之間，且該屏蔽件係包含磁性金屬氧化層與設於該磁性金屬氧化層上之保護層；以及封裝材，係覆蓋該電子元件與該屏蔽件。
  2. 如申請專利範圍第1項所述之封裝結構，其中，該電子元件係為主動元件或被動元件。
  3. 如申請專利範圍第1項所述之封裝結構，其中，形成該磁性金屬氧化層之材質係包含錳鋅鐵氧磁體或鎳鋅鐵氧磁體。
  4. 如申請專利範圍第1項所述之封裝結構，其中，形成該保護層之材質係包含低溫共燒多層陶瓷、高溫共燒多層陶瓷、金屬或玻璃。
  5. 如申請專利範圍第1項所述之封裝結構，其中，該磁性金屬氧化層之相對兩側設有該保護層。
  6. 如申請專利範圍第1項所述之封裝結構，其中，該磁性金屬氧化層之其中一側設有該保護層。
  7. 如申請專利範圍第1項所述之封裝結構，其中，該屏蔽件係完全或部分遮蓋該電子元件。
  8. 如申請專利範圍第1項所述之封裝結構，其中，該屏蔽件之部分表面係外露於該封裝材。
  9. 如申請專利範圍第1項所述之封裝結構，復包括承載件，係承載該電子元件並與該電子元件電性連接。
  10. 一種屏蔽件之製法，係包括：形成磁性金屬氧化層於一保護層上；以及壓合該磁性金屬氧化層與該保護層。
  11. 如申請專利範圍第10項所述之屏蔽件之製法，其中，形成該磁性金屬氧化層之材質係包含錳鋅鐵氧磁體或鎳鋅鐵氧磁體。
  12. 如申請專利範圍第10項所述之屏蔽件之製法，其中，形成該保護層之材質係包含低溫共燒多層陶瓷、高溫共燒多層陶瓷、金屬或玻璃。
  13. 如申請專利範圍第10項所述之屏蔽件之製法，其中，該磁性金屬氧化層藉由塗膠印刷方式形成於該保護層上。
  14. 如申請專利範圍第10項所述之屏蔽件之製法，復包括於壓合後，進行燒結或固化製程。
  15. 如申請專利範圍第10項所述之屏蔽件之製法，復包括於壓合前，堆疊另一保護層於該磁性金屬氧化層上，使該磁性金屬氧化層位於該些保護層之間。
  16. 如申請專利範圍第15項所述之屏蔽件之製法，其中，形成該另一保護層之材質係包含低溫共燒多層陶瓷、高溫共燒多層陶瓷、金屬或玻璃。
  17. 如申請專利範圍第10項所述之屏蔽件之製法，復包括於壓合前，堆疊結合層於該磁性金屬氧化層上，使該 磁性金屬氧化層位於該保護層與該結合層之間。
  18. 一種屏蔽件，係包括：磁性金屬氧化層；以及保護層，係形成於該磁性金屬氧化層之一表面上，其中，形成該保護層之材質係包含低溫共燒多層陶瓷、高溫共燒多層陶瓷、金屬或玻璃。
  19. 如申請專利範圍第18項所述之屏蔽件，其中，形成該磁性金屬氧化層之材質係包含錳鋅鐵氧磁體或鎳鋅鐵氧磁體。
  20. 如申請專利範圍第18項所述之屏蔽件，復包括另一保護層，係形成於該磁性金屬氧化層之另一表面上，使該磁性金屬氧化層位於該些保護層之間。
  21. 如申請專利範圍第20項所述之屏蔽件，其中，形成該另一保護層之材質係包含低溫共燒多層陶瓷、高溫共燒多層陶瓷、金屬或玻璃。
TW104123382A 2015-07-20 2015-07-20 封裝結構及屏蔽件與其製法 TWI581380B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104123382A TWI581380B (zh) 2015-07-20 2015-07-20 封裝結構及屏蔽件與其製法
CN201510456892.0A CN106373926B (zh) 2015-07-20 2015-07-30 封装结构及屏蔽件与其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104123382A TWI581380B (zh) 2015-07-20 2015-07-20 封裝結構及屏蔽件與其製法

Publications (2)

Publication Number Publication Date
TW201705384A TW201705384A (zh) 2017-02-01
TWI581380B true TWI581380B (zh) 2017-05-01

Family

ID=57880367

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104123382A TWI581380B (zh) 2015-07-20 2015-07-20 封裝結構及屏蔽件與其製法

Country Status (2)

Country Link
CN (1) CN106373926B (zh)
TW (1) TWI581380B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645518B (zh) * 2017-02-16 2018-12-21 矽品精密工業股份有限公司 封裝結構及其製法
TWI641090B (zh) * 2017-03-07 2018-11-11 矽品精密工業股份有限公司 電子封裝件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080315374A1 (en) * 2007-06-25 2008-12-25 Sung Soo Kim Integrated circuit package-in-package system with magnetic film
TW201214653A (en) * 2010-09-23 2012-04-01 Siliconware Precision Industries Co Ltd Package structure capable of discharging static electricity and preventing electromagnetic wave interference
TW201351599A (zh) * 2012-06-04 2013-12-16 矽品精密工業股份有限公司 半導體封裝件及其製法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4133637B2 (ja) * 2003-07-11 2008-08-13 三井化学株式会社 半導体素子接着用電磁波遮断シートおよび半導体装置
US8378383B2 (en) * 2009-03-25 2013-02-19 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer between stacked semiconductor die
KR20130058292A (ko) * 2011-11-25 2013-06-04 한국전자통신연구원 전자파 차폐장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080315374A1 (en) * 2007-06-25 2008-12-25 Sung Soo Kim Integrated circuit package-in-package system with magnetic film
TW201214653A (en) * 2010-09-23 2012-04-01 Siliconware Precision Industries Co Ltd Package structure capable of discharging static electricity and preventing electromagnetic wave interference
TW201351599A (zh) * 2012-06-04 2013-12-16 矽品精密工業股份有限公司 半導體封裝件及其製法

Also Published As

Publication number Publication date
CN106373926A (zh) 2017-02-01
CN106373926B (zh) 2020-11-03
TW201705384A (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
US20230299462A1 (en) Semiconductor package including antenna substrate and manufacturing method thereof
JP6489182B2 (ja) アンテナ一体型無線モジュール
CN108074878B (zh) 复合磁性密封材料及使用其的电子电路封装体
TWI603456B (zh) 電子封裝結構及其製法
TWI614870B (zh) 封裝結構及其製法
US9743519B2 (en) High-frequency component and high-frequency module including the same
TWI462675B (zh) Semiconductor device and manufacturing method thereof
TWI611533B (zh) 半導體封裝件及其製法
TWI438885B (zh) 半導體封裝件及其製法
US10157855B2 (en) Semiconductor device including electric and magnetic field shielding
US20130059420A1 (en) Semiconductor device and method of manufacturing the same
TWI605564B (zh) 封裝結構及其製法
US20110127655A1 (en) Semiconductor device
TW201739031A (zh) 電子封裝件及其製法
US20070053167A1 (en) Electronic circuit module and manufacturing method thereof
JP2003273571A (ja) 素子間干渉電波シールド型高周波モジュール
US20150091108A1 (en) Package structure and manufacturing method thereof
TWI581380B (zh) 封裝結構及屏蔽件與其製法
JP2009111010A (ja) 半導体装置およびその製造方法
KR20140147613A (ko) 웨이퍼 레벨 반도체 패키지 및 그 제조방법
US20160081234A1 (en) Package structure
TW201446089A (zh) 半導體封裝件及其製法
JP2010258137A (ja) 高周波モジュールおよびその製造方法
JP2002033444A (ja) 半導体装置
US9379685B2 (en) Built-in-circuit substrate and composite module