TWI462675B - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
TWI462675B
TWI462675B TW098113217A TW98113217A TWI462675B TW I462675 B TWI462675 B TW I462675B TW 098113217 A TW098113217 A TW 098113217A TW 98113217 A TW98113217 A TW 98113217A TW I462675 B TWI462675 B TW I462675B
Authority
TW
Taiwan
Prior art keywords
pad
pads
wiring substrate
wiring
lnd3
Prior art date
Application number
TW098113217A
Other languages
English (en)
Other versions
TW201010545A (en
Inventor
Tadatoshi Danno
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201010545A publication Critical patent/TW201010545A/zh
Application granted granted Critical
Publication of TWI462675B publication Critical patent/TWI462675B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49014—Superconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置及其製造方法
本發明係關於一種半導體裝置及其製造技術，尤其係關於一種於配線基板上搭載有半導體晶片，且於配線基板之與半導體晶片搭載面(表面)相反側之面(背面)上具備外部連接用端子的半導體裝置及適用於其製造有效之技術。
於日本專利特開2006-190928號公報(專利文獻1)中，記載有一種與如下之BGA(Ball Grid Array，球柵陣列)相關之技術，即該BGA係防止於形成於配線基板上之通孔中形成有空孔或凹坑。於該技術中，於配線基板之內部形成有不貫穿配線基板之通孔(盲孔(blind via))，且以與該通孔直接連接之方式於配線基板之背面形成有焊盤(焊墊)。即，揭示了於形成於配線基板之背面之焊盤上配置有通孔的所謂焊墊內通孔(Pad on via)之構造。此時，形成於配線基板之背面之焊盤之端部由阻焊劑覆蓋，於焊盤之中央部形成有使阻焊劑開口之開口部。即，專利文獻1中所記載之焊盤形成所謂之SMD(Solder Mask Defined，阻焊膜定義)之構造，該構造係指形成於阻焊劑上之開口部之直徑小於焊盤之直徑，且該開口部形成為於平面上內包於焊盤內。於形成該SMD之構造之焊盤上搭載有焊球而形成BGA。
於日本專利特開2002-368154號公報(專利文獻2)中，形成有貫穿配線基板之通孔，且以與該通孔直接連接之方式於配線基板之背面上形成有焊盤(焊墊)。即，於專利文獻2中亦揭示有所謂之焊墊內通孔之構造。此時，於專利文獻2中作為對象之封裝係LGA(Land Grid Array，接點柵格陣列)，且以於配線基板之背面上未塗佈有阻焊劑之方式構成。
[專利文獻1]
日本專利特開2006-190928號公報
[專利文獻2]
日本專利特開2002-368154號公報
近年來，於半導體晶片之封裝形態中，例如有被稱為BGA(Ball Grid Array)之形態。BGA係首先將半導體晶片搭載於配線基板之表面上，並使用金屬線來連接形成於該半導體晶片上之焊接墊與形成於配線基板之表面的電極。且，使配線基板之表面上所形成之電極與貫穿配線基板之通孔電性連接。使貫穿配線基板之通孔與配線基板之背面上所形成之焊盤連接。於該焊盤上搭載焊球而構成外部連接端子。
以上述方式構成之BGA中，於配線基板之背面成矩陣狀地配置有焊盤。因此，與僅自引線框(lead frame)之四個方向取出引線(外部連接端子)之QFP(Quad Flat Package，四方扁平封裝)相比，能夠於更小面積之配線基板上配置較多之外部連接端子。因此，BGA較QFP具有如下優點，即相對於外部連接端子伴隨半導體晶片之高積體化及高功能化而增加，趨於小型化。
於上述之BGA中，對配線基板之背面上所形成之焊盤之構成進行說明。通常，BGA係以如下方式構成，即形成於配線基板之背面之配線之一端連接於貫穿配線基板之通孔，且焊盤連接於該配線之另一端。此時，以覆蓋焊盤之方式於配線基板之背面上塗佈有阻焊劑，於該阻焊劑上形成有使焊盤露出之開口部。根據該開口部之直徑與焊盤之直徑的關係，區分成SMD與NSMD(Non Solder Mask Defined，非阻焊膜定義)。
所謂SMD係指開口部之直徑小於焊盤之直徑，且開口部於平面上內包於焊盤中之構造，所謂NSMD係指開口部之直徑大於焊盤之直徑，且焊盤於平面上內包於開口部中之構造。即，於SMD中，焊盤之端部由阻焊劑覆蓋，面積小於焊盤之面積之開口部形成於焊盤的中央部。相對於此，於NSMD中，整個焊盤自開口部露出。於BGA中雖存在使焊盤之構造為SMD或NSMD之形態，但就提高焊盤與焊球之密接性之觀點而言，NSMD優於SMD。對其原因進行說明。當焊盤之構造為SMD時，因開口部內包於焊盤中，故而自開口部露出之焊盤之區域僅為焊盤之上表面。相對於此，當焊盤之構造為NSMD時，因整個焊盤自開口部露出，故而不僅焊盤之上表面，焊盤之側面亦自開口部露出。即，焊盤由例如金屬膜形成，當焊盤之構造為SMD時僅金屬膜之表面露出，相對於此，當焊盤之構造為NSMD時不僅金屬膜之表面，金屬膜之膜厚方向之側面亦露出。因此，NSMD較SMD露出之面積更大，焊盤與搭載於其上之焊球之接著面積增大。由此可知，NSMD與SMD相比，可提高焊盤與焊球之密接性。即，若考慮提高焊盤與焊球之接著強度，則可認為使用NSMD較使用SMD更理想。
然而，NSMD存在如下所示之問題。於NSMD中，開口部之直徑大於焊盤之直徑之結果，不僅焊盤，與焊盤連接之配線之一部分亦自開口部露出。此時，例如，若使阻焊劑開口而形成之開口部相對於焊盤偏離地形成，則自開口部露出之配線之面積將產生變化。即，即便開口部之偏離係可內包焊盤之程度的輕微偏離，自開口部露出之配線之面積亦會產生變化。此時，自開口部露出之焊盤與配線之合計露出面積會於各個開口部上而不同。如此一來，與焊球接觸(濡濕)之露出面積將於各個開口部上而不同。其結果，於各個開口部上焊球之高度會變得不同，於搭載於配線基板之背面之複數焊球中，高度不均增大。若焊球之高度不均增大，則將配線基板安裝於母板上時存在產生安裝不良之虞。
因此，現實中，就確保配線基板與母板之安裝可靠性之觀點而言，使用SMD之焊盤而非使用NSMD之焊盤。然而，於SMD中，因焊盤與焊球之接著強度變弱，故而無法避免將BGA安裝於母板上時之連接壽命下降之問題。即，因NSMD較SMD能夠增強焊盤與焊球之接著強度，故而NSMD較SMD能夠延長BGA與母板之連接壽命。因此，只要可抑制作為NSMD之問題之焊球之高度不均，則便能夠獲得使用NSMD之優點。
本發明之目的在於提高半導體裝置之特性，尤其在於提供一種使用NSMD作為焊盤之構造時，可抑制焊球之高度偏差的技術。
本發明之上述及其它目的與新穎特徵由本說明書之描述及附圖當可明白。
簡單說明於本申請案所揭示之發明中具有代表性者之概要如下。
具有代表性之實施形態之半導體裝置之特徵在於包括：(a)配線基板；(b)半導體晶片，其係搭載於上述配線基板之第1面上；以及(c)複數金屬線，其等係將形成於上述配線基板上之複數電極與形成於上述半導體晶片上之複數焊接墊分別加以連接。此處，上述配線基板具有：(a1)上述複數電極，其等係形成於上述配線基板之上述第1面上；(a2)複數第1焊盤，其等係形成於上述配線基板之上述第1面上，且設置為不與上述複數電極於平面上重疊；及(a3)複數第1配線，其等係形成於上述配線基板之上述第1面上，將上述複數電極與上述複數第1焊盤分別加以電性連接。此外，上述配線基板具有：(a4)複數通孔，其等係形成為於平面上內包於上述複數第1焊盤之各個焊盤中，且貫穿上述配線基板；及(a5)複數第2焊盤，其等係形成於上述配線基板之與上述第1面相反側之面即第2面上，形成為於平面上內包上述複數通孔之各個通孔，且與上述複數通孔之各個通孔電性連接。再者，上述配線基板具有：(a6)保護膜，其係形成於上述配線基板之上述第2面上且具有複數第1開口部，該等第1開口部係大於上述複數第2焊盤之各個焊盤之面積，且內包著上述複數第2焊盤之各個焊盤；及(a7)複數第1突起電極，其等係設置於上述保護膜上所形成之上述複數第1開口部之各個開口部，且與上述複數第2焊盤之各個焊盤電性連接。
另外，具有代表性之實施形態之半導體裝置之製造方法之特徵在於包括如下步驟：(a)將半導體晶片搭載於配線基板之第1面上；及(b)使用複數金屬線將形成於上述配線基板上之複數電極與形成於上述半導體晶片上之複數焊接墊分別加以連接。此外，包括如下步驟：(c)利用樹脂密封搭載於上述配線基板之上述第1面上之上述半導體晶片；及(d)經由遮罩於上述配線基板之與上述第1面相反側之第2面上塗佈焊錫膏，由此形成複數第1突起電極。此處，於上述(a)步驟前所準備之上述配線基板上形成有：上述複數電極，其等係形成於上述配線基板之上述第1面上；複數第1焊盤，其等係形成於上述配線基板之上述第1面上，且設置為不與上述複數電極於平面上重疊；及複數第1配線，其等係形成於上述配線基板之上述第1面上，且將上述複數電極與上述複數第1焊盤分別加以電性連接。此外，於上述配線基板上形成有：複數通孔，其等係形成為於平面上內包於上述複數第1焊盤之各個焊盤中，且貫穿上述配線基板；複數第2焊盤，其等係形成於上述配線基板之與上述第1面相反側之面即第2面上，且形成為於平面上內包著上述複數通孔之各個通孔，且與上述複數通孔之各個通孔電性連接。再者，於上述配線基板上形成有保護膜，上述保護膜係形成於上述配線基板之上述第2面上且具有複數第1開口部，該等第1開口部係大於上述複數第2焊盤之各個焊盤之面積，且內包著上述複數第2焊盤之各個焊盤。此時，上述(d)步驟係以經由上述保護膜上所形成之上述第1開口部與上述複數第2焊盤之各個焊盤連接之方式，形成上述複數第1突起電極。
簡單說明於本申請案所揭示之發明中由具有代表性者所獲得之效果如下。
當使用NSMD作為焊盤之構造時，可抑制焊球之高度偏差。
於以下之實施形態中，方便起見，於需要時會分割為複數部分或實施形態來進行說明，但除了特別明示之情況以外，該等部分或實施形態並非互不相關，而係處於一方為另一方之一部分或全部之變形例、詳細說明、補充說明等的關係。
另外，於以下之實施形態中，當言及要素之數等(包含個數、數值、量、範圍等)時，除了特別明示之情況及原理上明顯限定於特定之數之情況等以外，並不限定於特定之數，可係特定之數以上，亦可係特定之數以下。
進而，於以下之實施形態中之構成要素(亦包含要素步驟等)除了特別明示之情況及認為原理上明顯係必需之構成要素之情況等以外，當然存在並非為必需之構成要素。
同樣，於以下之實施形態中，當言及構成要素等之形狀、位置關係等時，除了特別明示之情況及原理上認為明顯並非如此之情況等以外，實質上包含與構成要素等之形狀等近似或類似之形狀等。該點對於上述數值及範圍而言亦相同。
另外，於用於說明實施形態之所有圖式中，原則上對相同之構件附上相同之符號，並省略重複之說明。再者，為了便於理解圖式，有時即便係平面圖亦會附上影線。
(實施形態1)圖1係表示行動電話之收發部之構成之方塊圖。如圖1所示，行動電話1具有：應用程式處理器2、記憶體3、基帶部4、RFIC(Radio Frequency Integrated Circuit，射頻積體電路)5、功率放大器6、SAW(Surface Acoustic Wave，聲表面波)濾波器7、天線開關8及天線9。
應用程式處理器2由例如CPU(Central Processing Unit，中央處理單元)構成，其具有實現行動電話1之應用程式功能之功能。具體而言，自記憶體3讀出命令後進行解碼，根據解碼結果進行各種運算或控制，由此來實現應用程式功能。記憶體3具有儲存數據之功能，其以對例如使應用程式處理器2動作之程式或應用程式處理器2中之處理數據進行儲存之方式構成。另外，記憶體3不僅可供應用程式處理器2進行存取，亦可供基帶部4進行存取，亦可用於對基帶部中所處理之數據進行儲存。
基帶部4內置有作為中央控制部之CPU，其以於進行發送時能夠對經由操作部之來自使用者(通話方)之聲音信號(模擬信號)進行數位處理而生成基頻信號之方式構成。另一方面，其以於進行接收時能夠自作為數位信號之基頻信號中生成聲音信號之方式構成。
RFIC 5以如下方式構成，即於進行發送時可對基頻信號進行調變而生成射頻信號，於進行接收時可對接收信號進行解調而生成基頻信號。功率放大器6係利用自電源中供給之電力重新生成與微弱之輸入信號相似之大功率的信號並將該信號輸出之電路。SAW濾波器7係以僅使接收信號中之特定之頻帶的信號通過之方式構成。
天線開關8係用於將輸入至行動電話1中之接收信號與自行動電話1中輸出之發送信號分離，天線9係用於收發電波之天線。
行動電話1以上述之方式構成，以下，對行動電話1之動作進行簡單之說明。首先，對發送信號之情形進行說明。將利用基帶部4對聲音信號等模擬信號進行數位處理而生成之基頻信號輸入至RFIC 5中。於RFIC 5中，利用調變信號源及混頻器將所輸入之基頻信號轉換為射頻(RF(Radio Frequency)頻率)信號。將轉換為射頻之信號自RFIC 5輸出至功率放大器(RF模組)6。輸入至功率放大器6中之射頻信號由功率放大器6放大後，將經由天線開關8而自天線9發送。
其次，對接收信號之情形進行說明。藉由天線9而接收至之射頻信號(接收信號)將於通過SAW濾波器7後輸入至RFIC 5中。於RFIC 5中，對所輸入之接收信號進行放大後，藉由調變信號源及混頻器而進行頻率轉換。然後，對經頻率轉換之信號進行檢波，提取出基頻信號。其後，將該基頻信號自RFIC 5輸出至基帶部4。該基頻信號於基帶部4經過處理後輸出聲音信號。
如上所述，當自行動電話1發送信號時，RFIC 5具有對基頻信號進行調變而生成射頻信號之功能，且當自行動電話1接收信號時，RFIC 5具有對射頻信號進行解調而生成基頻信號之功能。接著，對具有該種功能之RFIC 5之構成進行說明。
圖2係對RFIC 5之功能進行說明之方塊圖。本實施形態1中之行動電話係進行例如三頻信號處理之行動電話，其可進行例如900MHz頻帶之GSM(Global System for Mobile Communications，全球移動通訊系統)通信方式、1800MHz頻帶之DCS(Digital Cellular System，數位蜂巢式系統)1800通信方式、1900MHz頻帶之PCS(Personal Communications Service，個人通訊服務)1900通信方式之信號處理。進行該種三頻信號處理之RFIC 5示於圖2中。
於圖2所示之RFIC 5中形成有接收電路與發送電路。首先，對接收電路之構成進行說明。RFIC 5之接收電路係經由天線9、天線開關8及與天線開關8並聯連接之3個SAW濾波器7而配置。具體而言，RFIC 5之接收電路具有與各個SAW濾波器7連接之3個低雜訊放大器(LNA(Low Noise Amplifier)10)，以及與此3個LNA 10連接、且並聯連接之兩個可調式放大器11。且，此兩個可調式放大器11上分別連接有混頻器12、低通濾波器13、PGA(Programmable Gain Amplifier，可程式化增益放大器)14、低通濾波器15、PGA 16、低通濾波器17、PGA 18、低通濾波器19及解調器20。PGA 14、PGA 16及PGA 18由ADC(Analog-to-Digital Converter，模擬-數位轉換器)/DAC(Digital-to-Analog Converter，數位-模擬轉換器)及直流偏置(DC offset)用控制邏輯電路部21控制。進而，兩個混頻器12由90度移相器(90度相位轉換器)22控制相位。
由90度移相器22及兩個混頻器12所構成之I/Q(in-phase/quadrature，同相/正交)調變器為了對應各個頻段，分別對應於3個LNA 10而設置，但於圖2中，為了簡略化而合成一個來進行圖示。
於RFIC 5中，作為信號處理IC(Integrated Circuit，積體電路)，設置有包含RF合成器23及IF(Intermediate Frequency，中頻)合成器24之合成器。RF合成器23經由緩衝器25與RFVCO(Radio Frequency Voltage Controlled Oscillator，射頻壓控振盪器)26連接，且以使RFVCO 26輸出RF局部信號之方式進行控制。緩衝器25上串聯有兩個局部信號用之分頻器27及分頻器28，分頻器27及分頻器28之各自輸出端上連接有開關29與開關30。自RFVCO 26輸出之RF局部信號藉由開關29之切換而輸入至90度移相器22中。根據該RF局部信號，90度移相器22對混頻器12進行控制。
IF合成器24經由分頻器31與IFVCO(Intermediate Frequency Voltage Controlled Oscillator，中頻壓控振盪器)32連接，且以使IFVCO 32輸出IF局部信號之方式進行控制。而且以如下方式構成，即藉由RF合成器23及IF合成器24而對VCXO(Voltage Control X-tal Oscillator，壓控晶體振盪器)33進行控制，由此自VCXO 33輸出基準信號並輸出至基帶部4中。
於RFIC 5之接收電路中，以LNA 10及可調式放大器11將通過SAW濾波器7之射頻信號放大後，由混頻器12將該射頻信號轉換為中頻之信號。該混頻器12由90度移相器22，根據來自受到RF合成器23控制之RFVCO 26之RF局部信號來控制。繼而，利用PGA 14、16、18將由混頻器12轉換而成之中頻之信號放大。此時，PGA 14、16、18由ADC/DAC&偏置用控制邏輯電路部21來控制。然後，以解調器20將經放大之中頻信號轉換為基頻信號(I、Q信號)後將該基頻信號輸出至基帶部4。RFIC 5之接收電路以上述方式動作。
其次，對發送電路之構成進行說明。RFIC 5之發送電路具有將自基帶部4輸出之I、Q信號作為輸入信號之兩個混頻器34、以及對此兩個混頻器34之相位進行控制之90度移相器35。進而，發送電路具有對兩個混頻器34之輸出信號進行相加之加法器36、將加法器36之輸出信號均作為輸入信號之混頻器37及DPD(Digital Phase Detector，數位鑒相器)38。而且，發送電路具有混頻器37及DPD 38之輸出信號均輸入之迴路濾波器(loop filter)39、以及將迴路濾波器39之輸出信號均作為輸入信號之兩個TXVCO(Transmit Voltage Controlled Oscillator，發射壓控振盪器)40。
由混頻器34、90度移相器35及加法器36構成正交調變器。90度移相器35以如下方式構成，即經由分頻器41而與分頻器31連接，且根據自IFVCO 32輸出之IF局部信號而受到控制。
藉由耦合器42而對自兩個TXVCO 40輸出之輸出信號之電流值進行檢測。藉由該耦合器42而檢測出之檢測信號將經由放大器43輸入至混頻器44中。該混頻器44係根據經由開關30自RFVCO 26輸出之RF局部信號而受到控制。來自混頻器44之輸出信號與加法器36之輸出信號一同輸入至混頻器37及DPD 38中。由混頻器37與DPD 38構成偏置PLL(Phase-Locked Loop，鎖相迴路)電路。
於RFIC 5之發送電路中，以正交調變器對自基帶部4輸出之I、Q信號(基頻信號)進行調變。其後，經由偏置PLL電路及TXVCO 40將該I、Q信號轉換為射頻信號。該射頻信號由功率放大器6加以放大後，將經由天線開關8自天線9發送。RFIC 5之發送電路以上述方式動作。再者，圖2中記載有兩個TXVCO 40，兩個TXVCO 40中之一個TXVCO 40係GSM通信方式之TXVCO，其輸出信號之頻率為例如880~915MHz。另一方面，另一個TXVCO 40係DCS通信方式及PCS通信方式之TXVCO，其輸出信號之頻率為1710~1785MHz或1850MHz~1910MHz。因此，於本實施形態1中，將來自RFIC 5之輸出信號放大之功率放大器6中內置有高頻用放大器與低頻用放大器。即，功率放大器6係以如下方式構成，即由低頻放大器將880~915MHz之信號放大，由高頻放大器將1710~1785MHz或1850 MHz~1910MHz之信號放大。
如上所示，RFIC 5具有對收發信號進行調變及解調之功能，半導體晶片中形成有實現該功能之調變/解調電路等。以下，對形成有實現RFIC 5之功能之積體電路之半導體晶片之布局進行說明。
圖3係表示形成有RFIC 5之半導體晶片CHP之布局構成之圖。如圖3所示，半導體晶片CHP形成矩形形狀，沿四條邊配置有焊墊45。而且，於形成有焊墊45之區域之內側區域中形成有實現RFIC 5之功能之積體電路。具體而言，例如於半導體晶片CHP之中央部形成有ADC/DAC及偏置用控制邏輯電路部21，於該區域之左側，並排形成有混頻器12及混頻器37與3個LNA 10。於形成有ADC/DAC及偏置用控制邏輯電路部21之區域之上側區域中形成有RFVCO 26，於形成有ADC/DAC及偏置用控制邏輯電路部21之區域之右側，自上而下形成有RF合成器23、VCXO 33、IF合成器24及IFVCO 32。進而，於形成有ADC/DAC及偏置用控制邏輯電路部21之區域之下側，形成有偏置PLL(電路)與TXVCO 40。如此，於半導體晶片CHP中形成實現RFIC 5之功能之積體電路。
於半導體晶片CHP中形成有實現RFIC 5之功能之積體電路，其次，對構成該積體電路之元件進行說明。圖4係表示半導體晶片CHP之示意性之剖面之剖面圖。如圖4所示，例如於導入有p型雜質之半導體基板50上形成有嵌入式絕緣膜51，於該嵌入式絕緣膜51上形成有矽層52。且，於該矽層52上形成有各個元件。即，於本實施形態1中，於包含半導體基板50、嵌入式絕緣膜51及矽層52之SOI(Silicon On Insulator，絕緣層上覆矽)基板上形成有元件。就形成於SOI基板上之元件而言，例如自圖4之左側至右側，形成有NPN型雙極電晶體Q1、PNP型雙極電晶體Q2、p通道型MISFET(Metal Insulator Semiconductor Field Effect Transistor，金屬絕緣半導體場效應電晶體)Q3、n通道型MISFET Q4、電容元件C及電阻元件R。各個元件藉由由例如LOCOS(Local Oxidation of Silicon，矽局部氧化)形成之元件分離區域53而分離，進而，形成有自元件分離區域53到達嵌入式絕緣膜51之溝槽54。溝槽54中嵌入有絕緣膜，由此，各個元件形成區域彼此電性分離。
以下，對各個元件之構成進行說明。首先，對NPN型雙極電晶體Q1之構成進行說明。如圖4所示，於NPN型雙極電晶體Q1之形成區域中，於形成於嵌入式絕緣膜51上之矽層52上形成有導入著磷(P)或砷(As)等n型雜質之n型半導體區域55a，於該n型半導體區域55a上形成有n+ 型半導體區域55b。n+ 型半導體區域55b較n型半導體區域55a更高濃度地導入有n型雜質。繼而，於n+ 型半導體區域55b上形成有n型半導體區域55c。而且，以自該n型半導體區域55c之表面之一部分到達n+ 型半導體區域55b之方式形成有n+ 型半導體區域55d。此時，n+ 型半導體區域55b成為NPN型雙極電晶體Q1之集極區域，n+ 型半導體區域55d成為集極引出區域。進而，於n型半導體區域55c之一部分上方形成有p型半導體區域55e，於該p型半導體區域55e之表面上形成有n+ 型半導體區域55f。p型半導體區域55e成為NPN型雙極電晶體Q1之基極區域，n+ 型半導體區域55f成為NPN型雙極電晶體Q1之射極區域。如此，於矽層52上形成NPN型雙極電晶體Q1。於矽層52上形成有包含氮化矽膜66與氧化矽膜67之積層膜之層間絕緣膜，且以貫穿該層間絕緣膜之方式形成有插塞PLG。於插塞PLG中，存在與成為集極引出區域之n+ 型半導體區域55d電性連接之插塞PLG、或者與成為基極區域之p型半導體區域55e電性連接之插塞PLG。進而，亦存在與成為射極區域之n+ 型半導體區域55f電性連接之插塞PLG。於層間絕緣膜上形成有配線68，配線68與插塞PLG電性連接。由此，NPN型雙極電晶體Q1之集極區域、基極區域及射極區域可藉由配線68而與其它元件電性連接。
繼而，對PNP型雙極電晶體Q2之構成進行說明。如圖4所示，於PNP型雙極電晶體Q2之形成區域中，於形成於嵌入式絕緣膜51上之矽層52上形成有導入著磷(P)或砷(As)等n型雜質之n型半導體區域56a，於該n型半導體區域56a上形成有p+ 型半導體區域56b。於p+ 型半導體區域56b中高濃度地導入有硼(B)等p型雜質。繼而，於p+ 型半導體區域56b上形成有p型半導體區域56c。該p型半導體區域56c中之p型雜質之濃度小於p+ 型半導體區域56b中之p型雜質之濃度。而且，以自該p型半導體區域56c之表面之一部分到達p+ 型半導體區域56b之方式形成有p+ 型半導體區域56d。此時，p+ 型半導體區域56b成為PNP型雙極電晶體Q2之集極區域，p+ 型半導體區域56d成為集極引出區域。進而，於p型半導體區域56c之一部分上方形成有n型半導體區域56e，於該n型半導體區域56e之表面形成有p型半導體區域56f。n型半導體區域56e成為PNP型雙極電晶體Q2之基極區域，p型半導體區域56f成為PNP型雙極電晶體Q2之射極區域。如此，於矽層52上形成PNP型雙極電晶體Q2。於矽層52上形成有包含氮化矽膜66與氧化矽膜67之積層膜之層間絕緣膜，且以貫穿該層間絕緣膜之方式形成有插塞PLG。於插塞PLG中，存在與成為集極引出區域之p+ 型半導體區域56d電性連接之插塞PLG、或者與成為基極區域之n型半導體區域56e電性連接之插塞PLG。進而，亦存在與成為射極區域之p型半導體區域55f電性連接之插塞PLG。於層間絕緣膜上形成有配線68，配線68與插塞PLG電性連接。由此，PNP型雙極電晶體Q2之集極區域、基極區域及射極區域可藉由配線68而與其它元件電性連接。
其次，對p通道型MISFET Q3之構成進行說明。如圖4所示，於p通道型MISFET Q3之形成區域中，於形成於嵌入式絕緣膜51上之矽層52上形成有導入著磷(P)或砷(As)等n型雜質之n型半導體區域57a，於該n型半導體區域57a上形成有n+ 型半導體區域57b。於該n+ 型半導體區域57b中，較n型半導體區域57a更高濃度地導入有n型雜質。且，於n+ 型半導體區域57b上形成有n型半導體區域57c，於該n型半導體區域57c上形成有n型半導體區域57d。該n型半導體區域57d成為例如p通道型MISFET Q3之井區域。而且，於n型半導體區域57d之表面上形成有僅相隔一定距離之一對p型半導體區域57e。該一對p型半導體區域57e成為p通道型MISFET Q3之源極區域與汲極區域，於源極區域與汲極區域之間形成有通道區域。於該通道區域上形成有由例如氧化矽膜形成之閘極絕緣膜58，於閘極絕緣膜58上形成有由例如多晶矽膜形成之間極電極59。如此，於矽層52上形成p通道型MISFET Q3。於矽層52上形成有包含氮化矽膜66與氧化矽膜67之積層膜之層間絕緣膜，且以貫穿該層間絕緣膜之方式形成有插塞PLG。於插塞PLG中，存在與成為汲極區域之p型半導體區域57e電性連接之插塞PLG、或者與成為源極區域之P型半導體區域57e電性連接之插塞PLG。於層間絕緣膜上形成有配線68，配線68與插塞PLG電性連接。藉此，p通道型MISFET Q3之源極區域及汲極區域可藉由配線68而與其它元件電性連接。
繼而，對n通道型MISFET Q4之構成進行說明。如圖4所示，於n通道型MISFET Q4之形成區域中，於形成於嵌入式絕緣膜51上之矽層52上形成有導入著磷(P)或砷(As)等n型雜質之n型半導體區域60a，於該n型半導體區域60a上形成有p型半導體區域60b。於p型半導體區域60b中導入有硼(B)等p型雜質，且該p型半導體區域60b成為n通道型MISFET Q4之井區域。且，於p型半導體區域60b之表面上形成有僅相隔一定距離之一對n型半導體區域60c。該一對n型半導體區域60c成為n通道型MISFET Q4之源極區域與汲極區域，於源極區域與汲極區域之間形成有通道區域。於該通道區域上形成有由例如氧化矽膜形成之閘極絕緣膜58，於閘極絕緣膜58上形成有由例如多晶矽膜形成之閘極電極59。如此，於矽層52上形成n通道型MISFET Q4。於矽層52上形成有包含氮化矽膜66與氧化矽膜67之積層膜之層間絕緣膜，且以貫穿該層間絕緣膜之方式形成有插塞PLG。於插塞PLG中，存在與成為汲極區域之n型半導體區域60c電性連接之插塞PLG、或者與成為源極區域之n型半導體區域60c電性連接之插塞PLG。於層間絕緣膜上形成有配線68，配線68與插塞PLG電性連接。由此，n通道型MISFET Q4之源極區域及汲極區域可藉由配線68而與其它元件電性連接。
其次，對電容元件C之構成進行說明。如圖4所示，於電容元件C之形成區域中，於形成於嵌入式絕緣膜51上之矽層52上形成有導入著磷(P)或砷(As)等n型雜質之n型半導體區域61a，於該n型半導體區域61a上形成有n型半導體區域61b。進而，於n型半導體區域61b上形成有n型半導體區域61c。該n型半導體區域61c作為電容元件C之下部電極發揮功能。於成為下部電極之n型半導體區域61c上形成有由例如氧化矽膜形成之電容絕緣膜62，於電容絕緣膜62上形成有由例如多晶矽膜之上部電極63。如此，形成包含上部電極、電容絕緣膜及下部電極之電容元件C。於矽層52上形成有包含氮化矽膜66與氧化矽膜67之積層膜之層間絕緣膜，且以貫穿該層間絕緣膜之方式形成有插塞PLG。於插塞PLG中，存在與成為下部電極之n型半導體區域61c電性連接之插塞PLG、或者與上部電極63電性連接之插塞PLG(未圖示)。於層間絕緣膜上形成有配線68，配線68與插塞PLG電性連接。由此，電容元件C之上部電極63及下部電極(n型半導體區域61c)可藉由配線68而與其它元件電性連接。
進而，對電阻元件R之構成進行說明。如圖4所示，於電阻元件R之形成區域中，於形成於嵌入式絕緣膜51上之矽層52上形成有導入著磷(P)或砷(As)等n型雜質之n型半導體區域64a，於該n型半導體區域64a上形成有元件分離區域53。於元件分離區域53上形成有多晶矽膜65。該多晶矽膜65成為電阻元件R。於矽層52上形成有包含氮化矽膜66與氧化矽膜67之積層膜之層間絕緣膜，且以貫穿該層間絕緣膜之方式形成有插塞PLG。於插塞PLG中，存在與成為電阻元件R之多晶矽膜65電性連接之插塞PLG。於層間絕緣膜上形成有配線68，配線68與插塞PLG電性連接。由此，構成電阻元件R之多晶矽膜65可藉由配線68而與其它元件電性連接。
如上所述，利用圖4(剖面圖)對形成於半導體晶片CHP中之具有代表性之元件進行了說明，但實際上係將該等元件加以組合來形成積體電路。即，藉由將圖4所示之具有代表性之元件加以組合，而於半導體晶片CHP中形成實現RFIC 5之各個功能之積體電路。
本實施形態1中之半導體裝置之一例即RFIC 5具有對收發信號進行調變及解調之功能，於半導體晶片CHP中形成有實現該功能之調變/解調電路等。而且，藉由對該半導體晶片CHP進行封裝而作為產品來完成RFIC 5。RFIC 5之封裝為例如BGA(ball grid Array)或半球LGA(land grid Array)。BGA或半球LGA係IC封裝之一種，且係指於配線基板之背面(晶片搭載面之相反側之面)上成格子狀地配置有使焊錫等金屬成球狀而形成之來自封裝的外部連接用電極之形態，該等係表面安裝型之封裝之一種。以下，對RFIC 5之安裝構成進行說明。
圖5係表示本實施形態1中之半導體裝置之封裝之圖。如圖5所示，本實施形態1中之半導體裝置於成矩形形狀之配線基板1S上搭載有半導體晶片CHP。半導體晶片CHP成矩形形狀，並形成有實現上述之RFIC之功能之積體電路。沿配線基板之四條邊形成有成矩形形狀之電極E，該電極E係藉由金屬線W而與沿半導體晶片CHP之四條邊所形成之焊墊PD電性連接。如此，半導體晶片CHP與配線基板1S電性連接。
繼而，圖6係表示配線基板1S之背面之圖。即，圖6係表示搭載有半導體晶片CHP之配線基板之表面(晶片搭載面)之相反側的背面之圖。如圖6所示，於配線基板1S之背面上形成有複數外部連接端子BL，再者部連接端子BL係成格子狀配置於配線基板1S之背面上。圖6所示之外部連接端子BL與圖5所示之形成於配線基板1S之表面上之電極E電性連接。因此，向形成於半導體晶片CHP中之積體電路輸入及輸出之信號，自形成於半導體晶片CHP之表面上之焊墊PD經由金屬線W而傳輸至形成於配線基板1S之表面上之電極E中。然後，傳輸至配線基板1S之表面上所形成之電極E之輸入及輸出信號將經由電極E及例如貫穿配線基板1S之通孔，傳輸至配線基板1S之背面上所形成之外部連接端子BL。即，向半導體晶片CHP輸入及輸出之信號以經由形成於配線基板1S上之外部連接端子BL傳輸至外部之方式構成。
於本實施形態1中，於配線基板1S之背面形成有外部連接端子BL，根據再者部連接端子BL之狀態而實現多種不同之封裝形態。圖7係以剖面來對圖5及圖6所示之半導體裝置之封裝形態之一例進行說明之圖。如圖7所示，於配線基板1S之表面(上表面)上搭載有半導體晶片CHP，該半導體晶片CHP與配線基板1S係以金屬線W連接於一起。且，配線基板1S之晶片搭載面(表面)由樹脂M密封。另一方面，於配線基板1S之背面(晶片搭載面之相反側之面)上形成有外部連接端子BL。於圖7所示之封裝形態中，由焊球Ba形成外部連接端子BL。將該圖7所示之封裝形態稱為BGA(Ball Grid Array)，BGA之特徵在於形成為焊球Ba之高度高於0.1mm。
相對於此，圖8亦係以剖面對圖5及圖6所示之半導體裝置之封裝形態之一例進行說明之圖。於圖8所示之半導體裝置之封裝中，亦於配線基板1S之表面(上表面)上搭載有半導體晶片CHP，該半導體晶片CHP與配線基板1S係以金屬線W連接於一起。而且，配線基板1S之晶片搭載面(表面)由樹脂M密封。另一方面，於配線基板1S之背面(晶片搭載面之相反側之面)上形成有外部連接端子BL。於圖8所示之封裝形態中，由包含焊錫之半球HBa形成外部連接端子BL。將該圖8所示之封裝形態稱為半球LGA(Land Grid Array)，半球LGA之特徵於形成為半球HBa之高度為0.1mm以下。
如此，根據外部連接端子BL之構成，半導體裝置之封裝形態可分成BGA與半球LGA。於以下所說明之本實施形態1中，以半球LGA為例進行說明。
圖9係表示本發明者所研究之半球LGA中之配線基板1S之構成之圖。圖9將配線基板1S之晶片搭載面(表面)之構成及配線基板1S之晶片搭載面之相反側之面(背面)之構成疊加於一起進行圖示。即，於圖9中，沿配線基板1S之四條邊配置之電極E與於電極E之內側區域成格子狀配置之焊盤LND1係形成於配線基板1S之表面之構成要素。此處，形成於配線基板1S之表面上之電極E與焊盤LND1係以配線連接於一起，但於圖9中，因變得複雜，故而省略連接電極E與焊盤LND1之配線之圖示。
相對於此，於圖9中，配線L2及成格子狀配置之焊盤LND3係形成於配線基板1S之背面之構成要素。而且，圖示有貫穿配線基板1S之表面與配線基板1S之背面之通孔V。根據以上之構成要素可知形成於配線基板1S之表面之焊盤LND1與形成於焊盤LND1之正下方之通孔V連接。而且，到達配線基板1S之背面之通孔V與形成於配線基板1S之背面之配線L2連接，該配線L2與形成於配線基板1S之背面之焊盤LND3連接。於形成於配線基板1S之背面之焊盤LND3上搭載有包含焊錫之半球，但圖9中省略半球之圖示。
此處，要強調的是於本發明者所研究之技術中之通孔V與形成於配線基板1S之背面之焊盤LND3的位置關係。即，如圖9所示，通孔V與形成於配線基板1S之背面之焊盤LND3偏離配置為不於平面上重疊，通孔V與焊盤LND3以由形成於配線基板1S之背面之配線L2連接之方式構成。該種通孔V與焊盤LND3之位置關係於本發明者所研究之技術中較普遍。
以上述方式於配線基板1S之背面上形成有焊盤LND3，但該焊盤LND3之構成形態有多種形態。以下，對形成於配線基板1S之背面之焊盤LND3之構成形態進行說明。
圖10係表示形成於配線基板1S之背面之焊盤LND3之構成形態之一例之圖。圖10中放大表示形成於配線基板1S之背面之一個焊盤LND3與一個通孔V。如圖10所示，配線基板1S之背面由阻焊劑SR覆蓋，於該阻焊劑SR上形成有開口部K。且，將焊盤LND3配置為內包於該開口部K中。即，開口部K及焊盤LND3由圓形形狀構成，且開口部K之直徑形成為大於焊盤LND3之直徑。將該種焊盤LND3之構成形態稱為NSMD(Non Solder Mask Defined)。NSMD可稱作如下之構成形態，即焊盤LND3之直徑小於形成於阻焊劑SR上之開口部K之直徑，整個焊盤LND3內包於開口部K中且焊盤LND3露出。自開口部K露出之焊盤LND3上連接有配線L2，該配線L2與通孔V連接。具體而言，於配線基板1S之背面以與通孔V於平面上重疊之方式形成有內包著通孔V之焊盤LND2，該焊盤LND2與焊盤LND3係以配線L2連接於一起。通孔V與焊盤LND2及配線L2之一部分由阻焊劑SR覆蓋。另一方面，因以內包於阻焊劑SR上所形成之開口部K中之方式形成有焊盤LND3，故而焊盤LND3及與該焊盤LND3連接之配線L2之一部分自開口部K露出。
圖11係以圖10之A-A線進行切斷而成之剖面圖。如圖11所示，於配線基板1S中形成有通孔V，於該孔之側面形成有導電膜CF2。於形成有導電膜CF2之通孔V上，一體地形成有焊盤LND2、配線L2及焊盤LND3。而且，可知一體地形成之焊盤LND2及配線L2之一部分由阻焊劑SR覆蓋，另一方面，配線L2之一部分及焊盤LND3自形成於阻焊劑SR上之開口部K露出。該種焊盤LND3之構成形態為NSMD。
繼而，對焊盤LND3之其它構成形態進行說明。圖12中放大表示形成於配線基板1S之背面之一個焊盤LND3及一個通孔V。如圖12所示，配線基板1S之背面由阻焊劑SR覆蓋，於該阻焊劑SR上形成有開口部K。而且，焊盤LND3自開口部K露出。圖12所示之焊盤LND3較形成於阻焊劑SR上之開口部K形成得更大，焊盤LND3之外周區域由阻焊劑SR覆蓋。即，焊盤LND3及開口部K成圓形形狀，且焊盤LND3之直徑大於開口部K之直徑。將該種焊盤LND3之構成形態稱為SMD(Solder Mask Defined)。SMD與焊盤LND3之直徑小於開口部K之直徑之NSMD不同，焊盤LND3之直徑大於開口部K之直徑。因此，於SMD中，並非係整個焊盤LND3自形成於阻焊劑SR上之開口部K露出，而係僅焊盤LND3之中央區域露出，焊盤LND3之周邊區域由阻焊劑SR覆蓋。即，SMD可稱作如下之構成形態，即焊盤LND3之直徑大於形成於阻焊劑SR上之開口部K之直徑，開口部K內包於焊盤LND3中且焊盤LND3之一部分露出。
焊盤LND3上連接有配線L2，且該配線L2與通孔V連接。具體而言，於配線基板1S之背面以與通孔V於平面上重疊之方式形成有內包著通孔V之焊盤LND2，該焊盤LND2與焊盤LND3係以配線L2連接於一起。通孔V與焊盤LND2及配線L2由阻焊劑SR覆蓋。即，於SMD中，僅焊盤LND3之一部分自開口部K露出，與焊盤LND3連接之配線L2、焊盤LND2及通孔V全部由阻焊劑覆蓋。
圖13係以圖12之A-A線切斷之剖面圖。如圖13所示，於配線基板1S中形成有通孔V，於該通孔之側面上形成有導電膜CF2。於形成有導電膜CF2之通孔V上，一體地形成有焊盤LND2、配線L2及焊盤LND3。而且，可知一體地形成之焊盤LND2、配線L2之全部及焊盤LND3之一部分(外周區域)由阻焊劑SR覆蓋，另一方面，焊盤LND3之一部分(中央區域)自形成於阻焊劑SR上之開口部K露出。該種焊盤LND3之構成形態為SMD。
如上所述，形成於配線基板1S之背面之焊盤LND3可根據與形成於阻焊劑SR上之開口部K之關係而分成NSMD與SMD中之任一種構成形態。NSMD可稱作如下之構成形態，即整個焊盤LND3自形成於阻焊劑SR上之開口部K露出，且與焊盤LND3連接之配線L2之一部分亦自開口部K露出。另一方面，SMD可稱作如下之構成形態，即僅焊盤LND3之一部分(中央區域)自形成於阻焊劑SR上之開口部K露出，且與焊盤LND3連接之配線L2由阻焊劑SR覆蓋。
如上所述，根據本發明者所研究之技術，形成於配線基板1S之背面之焊盤LND3之構成形態有NSMD與SMD，但就提高焊盤LND3與半球之密接性之觀點而言，NSMD優於SMD。對其原因進行說明。當焊盤LND3之構成形態為SMD時，因開口部K內包於焊盤LND3內，故而自開口部K露出之焊盤LND3之區域僅為焊盤LND3之上表面(參照圖13)。相對於此，當焊盤LND3之構成形態為NSMD時，因整個焊盤LND3自開口部K露出，故而不僅焊盤LND3之上表面，焊盤LND3之側面亦自開口部K露出(參照圖11)。即，焊盤LND3由例如金屬膜形成，當焊盤LND3之構成形態為SMD時僅金屬膜之表面露出，相對於此，當焊盤LND3之構成形態為NSMD時不僅金屬膜之表面，金屬膜之膜厚方向之側面亦露出。因此，NSMD較SMD露出之面積更大，焊盤LND3與搭載於焊盤LND3上之半球之接著面積增大。由此可知，NSMD與SMD相比，可提高焊盤LND3與半球之密接性。即，若考慮提高焊盤LND3與半球之接著強度，則可認為使用NSMD較使用SMD更理想。
但是，NSMD存在如下所示之問題。關於該方面將利用圖14進行具體說明。圖14(a)係表示相對於焊盤LND3而正常地形成有開口部K之NSMD之圖。相對於此，圖14(b)表示相對於焊盤LND3而使開口部K向紙面下側方向偏離來形成開口部K之NSMD，圖14(c)表示相對於焊盤LND3而使開口部K向紙面上側方向偏離來形成開口部K之NSMD。
於NSMD中，如圖14(a)~圖14(c)所示，開口部K之直徑大於焊盤LND3之直徑之結果，不僅焊盤LND3，與焊盤LND3連接之配線L2之一部分亦自開口部K露出。此時，例如，如圖14(b)或圖14(c)所示，若將阻焊劑SR開口而形成之開口部K係相對於焊盤LND3偏離地形成，則自開口部K露出之配線L2之面積會產生變化。例如，如圖14(b)所示，若開口部K相對於焊盤LND3向紙面下側方向偏離，則自開口部K露出之配線L2之面積會變小。另一方面，如圖14(c)所示，若開口部K相對於焊盤LND3向紙面上側方向偏離，則自開口部K露出之配線L2之面積增大。其結果，若開口部K係相對於焊盤LND3偏離地形成，則將自開口部K露出之焊盤LND3之面積與自開口部K露出之配線L2之面積相加而成的總面積會產生變化。即，即便開口部K之偏離係可內包焊盤LND3之程度之輕微偏離，自開口部K露出之配線L2之面積亦會產生變化。此時，與半球接觸(濡濕)之露出面積會於各個開口部K上而改變。由此，半球之高度會於各個開口部K上而變得不同，於搭載於配線基板1S之背面之複數半球中，高度不均將增大。若半球之高度不均增大，則將配線基板1S安裝於母板上時存在產生安裝不良之虞。
上述問題之前提係相對於焊盤LND3而產生開口部K之對位偏離，實際上於半導體裝置之製造步驟中會產生焊盤LND3與開口部K之對位偏離。因此，於NSMD中，形成於焊盤LND3上之半球之高度不均成為重要之問題。相對於此，於SMD中並未產生上述問題。圖15(a)係表示相對於焊盤LND3而正常地形成開口部K之SMD之圖。相對於此，圖15(b)表示相對於焊盤LND3而使開口部K向紙面下側方向偏離來形成開口部K之SMD，圖15(c)表示相對於焊盤LND3而使開口部K向紙面上側方向偏離來形成開口部K之SMD。
於SMD中，如圖15(a)~圖15(c)所示，開口部K之直徑小於焊盤LND3之直徑之結果，僅焊盤LND3自開口部K露出。例如，如圖15(b)或圖15(c)所示，即便將阻焊劑SR開口而形成之開口部K係相對於焊盤LND3偏離地形成，亦只有焊盤LND3之一部分自開口部K露出，自開口部K露出之露出面積未產生變化。因此，於SMD中，即便開口部K相對於焊盤LND3偏離地形成，與半球接觸(濡濕)之露出面積於複數開口部K上亦相同。由此可認為，不存在半球之高度於各個開口部K上不同之情況，於搭載於配線基板1S之背面之複數半球中，不存在高度不均成為問題之情況。
由此，現實中為了確保配線基板1S與母板之安裝可靠性，使用SMD之焊盤LND3而非使用NSMD之焊盤LND3。但是，於SMD中，因焊盤LND3與半球之接著強度變弱，故而無法避免將半球LGA安裝於母板上時之連接壽命下降之問題。即，因NSMD較SMD更能夠增強焊盤LND3與半球之接著強度，故而NSMD較SMD更能夠延長半球LGA與母板之連接壽命。因此，只要可抑制作為NSMD之問題點之半球之高度不均，則就能夠獲得使用NSMD之優點。因此，於本實施形態1中，使形成於配線基板1S之背面之焊盤LND3之構成形態為NSMD，並設法能夠抑制因使用NSMD作為焊盤LND3之構成形態而產生之半球的高度不均。以下，對使用NSMD作為焊盤LND3之構成形態，並且實現抑制半球之高度不均之實施形態1中的半導體裝置進行說明。
圖16係表示本實施形態1中之配線基板1S之示意性之構成之圖。圖16將配線基板1S之晶片搭載面(表面)之主要構成與配線基板1S之晶片搭載面之相反側之面(背面)之主要構成疊加於一起進行圖示。即，於圖16中，沿配線基板1S之四條邊配置之電極E與於電極E之內側區域成格子狀配置之焊盤LND1係形成於配線基板1S之表面之構成要素。此處，形成於配線基板1S之表面之電極E與焊盤LND1係以配線連接一起，但於圖16中，因變得複雜，故而省略連接電極E與焊盤LND1之配線之圖示。
相對於此，於圖16中，形成為格子狀之焊盤LND3(以點線表示)係形成於配線基板1S之背面之構成要素。而且，圖示有貫穿配線基板1S之表面與配線基板1S之背面之通孔V。根據以上之構成要素可知形成於配線基板1S之表面之焊盤LND1與形成於焊盤LND1之正下方之通孔V連接。而且，到達配線基板1S之背面之通孔V與形成於配線基板1S之背面之焊盤LND3直接連接。即，於配線基板1S之背面，於平面上包含通孔V之焊盤LND3形成於通孔V之正上方。該點係與圖9中所說明之技術之不同點，且該點係本實施形態1之特徵之一。如圖16所示，本實施形態1之特徵在於如下方面：於配線基板1S之背面，並非以配線L2連接通孔V與焊盤LND3，而係直接於通孔V上形成焊盤LND3。於本說明書中，將如下構造稱為「焊盤內通孔(land on via)構造」，該構造係指將形成於配線基板1S之背面之焊盤LND3形成為與通孔V於平面上重疊，且以於平面上內包通孔V之方式形成焊盤LND3。該焊盤內通孔構造亦被稱為所謂之焊墊內通孔(pad on via)。即，焊盤內通孔與焊墊內通孔之意思相同。
再者，於形成於配線基板1S之背面之焊盤LND3上搭載有包含焊錫之半球，於圖16中省略半球之圖示。
其次，圖17係表示配線基板1S之背面之圖。如圖17所示，複數焊盤LND3成格子狀地形成於配線基板1S之背面。該焊盤LND3形成所謂之焊盤內通孔構造，即直接形成在於平面上內包於焊盤LND3中之通孔V上，且焊盤LND3成為NSMD之形態。即，以於平面上內包焊盤LND3之方式於阻焊劑SR上形成有開口部K。如上所述，於本實施形態1中之配線基板1S之背面，以於平面上內包於阻焊劑SR上所形成之開口部K中之方式形成焊盤LND3，且以於平面上內包於該焊盤LND3之方式形成通孔V。換言之，焊盤LND3與通孔V之電性連接未使用配線(例如圖9之配線L2)。
繼而，圖18係表示形成於配線基板1S之背面之焊盤內通孔構造，且焊盤LND3之構成形態為NSMD之構造之剖面圖。於圖18中，以貫穿配線基板1S之方式形成有通孔V，於該通孔V之側面形成有導電膜CF2。而且，於配線基板1S之背面(圖18之下面)，以與通孔V直接連接之方式形成有焊盤LND3。即，構成於焊盤LND3上直接形成有通孔V之焊盤內通孔構造。而且，以包含焊盤LND3之方式形成開口部K。該開口部K形成為將形成於配線基板1S之背面之阻焊劑SR開口，且開口部K之直徑大於焊盤LND3之直徑，以使焊盤LND3之構成形態為NSMD。於成為NSMD形態之焊盤LND3上配置有半球HBa。
另一方面，於配線基板1S之表面(圖18之上面)，以與通孔V連接之方式形成焊盤LND1，且配線L1以與該焊盤LND1連接之方式延伸。於配線基板1S之表面形成有阻焊劑SR，形成於配線基板1S之表面之焊盤LND1及配線L1由阻焊劑SR覆蓋。
其次，圖19係將形成於配線基板1S之背面之一個焊盤LND3之構成放大表示之圖。如圖19所示，於阻焊劑SR上形成有圓形形狀之開口部K，且以包含於該開口部K之內部之方式形成有圓形形狀之焊盤LND3。因此，本實施形態1中之焊盤LND3之構成形態成為NSMD，但僅整個焊盤LND3自開口部K露出，例如配線並未露出。其原因在於：於本實施形態1中形成如下之焊盤內通孔構造，即焊盤LND3與通孔並未使用配線進行連接，而直接於通孔上形成焊盤LND3。即，本實施形態1之特徵在於：雖然使焊盤LND3之構成形態為NSMD，但僅有焊盤LND3之整個面積自開口部K露出。
圖20係以圖19之A-A線切斷之剖面圖。如圖20所示，於配線基板1S上形成有貫穿配線基板1S之通孔V，於通孔V之側面形成有導電膜CF2。以與該通孔V直接連接之方式形成有焊盤LND3。即，藉由將焊盤LND3配置於通孔V之正上方，不使用配線而使通孔V與焊盤LND3電性連接。因此，於配線基板1S之背面(圖20之上面)，即便形成使開口部K之直徑大於焊盤LND3之直徑之NSMD，亦只有焊盤LND3自開口部K露出。另一方面，於配線基板1S之表面(圖20之下面)，亦如圖18所說明般，以與通孔V連接之方式形成有焊盤LND1，且配線L1以與該焊盤LND1連接之方式延伸。於配線基板1S之表面形成有阻焊劑SR，形成於配線基板1S之表面之焊盤LND1及配線L1由阻焊劑SR覆蓋。
根據以上之說明可知，本實施形態1之特徵在於，採用將形成於配線基板1S之背面之焊盤LND3直接形成於通孔V上之焊盤內通孔構造，且使焊盤LND3之構成形態為NSMD。藉此，可一面使焊盤LND3之構成形態為NSMD，一面使自形成於阻焊劑SR上之開口部K露出之構成要素(構件)僅為圓形形狀之焊盤LND3。以下，一面參照圖式一面對基於本實施形態1之特徵之效果進行說明。
圖21(a)係表示於本實施形態1中之焊盤內通孔構造中，相對於焊盤LND3而正常地形成開口部K之NSMD之圖。相對於此，圖21(b)表示於本實施形態1中之焊盤內通孔構造中，相對於焊盤LND3而使開口部K向紙面下側方向偏離來形成開口部K之NSMD，圖21(c)表示於本實施形態1中之焊盤內通孔構造中，相對於焊盤LND3而使開口部K向紙面上側方向偏離來形成開口部K之NSMD。於圖21(a)~圖21(c)中之任一者中，均係只有圓形形狀之焊盤LND3自形成於阻焊劑SR上之開口部K露出。即，如圖21(a)~圖21(c)所示，於本實施形態1中之焊盤內通孔構造中，即便開口部K之形成位置相對於焊盤LND3產生略微偏離，亦只有圓形形狀之焊盤LND3自開口部K露出。該表示即便開口部K之形成位置相對於NSMD之焊盤LND3產生偏離，自開口部K露出之金屬膜之露出面積亦不會產生變化。即，於圖14(a)~圖14(c)所示之通常之NSMD中，若開口部K之形成位置相對於焊盤LND3產生偏離，則必然會產生與焊盤LND3連接之配線L2之露出面積產生變化之情形。相對於此，於本實施形態1中，因採用使形成於配線基板1S之背面之焊盤LND3與通孔V直接連接之焊盤內通孔構造，故而不需要連接焊盤LND3與通孔V之配線。因此，即便使焊盤LND3之構成形態為NSMD，自開口部K露出之金屬膜亦僅為圓形形狀之焊盤LND3。因此，於本實施形態1中，即便係產生開口部K相對於焊盤LND3偏離之情況時，亦可使自開口部K露出之焊盤LND3之露出面積於複數開口部K上變得均勻。由此，即便使焊盤LND3之構成形態為NSMD，亦可使焊盤LND3與形成於其上之半球之接觸面積(濡濕面積)於各焊盤LND3上變得均勻。其結果，即便使焊盤LND3之構成形態為NSMD，亦可抑制形成於焊盤LND3上之半球之高度不均，從而可提高將半球LGA安裝於母板上時之連接可靠性。
即，於本實施形態1中，使形成於配線基板1S之背面之焊盤LND3與通孔V之連接構成係焊盤內通孔構造，藉此即便使焊盤LND3之構成形態為NSMD，亦可抑制配置於焊盤LND3上之半球之高度不均。換言之，藉由採用本實施形態1之特徵性構成而會產生如下之顯著效果，即可使用能夠確保配線基板1S(焊盤LND3)與半球之連接強度之NSMD，並且可減輕作為NSMD之弱點之半球之高度不均。
尤其，如本實施形態1般採用焊盤內通孔構造係以使焊盤LND3之構成形態為NSMD為前提，藉此會產生顯著之效果。例如即便對SMD之焊盤LND3使用焊盤內通孔構造亦無意義。如圖15所示，當使焊盤LND3之構成形態為SMD時，因連接焊盤LND3與通孔V之配線原本就不會自形成於阻焊劑SR上之開口部K露出，故而不存在因開口部K之對位偏離而導致自開口部K露出之焊盤LND3與配線L2之合計露出面積產生變化此一作為本發明之前提之課題。因此，例如以形成於配線基板1S之背面之焊盤LND3之構成形態為SMD之情形為前提，即便存在採用焊盤內通孔構造之技術，亦不存在容易想到如本實施形態1般於NSMD之焊盤LND3上形成焊盤內通孔構造之技術之動機。即，於本實施形態1中，作為前提，NSMD較SMD更能夠提高焊盤LND3與半球之連接強度，因此作為半球LGA，有時欲採用NSMD之焊盤LND3。然而，於知道NSMD之焊盤LND3存在會產生半球之高度不均之弱點之後，便會有克服該弱點之課題(動機)。該動機係於以使焊盤LND3之構成形態為SMD為前提之技術中不可能存在之動機。即，當使焊盤LND3之構成形態為SMD時，即便使焊盤LND3與通孔V之構成為焊盤內通孔構造，亦不存在有意義之優點。如本實施形態1般，將焊盤內通孔構造應用於NSMD之焊盤LND3，由此初次可獲得如下顯著之效果，即可抑制作為NSMD之弱點之半球之高度不均，並且可利用能夠謀求焊盤LND3與半球之安裝強度之提高此一NSMD之優點。
進而，藉由在NSMD之焊盤LND3上採用焊盤內通孔構造而會產生新之效果。對該效果進行說明。例如當使用配線連接焊盤LND3與通孔V而非採用焊盤內通孔構造時，焊盤LND3與配線之一部分將自形成於阻焊劑SR上之開口部露出。因此，半球形成為覆蓋露出之焊盤LND3與露出之配線之一部分。此時，焊盤LND3成圓形形狀且面積亦較大，因此焊盤LND3與半球之接著強度較高。然而，配線較細且面積亦較小，因此於接著配線與半球之部分上，因施加於半球上之應力而會產生半球與配線一同自電路板1S脫落之情形。此時，半球自半球LGA上脫離而導致安裝不良。
關於該點，於本實施形態1中，使焊盤LND3與通孔V之構成為焊盤內通孔構造。因此，即便為使焊盤LND3之構成形態為NSMD之情形時，自形成於阻焊劑SR上之開口部露出之金屬膜亦只有焊盤LND3。由此，於本實施形態1中，半球僅與形成圓形形狀之焊盤LND3接著。即，於本實施形態1中，即便使焊盤LND3之構成形態為NSMD，因不存在連接焊盤LND3與通孔V之配線，故而不存在配線與半球接著之情形。因此，半球僅與面積較大且與配線基板牢固地黏接之焊盤LND3接著，因此可防止半球自配線基板1S上脫落。
於本實施形態1中，藉由在NSMD之焊盤LND3上採用焊盤內通孔構造，亦會產生其它效果。例如，搭載於半球LGA上之半導體晶片CHP形成實現處理高頻信號之RFIC之功能之積體電路。此時，就高頻信號而言，若配線長度變長則會引起阻抗(電感)上升，從而導致高頻電路之電氣特性劣化。由此，例如於使用配線連接焊盤LND3與通孔V之情形時，因配線而引起之阻抗(電感)之上升會成為問題。相對於此，於本實施形態1中，使焊盤LND3與通孔V之構成為焊盤內通孔構造。因此，可省去連接焊盤LND3與通孔V之配線。該意味著半球LGA中之配線長度變短，尤其，可抑制高頻電路之電氣特性之劣化。即，於本實施形態1中，例如當於半球LGA上搭載組裝有RFIC等高頻電路之半導體晶片CHP時，可獲得如下顯著之效果，即不僅能夠提高半球LGA之安裝可靠性，亦能夠抑制高頻電路之電氣特性之劣化。
其次，對配線基板1S之表面(晶片搭載面)上之配線之布局進行說明。圖22係自晶片搭載面(表面)側觀察本實施形態1中之配線基板1S之圖。如圖22所示，沿成形成矩形形狀之配線基板1S之四條邊並排配置有成矩形形狀之電極E。而且，於該電極E之內側區域配置有焊盤LND1及通孔V。焊盤LND1及通孔V於配線基板1S之表面上成格子狀地形成有複數。該等電極E及焊盤LND1係形成於配線基板1S之表面之構成要素，通孔V以貫穿配線基板1S之方式形成。此時，以例如金屬線來連接沿配線基板1S之四條邊形成之電極E與搭載於配線基板1S之表面上之半導體晶片(未圖示)。而且，該電極E與形成於配線基板1S之表面之焊盤LND1連接，其後，焊盤LND1經由通孔V與形成於配線基板1S之背面之外部連接端子(例如半球)連接。
以下，對於配線基板1S之表面連接電極E與焊盤LND1之配線布局進行說明。如圖22所示，利用形成於配線基板1S之表面之配線L1使電極E與焊盤LND1電性連接。於圖22中，簡化起見，僅於一部分上圖示有配線L1，但實際上，相對於全部之電極E與焊盤LND1均連接有配線L1。此處，因焊盤LND1成格子狀地配置於電極E之內側，故而例如將配置於最內側之焊盤LND1與電極E連接於一起之配線L1形成為避開配置成格子狀之外側之焊盤LND1，並通過焊盤LND1間之空間。因此，必須確保使配線L1延伸之空間。
此處，本實施形態1之特徵在於如下方面：使形成於配線基板1S之背面之焊盤(焊盤LND3(於圖22中未圖示))與通孔V為焊盤內通孔構造。如此，形成焊盤內通孔構造係指於形成於配線基板1S之背面之焊盤(焊盤LND3)上配置通孔V。換言之，因於配置於配線基板1S之背面之焊盤(焊盤LND3)上搭載有作為外部連接端子之半球，故而對應於半球之搭載位置來規定形成於配線基板1S之背面之焊盤(焊盤LND3)之配置位置。而且，於焊盤內通孔構造中，因於形成於配線基板1S之背面之焊盤(焊盤LND3)上配置通孔V，故而通孔V之配置位置被規定於半球之搭載位置。即，於本實施形態1中，將通孔V之配置位置規定成與半球之搭載位置於平面上重疊之位置。以上述方式規定通孔V之位置之結果，於配線基板1S之表面上，將形成於通孔V上之焊盤LND1配置於與半球之搭載位置於平面上重疊之位置上。即，於本實施形態1中，因規定使通孔V之配置位置與半球之搭載位置於平面上重疊，故而亦對應於半球之搭載位置來規定形成於配線基板1S之表面之焊盤LND1。因此，無法以較容易地纏繞之方式自由地配置配線L1，該配線L1係用於連接形成於配線基板1S之表面之焊盤LND1與形成於配線基板1S之表面之電極E。如此，於本實施形態1中，因通孔V之配置位置受到規定，而產生連接形成於配線基板1S之表面之焊盤LND1與電極E之配線L1之布局自由度下降之副作用。
例如，圖23表示未使用焊盤內通孔構造時之連接電極E與焊盤LND1之配線L1之布局構成。具體而言，圖23表示形成於配線基板1S之表面之電極E、焊盤LND1及配線L1，並且表示形成於配線基板1S之背面之焊盤LND3與配線L2。即，如圖23所示，於配線基板1S之背面，對應於半球之搭載位置來配置焊盤LND3。然而，於圖23中，因未採用焊盤內通孔構造，故而無法對應於配線基板1S之背面上所形成之焊盤LND3之位置來設置通孔V。即，通孔V之配置位置可不規定於搭載有半球之焊盤LND3之配置位置而自由地配置。因利用形成於配線基板之背面之配線L2來連接形成於配線基板1S之背面之焊盤LND3與通孔V，故而無需對應於配線基板1S之背面上所形成之焊盤LND3之位置來設置通孔V。通孔V之位置可對應於配線基板1S之表面上所形成之焊盤LND1而自由地設置。該意味著形成於配線基板1S之表面之焊盤LND1之配置自由度得以提高，例如，如圖23所示，可於配線基板1S之表面配置焊盤LND1。因此，可比較容易地纏繞連接路板1S之表面上所形成之電極E與焊盤LND1之配線L1。
然而，於本實施形態1中，因採用焊盤內通孔構造，故而例如圖24所示，以與半球之搭載位置於平面上重疊之方式規定通孔V之配置位置。如此規定通孔V之配置位置意味著亦規定了形成於配線基板1S之表面之焊盤LND1之配置位置。即，規定形成於配線基板1S之表面之焊盤LND1之配置位置之結果，於配線基板1S之表面，連接電極E與焊盤LND1之配線L1之布局自由度下降。
因此，於本實施形態1中，設法能夠減小於配線基板1S之表面連接電極E與焊盤LND1之配線L1之布局自由度之下降。關於該點，利用圖25進行說明。圖25表示使用焊盤內通孔構造時之連接電極E與焊盤LND1之配線L1之布局構成。具體而言，圖25表示形成於配線基板1S之表面之電極E、焊盤LND1及配線L1。於圖25中，通孔V對應於未圖示之搭載於配線基板1S之背面之半球之搭載位置而設置。因此，對於對應於通孔V而形成於配線基板1S之表面之焊盤LND1而言，亦係對應於半球之搭載位置來規定焊盤LND1之配置位置。此處，圖24與圖25之不同點在於，自配線基板1S之外周線至排列著焊盤LND1之最外行之間之距離不同。即，於圖24中，自配線基板1S之外周線至排列著焊盤LND1之最外行為止之距離為距離a，相對於此，於圖25中，自配線1S之外周線至排列著焊盤LND1之最外行為止之距離為距離b。距離b大於距離a。具體而言，圖24中所示之距離a小於焊盤LND1之間距(亦可稱為焊盤LND3之間距)，圖25中所示之距離b大於焊盤LND1之間距(亦可稱為焊盤LND3之間距)。
因此，進行了本實施形態1中之設計之圖25，與圖24相比確保至排列著電極E與焊盤LND1之最外行為止之空間。由此，圖25與圖24相比，可提高形成於配線基板1S之表面之配線L1之布局自由度。因確保至排列著電極E與焊盤LND1之最外行為止之空間，故而可充分地確保配線L1之纏繞區域。例如於圖24中，通過焊盤LND1間之配線L1之根數為2根，但於圖25中，可使通過焊盤LND1間之配線L1之根數為3根，從而成為可更容易地將配線L1纏繞至配置於配線基板1S之內側區域之焊盤LND1之構成。
如上所述，充分地確保至排列著電極E與焊盤LND1之最外行為止之空間，由此於本實施形態1中，可減小因採用焊盤內通孔構造而導致形成於配線基板1S之表面之配線L1之自由度下降此一副作用。
於本實施形態1中，作為半導體裝置，以半球LGA為例進行了說明，但本發明並不限定於半球LGA，亦可應用於例如BGA。其原因在於，BGA與半球LGA除外部連接端子之高度不同以外，其它構成均相同。但是，若如本實施形態1般，特別係將本發明適用於半球LGA，則會產生如下所示之有用之效果。
第1點：於半球LGA中，外部連接端子(半球)之高度低於BGA之外部連接端子(焊球)之高度，因此可使將半球LGA安裝於母板(安裝基板)上時之總厚度，薄於將BGA安裝於母板上時之總厚度。該意味著可藉由使用半球LGA而實現半導體裝置之薄板化。
第2點：半球LGA與BGA相比，安裝於母板上時相對於衝擊力之衝擊強度增強。於本實施形態1中，使形成於配線基板1S之背面之焊盤LND3與通孔V之連接構成係焊盤內通孔構造，由此即便使焊盤LND3之構成形態為NSMD，亦可抑制配置於焊盤LND3上之半球之高度不均。半球LGA與BGA雙方均可獲得該效果，進而，於半球LGA中，使形成於配線基板1S之背面之焊盤LND3之構成形態為NSMD，由此與BGA相比衝擊強度得以提高。關於該點，一面參照圖26一面進行說明。
圖26係表示對半球LGA與BGA對於衝擊力之耐受性進行測定所獲得之結果之表。測定以於0.5ms間施加1500G之衝擊力為條件來進行。測定對象係以NSMD之BGA與NSMD之半球LGA為對象。首先，就對於NSMD之BGA之評價結果進行說明。如圖26所示，對於NSMD之BGA而言，當評價次數為30次、50次時未產生BGA自母板上脫落之不良情況。但是，若評價次數變成100次，則存在一個不良之BGA，進而，若評價次數變成150次，則存在兩個不良之BGA。然後，若評價次數變成200次，則於BGA中存在三個不良之BGA。相對於此，如圖26所示，對於NSMD之半球LGA而言，當評價次數為30次、50次、100次、150次及200次中之任一者時均未產生半球LGA自母板上脫落之不良情況。該表示，與BGA相比，半球LGA對於衝擊力之耐受性更高。因此，可知如本實施形態1般，將焊盤內通孔構造、且使焊盤LND3之構成形態為NSMD之構成應用於半球LGA，藉此可兼顧提高半球之安裝強度與抑制配置於焊盤LND3上之半球之高度不均，並且可提高半球LGA對於衝擊力之耐受性。
本實施形態1中之半導體裝置以上述方式構成，以下，對其製造方法進行說明。首先，對構成半球LGA之配線基板1S之製造步驟進行說明。
如圖27所示，例如準備兩表面上貼附有由銅箔形成之導電膜CF1之配線基板1S。此時，構成配線基板之基材由例如玻璃-BT(Bismaleimide Triazine，雙馬來醯亞胺三嗪)材料或者玻璃-耐熱環氧樹脂材料構成。繼而，如圖28所示，於通孔形成區域中形成通孔V。通孔V係使用鑽孔器實施開孔而以貫穿兩表面貼附有導電膜CF1之配線基板1S之方式形成。
其次，如圖29所示，於貼附於配線基板1S上之導電膜CF1之兩表面形成由鍍銅膜形成之導電膜CF2。由鍍銅膜形成之導電膜CF2可採用例如無電電鍍法或者電解電鍍法形成。該由鍍銅膜形成之導電膜CF2亦形成於貫穿配線基板1S之通孔V之側面。再者，於形成於配線基板1S之兩表面之導電膜CF1上亦形成有導電膜CF2，但於圖29以下之圖中將導電膜CF1與導電膜CF2一體地記載為導電膜CF1。
繼而，如圖30所示，對導電膜CF1之表面進行研磨後，於兩表面之導電膜CF1上貼附乾膜DF。該乾膜DF係受到紫外線照射後硬化之薄膜，它用於在對導電膜CF1進行圖案化時形成遮罩。
其後，如圖31所示，於配線基板1S之兩側配置遮罩(未圖示)，並經由此遮罩照射紫外線。由此，將形成於遮罩上之圖案轉印至乾膜DF上。然後，對轉印有圖案之乾膜DF進行顯影，由此使乾膜DF圖案化。例如，藉由顯影處理而將乾膜DF之未受紫外線照射之區域去除。
其次，如圖32所示，使經圖案化之乾膜DF作為遮罩而對導電膜CF1進行蝕刻。藉此，使形成於乾膜DF上之圖案反映於導電膜CF1上。具體而言，於配線基板1S之表面(上表面)形成與通孔V連接之焊盤LND1、以及與焊盤LND1連接並延伸之配線L1。另一方面，於配線基板1S之背面(下表面)形成與通孔V連接之焊盤LND3。藉此，形成如下之焊盤內通孔構造：於形成於配線基板1S之背面之焊盤LND3上配置有通孔V。
其後，如圖33所示，將經圖案化之乾膜DF去除。由此，於配線基板1S之表面(上表面)，與通孔V連接之焊盤LND1以及與焊盤LND1連接並延伸之配線L1露出，而於配線基板1S之背面(下表面)，與通孔V連接之焊盤LND3露出。對於該階段係否正常地形成圖案進行檢查。檢查中使用例如光學式檢查機等。
繼而，如圖34所示，於配線基板1S之兩表面塗佈阻焊劑SR。於配線基板1S之兩表面塗佈阻焊劑SR時，首先於配線基板1S之一方之面上塗佈阻焊劑SR並使其暫時乾燥。然後，阻焊劑SR暫時乾燥後，於配線基板1S之另一方之面上塗佈阻焊劑SR並使其暫時乾燥。藉此，可於配線基板1S之兩表面形成有阻焊劑SR。此時，於配線基板1S之表面(上表面)，焊盤LND1及配線L1由阻焊劑SR覆蓋。同樣，於配線基板1S之背面(下表面)，焊盤LND3由阻焊劑SR覆蓋。
其次，如圖35所示，使用光刻技術於阻焊劑SR上形成開口部K。即，於配線基板1S之背面(下表面)形成開口部K。該開口部K係以使形成於配線基板1S之背面(下表面)之焊盤LND3露出之方式形成。具體而言，以如下方式形成開口部K，即開口部K之直徑大於焊盤LND3之直徑，且開口部K於平面上內包著焊盤LND3。藉此，可使形成於配線基板1S之背面(下表面)之焊盤LND3之構成形態為NSMD。然後，使阻焊劑SR完全硬化(完全乾燥)後，於自開口部K露出之焊盤LND3上形成鍍鎳/金膜。如此，可形成於焊盤LND3上形成有鍍鎳/金膜之端子。其後，對配線基板1S進行清洗，並實施外觀檢查，由此完成配線基板1S之製作。以上述之方式可製作本實施形態1中之配線基板1S。
再者，於本實施形態1中，如圖28所示，作為形成貫穿配線基板1S之通孔V之方法，由使用鑽孔器進行開孔來形成通孔V之方法，但亦可藉由照射激光而形成通孔V。將該藉由照射激光而形成之通孔V示於圖36。如圖36所示，藉由照射激光而形成之通孔V之特徵為：配線基板1S之背面(下表面)側之孔徑小於配線基板1S之表面(上表面)側之孔徑。即，若自配線基板1S之表面側照射激光，則形成於配線基板1S之表面之孔徑變得最大，其後，隨著激光向配線基板1S之背面前進，孔徑逐漸變小。而且，通孔V之孔徑於配線基板1S之背面上變得最小。其結果，可使於配線基板1S之背面形成於通孔V上之焊盤LND3之凹陷縮小。即，於藉由照射激光而形成通孔V時，因可使配線基板1S之背面之孔徑縮小，故而可使堵塞通孔V之表面之焊盤LND3上所產生之凹陷縮小。該意味著可降低形成於焊盤LND3上之半球之高度不均。即，於本實施形態1中，除利用焊盤內通孔構造可降低半球之高度不均之效果以外，藉由採用以激光照射而形成通孔V之方法，可獲得如下之乘數效應，即因形成於通孔V上之焊盤LND3上所產生之凹陷縮小而使得可降低半球之高度不均。
繼而，一面參照圖式一面對使用上述配線基板1S來形成半球LGA(半導體裝置)之製造步驟進行說明。圖37係表示形成半球LGA之製造步驟之流程之流程圖。首先，使用通常之半導體製造技術於半導體晶圓上形成電晶體(MISFET(Metal Insulator Semiconductor Field Effect Transistor，金屬絕緣半導體場效應電晶體))或多層配線，藉此形成構成RFIC之積體電路。
其後，如圖38所示，對半導體晶圓WF之背面進行研磨(背面研磨)(圖37之S101)。半導體晶圓WF之背面研磨係以如下所示之方式實施。即，使用保護膠帶PT覆蓋半導體晶圓WF之元件形成面(表面)，之後使半導體晶圓WF之元件形成面(表面)之相反側之背面朝上配置於載物台上。然後，使用研磨機G對半導體晶圓WF之背面進行研磨，藉此使半導體晶圓WF之厚度變薄。藉此，可進行半導體晶圓WF之研磨。
其次，如圖39所示，對半導體晶圓WF進行切割，藉此來使半導體晶圓WF單片化成一個個之半導體晶片(圖37之S102)。半導體晶圓WF之切割係以如下所示之方式實施。首先，將切割膠帶DT貼附於同心圓狀之切割框DFM上，之後於該切割膠帶DT上配置半導體晶圓WF。然後，使用切割刀片DB，沿切割線對半導體晶圓WF進行切割，由此使半導體晶圓WF單片化為半導體晶片。
然後，如圖40所示，將單片化之半導體晶片CHP搭載(片結)於經上述步驟所形成之配線基板1S上(圖37之S103)。半導體晶片CHP之片結係以如下方式進行，即，以夾頭C1吸附半導體晶片CHP後，將半導體晶片CHP配置於配線基板1S上，然後利用絕緣膏P來將該半導體晶片CHP與配線基板1S接著於一起。此時，配線基板1S以能夠形成複數半球LGA之方式成一體化，且於每個半球LGA獲取區域上分別搭載半導體晶片CHP。其後，為了提高半導體晶片CHP與配線基板1S之接著強度而進行熱處理(烘烤)(圖37之S104)。
繼而，對搭載有半導體晶片CHP之配線基板1S之表面(晶片搭載面)實施等離子清洗(圖37之S105)。等離子清洗係以提高隨後實施之鑄模步驟中之樹脂與配線基板1S之密接性為目的而實施。
其後，如圖41所示，以金屬線W將形成於配線基板1S上之電極與半導體晶片CHP之焊墊連接(打線接合)於一起(圖37之S106)。具體而言，以毛細管C2對半導體晶片CHP之焊墊進行快速接合，其後，使毛細管C2移動，由此來對配線基板1S之電極進行第二接合。藉此，以由例如金線形成之金屬線W使配線基板1S之電極與半導體晶片CHP之焊墊電性連接。
其次，如圖42所示，以樹脂M將配線基板1S之整個晶片搭載面密封(鑄模)(圖37之S107)。具體而言，以上部模具UK與下部模具BK自上下夾持搭載有半導體晶片CHP之配線基板1S，使樹脂M自插入口流入配線基板1S之晶片搭載面上，藉此以樹脂M將配線基板1S之晶片搭載面密封。其後，為了使樹脂M硬化，對配線基板1S進行熱處理(烘烤)(圖37之S108)。
繼而，如圖43所示，利用焊錫印刷(solder printing)將焊錫膏SP塗佈於配線基板1S之背面(圖37之S109)。具體而言，於配線基板1S之背面配置金屬遮罩MSK，利用刮刀S1於該金屬遮罩MSK上印刷焊錫膏SP。由此，如圖44所示，於配線基板1S之焊盤(焊盤LND3(未圖示))上形成焊錫膏SP。然後，如圖45所示，對配線基板1S實施回流焊(圖37之S110)。由此，形成於配線基板1S之背面之焊錫膏SP成為半球狀之半球HBa。由此，可於配線基板1S之背面形成由半球HBa形成之外部連接端子。
其次，如圖46所示，對配線基板1S進行切割(封裝切割)(圖37之S111)。配線基板1S之切割係以如下所示之方式進行。首先，將切割膠帶DT貼附於同心圓狀之切割框DFM上後，於該切割膠帶DT上配置配線基板1S。然後，使用切割刀片DB對配線基板1S進行切割，由此可獲得一個個封裝。圖47係表示經過以上之步驟所製造之封裝Pa之剖面圖。如圖47所示，封裝Pa係半球LGA，且以樹脂M將配線基板1S之晶片搭載面密封。另一方面，於配線基板1S之晶片搭載面之相反側之面上形成有由半球HBa形成之外部連接端子。由此，可製造由半球LGA形成之封裝Pa，將所製造之封裝Pa加以收納並出貨(圖37之S112)。
繼而，對將由半球LGA形成之封裝Pa安裝於母板(安裝基板)上之步驟進行說明。圖48係表示將由半球LGA形成之封裝Pa安裝於母板MB上之狀態之剖面圖。如圖48所示，可知由半球LGA形成之封裝Pa經由作為外部連接端子之半球HBa而安裝於母板MB上。
圖49係對將由半球LGA形成之封裝Pa安裝於母板(安裝基板)上之狀態進行說明之放大剖面圖。於圖49中，封裝Pa具有配線基板1S，於該配線基板1S上形成有貫穿配線基板1S之通孔V。於通孔V之側面形成有包含鍍敷膜之導電膜CF2。且，於配線基板1S之背面(下表面)，以與通孔V直接連接之方式形成有焊盤LND3，於焊盤LND3上形成有作為外部連接端子之半球HBa。由此，形成焊盤內通孔構造。於配線基板1S之背面(下表面)形成有阻焊劑SR，焊盤LND3形成於阻焊劑SR上所形成之開口部K之內部。此時，開口部K之直徑形成為大於焊盤LND3之直徑，焊盤LND3之構成形態為NSMD。即，本實施形態1中之封裝Pa(半球LGA)係焊盤內通孔構造，且係使焊盤LND3之構成形態為NSMD之封裝。於配線基板1S之表面(上表面)上，以與通孔V連接之方式形成有焊盤LND1，且以與該焊盤LND1連接之方式形成有配線L1。形成於配線基板1S之表面上之焊盤LND1及配線L1由阻焊劑SR覆蓋。於該阻焊劑SR上形成有樹脂M。若進行詳細說明，雖然圖49中並未圖示，但於形成於配線基板1S之表面(上表面)上之阻焊劑SR上搭載有半導體晶片(未圖示)，且以覆蓋該半導體晶片之方式形成有樹脂M。
相對於此，對母板MB之構成進行說明。母板MB具有基板MS，於該基板MS上形成有貫穿基板MS之通孔V2，於該通孔V2之側面形成有導電膜CF3。於配線基板1S之表面(上表面)，以與通孔V2連接之方式形成有焊盤LND4。於配線基板1S之表面(上表面)上形成有阻焊劑SR2，於形成於該阻焊劑SR2上之開口部K2之內部形成有焊盤LND4。此處，開口部K2之直徑大於焊盤LND4之直徑，且開口部K2形成為內包著焊盤LND4。以上述方式形成於母板MB上之焊盤LND4成形成於通孔V2之正上方之焊盤內通孔構造，且焊盤LND4為NSMD。本實施形態1之特徵亦在於使形成於母板MB上之焊盤LND4之構成為焊盤內通孔構造，且為NSMD。另一方面，於基板MS之背面(下表面)形成有與通孔V2連接之焊盤LND5、以及與焊盤LND5連接之配線L3。該焊盤LND5與配線L3由阻焊劑SR覆蓋。
將以上述方式構成之封裝Pa與母板MB接著於一起。具體而言，首先如圖50所示，於形成於母板MB上之焊盤LND4上形成焊錫膏(焊料)SP2。然後，如圖51所示，將形成於母板MB上之焊錫膏SP2與形成於封裝Pa上之半球HBa加以連接。其後，如圖52所示，對母板MB及封裝Pa進行回流焊(熱處理)，藉此使形成於封裝Pa上之半球HBa與形成於母板MB上之焊錫膏SP2一體化，從而形成接合焊錫SB。由此，可將封裝Pa與母板MB接著於一起。
此處，本實施形態1之特徵亦在於使形成於母板MB上之焊盤LND4之構成為焊盤內通孔構造，且為NSMD。具體而言，使形成於母板MB上之焊盤LND4為焊盤內通孔構造，藉此可使接合封裝Pa與母板MB之接合焊錫SB之形狀成如下形狀，即接合焊錫SB之中央部之直徑大於其上部之直徑或下部之直徑，從而可謀求提高封裝Pa與母板MB之接合強度。例如當形成於母板MB上之焊盤LND4並非為焊盤內通孔構造時，焊盤LND4以及連接焊盤LND4與通孔V之配線之一部分自開口部K2露出。此時，於母板MB側，將封裝Pa與母板MB接合之接合焊錫SB不僅與圓形形狀之焊盤LND4接觸，亦與連接焊盤LND4和通孔V之配線之一部分接觸。因此，接合焊錫SB之形狀因與連接焊盤LND4和通孔V之配線之一部分接觸而並非為接合焊錫SB之中央部之直徑大於其上部之直徑或下部之直徑之形狀，從而導致安裝強度下降。因此，於本實施形態1中，使形成於母板MB上之焊盤LND4為焊盤內通孔構造，由此可使於母板MB側與接合焊錫SB接觸之構成要素僅為圓形形狀之焊盤LND4。其結果，於本實施形態1中，可使接合焊錫SB之形狀為中央部之直徑大於上部之直徑或下部之直徑之形狀，從而可謀求提高封裝Pa與母板MB之接合強度。
(實施形態2)　本實施形態2亦以半球LGA為對象。於上述實施形態1中，對如下例子進行了說明，即對形成於配線基板之背面之所有焊盤採用焊盤內通孔構造，且使焊盤之構成形態為NSMD。相對於此，於本實施形態2中，對如下例子進行說明，即僅對形成於配線基板之背面之焊盤之一部分採用焊盤內通孔構造，且使焊盤之構成形態為NSMD，另一方面，對其它焊盤不採用焊盤內通孔構造，且使焊盤之構成形態為SMD。
圖53係表示本實施形態2之半球LGA中之配線基板1S之構成之圖。圖53將配線基板1S之晶片搭載面(表面)之構成及配線基板1S之晶片搭載面之相反側之面(背面)之構成疊加於一起進行圖示。即，於圖53中，沿配線基板1S之四條邊配置之電極E與於電極E之內側區域成格子狀配置之焊盤LND1係形成於配線基板1S之表面之構成要素。此處，形成於配線基板1S之表面之電極E與焊盤LND1係以配線連接於一起，但於圖53中，因變得複雜，故而省略連接電極E與焊盤LND1之配線之圖示。
相對於此，於圖53中，配線L2與成格子狀配置之焊盤LND3係形成於配線基板1S之背面之構成要素。且，圖示有貫穿配線基板1S之表面與配線基板1S之背面之通孔V。
於圖53中，本實施形態2之特徵在於形成於配線基板1S之四角(角部)之焊盤LND1、通孔V及焊盤LND3之配置關係。即，於本實施形態2中，於配線基板1S之角部，以與形成於配線基板1S之表面(晶片搭載面)之焊盤LND1於平面上重疊，且內包於焊盤LND1中之方式形成有通孔V。且，該通孔V與形成於配線基板1S之背面之焊盤LND3直接連接。即，形成於配線基板1S之背面之焊盤LND3配置為形成於通孔V之正上方，且於平面上內包著通孔V。且，形成於配線基板1S之背面之焊盤LND3之構成形態為NSMD。如此，形成於配線基板1S之角部之焊盤LND3與通孔V形成焊盤內通孔構造，且焊盤LND3之構成形態為NSMD。由此，於配線基板1S之角部，能夠提高形成於配線基板1S之角部之焊盤LND3與搭載於該焊盤LND3上之半球(未圖示)之連接強度。
因以下理由，使配置於配線基板1S之角部之焊盤LND3為焊盤內通孔構造，且使焊盤LND3之構成形態為NSMD。成矩形形狀之配線基板1S之角部易於集中有對配線基板1S施加之應力。例如，已知因對配線基板1S施加之溫度循環而產生反覆之膨脹與收縮，由此膨脹與收縮而產生應力，而該應力於配線基板1S之角部變得最大。由此，配置於配線基板1S之角部之焊盤LND3與搭載於該焊盤LND3上之半球容易因應力而分離。即，於配線基板1S之角部，因應力集中而導致焊盤LND3與半球之連接強度下降。若半球自形成於配線基板1S之背面之焊盤LND3上脫落，則會引起不良情況。
如此，就減少半球LGA之不良之觀點而言，可知必須謀求於應力集中之配線基板1S之角部提高焊盤LND3與半球之連接強度。因此，於本實施形態2中，使配置於應力集中之配線基板1S之角部之焊盤LND3之構成形態為NSMD，藉此來謀求提高焊盤LND3與半球之連接強度。但是，若使焊盤LND3之構成形態為NSMD，則搭載於焊盤LND3上之半球之高度不均表面化，故而於本實施形態2中，不使用配線而採用焊盤內通孔構造來連接焊盤LND3與通孔V。如上所述，於本實施形態2中，為了提高位於配線基板1S之角部之焊盤LND3與半球之安裝強度，使配置於配線基板1S之角部之焊盤LND3之構成形態為NSMD，為了降低因使焊盤LND3之構成形態為NSMD而帶來之半球之高度不均，而以如下方式構成，即利用焊盤內通孔構造來連接焊盤LND3與通孔V。
繼而，對配置於配線基板1S之角部以外之部位之焊盤LND3之構成進行說明。於本實施形態2中，如圖53所示，對於配置於配線基板1S之角部以外之部位之焊盤LND3並未採用焊盤內通孔構造，而使焊盤LND3之構成形態為SMD。如圖53所示，配置於配線基板1S之角部以外之部位之焊盤LND3配置為不與通孔V於平面上重疊，該焊盤LND3與通孔V係以形成於配線基板1S之背面之配線L2連接於一起。如上所述，配置於配線基板1S之角部以外之部位之焊盤LND3與通孔V之連接未採用焊盤內通孔構造。因此，未對應於形成於配線基板1S之背面之焊盤LND3之位置來設置通孔V。即，通孔V之配置位置可不規定於搭載有半球之焊盤LND3之配置位置而自由地配置。因形成於配線基板1S之背面之焊盤LND3與通孔V係以形成於配線基板之背面之配線L2連接於一起，故而無須對應於形成於配線基板1S之背面之焊盤LND3之位置來設置通孔V。通孔V之位置可對應於形成於配線基板1S之表面之焊盤LND1而自由地設置。該意味著形成於配線基板1S之表面之焊盤LND1之配置自由度得以提高。
圖54係表示於配線基板1S之表面上連接電極E與焊盤LND1之配線L1之布局構成之圖。如圖54所示，因能夠以使配線L1易於纏繞之方式來配置通孔V之位置，故而可提高配線L1之布局自由度。即，於本實施形態2中，就提高配置於配線基板1S之表面之配線L1之布局自由度之觀點而言，如圖53所示，未使配置於配線基板1S之角部以外之區域中之焊盤LND3與通孔V之連接構成係焊盤內通孔構造。但是，當不使形成於配線基板1S之背面之焊盤LND3與通孔V為焊盤內通孔構造時，若使形成於配線基板1S之背面之焊盤LND3之構成形態為NSMD，則配置於焊盤LND3上之半球之高度不均表面化。因此，於本實施形態2中，為了提高配置於配線基板1S之表面之配線L1之布局自由度，不使配置於配線基板1S之角部以外之區域中之焊盤LND3與通孔V之連接為焊盤內通孔構造。另一方面，於形成於配線基板1S之背面之焊盤LND3與通孔V之連接中不採用焊盤內通孔構造之情形時，若使焊盤LND3之構成形態為NSMD，則搭載於焊盤LND3上之半球之高度不均會成為問題，因此使形成於配線基板1S之背面之焊盤LND3之構成形態為SMD。
若總結本實施形態2之特徵性構成，則如下：使配置於配線基板1S之角部之焊盤LND3與通孔V之連接構成係焊盤內通孔構造，且使配置於角部之焊盤LND3之構成形態為NSMD。另一方面，不使配置於配線基板1S之角部以外之區域中之焊盤LND3與通孔V之連接構成係焊盤內通孔構造，且使配置於角部以外之區域中之焊盤LND3之構成形態為SMD。藉由以上述方式構成，本實施形態2會產生如下之顯著效果，即可一面於應力易於集中之配線基板1S之角部抑制半球之高度不均，一面提高焊盤LND3與半球之接著強度，並且可確保形成於配線基板1S之表面之配線L1之布局自由度。
(實施形態3)　本實施形態3亦以半球LGA為對象。於上述實施形態1中，對如下例子進行了說明，即對形成於配線基板之背面之所有焊盤均採用焊盤內通孔構造，且使焊盤之構成形態為NSMD。相對於此，於本實施形態3中，對如下例子進行說明，即僅對形成於配線基板之背面之焊盤之一部分採用焊盤內通孔構造，且使焊盤之構成形態為NSMD，另一方面，對其它焊盤不採用焊盤內通孔構造，且使焊盤之構成形態為SMD。
圖55係表示本實施形態3之半球LGA中之配線基板1S之構成之圖。圖55將配線基板1S之晶片搭載面(表面)之構成及配線基板1S之晶片搭載面之相反側之面(背面)之構成疊加於一起進行圖示。即，於圖55中，沿配線基板1S之四條邊配置之電極E與於電極E之內側區域成格子狀配置之焊盤LND1係形成於配線基板1S之表面之構成要素。此處，形成於配線基板1S之表面之電極E與焊盤LND1係以配線連接於一起，但於圖55中，因變得複雜，故而省略連接電極E與焊盤LND1之配線之圖示。
相對於此，於圖55中，配線L2與成格子狀配置之焊盤LND3係形成於配線基板1S之背面之構成要素。而且，圖示有貫穿配線基板1S之表面與配線基板1S之背面之通孔V。
於圖55中，本實施形態3之特徵在於形成於配線基板1S之最外行之焊盤LND1、通孔V及焊盤LND3之配置關係。即，於本實施形態3中，於配線基板1S之最外行，以與形成於配線基板1S之表面(晶片搭載面)之焊盤LND1於平面上重疊，且內包於焊盤LND1中之方式形成有通孔V，且該通孔V與形成於配線基板1S之背面之焊盤LND3直接連接。即，形成於配線基板1S之背面之焊盤LND3係配置為形成於通孔V之正上方，且於平面上內包著通孔V。而且，形成於配線基板1S之背面之焊盤LND3之構成形態為NSMD。如此，形成於配線基板1S之最外行之焊盤LND3與通孔V形成焊盤內通孔構造，且焊盤LND3之構成形態為NSMD。由此，於配線基板1S之最外行，能夠提高形成於配線基板1S之背面之焊盤LND3與搭載於該焊盤LND3上之半球(未圖示)之連接強度。
根據以下理由，使配置於配線基板1S之最外行之焊盤LND3為焊盤內通孔構造，且使焊盤LND3之構成形態為NSMD。如上述實施形態2中所說明般，對配線基板1S施加之應力最易於集中於成矩形形狀之配線基板1S之角部，且於配線基板1S之四條邊之周邊應力亦增大。即，由在於配線基板1S之四條邊之周邊應力亦集中，因此存在半球自焊盤LND3上脫落之虞。
因此，於本實施形態3中，為了提高位於配線基板1S之最外行之焊盤LND3與半球之安裝強度，使配置於配線基板1S之最外行之焊盤LND3之構成形態為NSMD，為了減輕因使焊盤LND3之構成形態為NSMD所帶來之半球之高度不均，而以如下方式構成，即利用焊盤內通孔構造來連接焊盤LND3與通孔V。
繼而，對配置於配線基板1S之最外行以外之部位之焊盤LND3之構成進行說明。於本實施形態3中，如圖55所示，對於配置於配線基板1S之最外行以外之部位之焊盤LND3並未採用焊盤內通孔構造，而使焊盤LND3之構成形態為SMD。如圖55所示，配置於配線基板1S之最外行以外之部位之焊盤LND3配置為不與通孔V於平面上重疊，該焊盤LND3與通孔V係由形成於配線基板1S之背面之配線L2連接於一起。如上所述，配置於配線基板1S之最外行以外之部位之焊盤LND3與通孔V之連接未採用焊盤內通孔構造。因此，未對應於形成於配線基板1S之背面之焊盤LND3之位置來設置通孔V。即，通孔V之配置位置可不被規定於搭載有半球之焊盤LND3之配置位置而自由地配置。因形成於配線基板1S之背面之焊盤LND3與通孔V係由形成於配線基板之背面之配線L2連接於一起，故而無須對應於形成於配線基板1S之背面之焊盤LND3之位置來設置通孔V。通孔V之位置可對應於形成於配線基板1S之表面之焊盤LND1而自由地設置。該意味著形成於配線基板1S之表面之焊盤LND1之配置自由度得以提高。
圖56係表示於配線基板1S之表面上連接電極E與焊盤LND1之配線L1之布局構成之圖。本實施形態3之特徵為配置於配線基板1S之表面(晶片搭載面)之電極E未配置於配線基板1S之最外周。即，如圖56所示，沿著成矩形形狀之配線基板1S之四條邊排列有電極E，於該電極E之外側區域形成有焊盤LND1及通孔V，且於電極E之內側區域亦形成有焊盤LND1及通孔V。由於以上述方式構成，因此可提高將形成於配線基板1S之表面之焊盤LND1與電極E連接於一起之配線L1之布局自由度。即，因存在自電極E向外側區域延伸之配線L1與自電極E向內側區域延伸之配線L1，故而與將全部配線L1配置於電極E之內側區域之情形相比，配線L1之布局變得容易進行。
進而，於本實施形態3中，為了提高配置於配線基板1S之表面之配線L1之布局自由度，如圖55所示，未使配置於電極E之內側區域之焊盤LND3與通孔V之連接為焊盤內通孔構造。另一方面，於形成於配線基板1S之背面之焊盤LND3與通孔V之連接不採用焊盤內通孔構造之情形時，若使焊盤LND3之構成形態為NSMD，則搭載於焊盤LND3上之半球之高度不均會成為問題，因此使形成於配線基板1S之背面之焊盤LND3之構成形態為SMD。
若根據以上說明對本實施形態3之特徵性構成進行總結，則如下：使配置於配線基板1S之最外行之焊盤LND3與通孔V之連接構成係焊盤內通孔構造，且使配置於配線基板1S之最外行之焊盤LND3之構成形態為NSMD。另一方面，不使配置於配線基板1S之最外行以外之區域中之焊盤LND3與通孔V之連接構成係焊盤內通孔構造，且使配置於最外行以外之區域中之焊盤LND3之構成形態為SMD。而且，形成不僅於形成於配線基板1S之表面之電極E之內側區域設置有通孔V，於外側區域亦設置有通孔V之構造。
藉由以上述方式構成，本實施形態3會產生如下之顯著效果，即可一面於應力易於集中之配線基板1S之最外行抑制半球之高度不均，一面提高焊盤LND3與半球之接著強度，並且可確保形成於配線基板1S之表面之配線L1之布局自由度。
(實施形態4)於本實施形態4中，對將本發明應用於BGA之例子進行說明。於上述實施形態1~3中對半球LGA進行了說明，但該等亦可應用於本實施形態4中之BGA。
圖57係表示本實施形態4之由BGA形成之封裝Pa之示意性之構成之剖面圖。圖57所示之封裝Pa具有與圖49所示之上述實施形態1之由半球LGA形成之封裝Pa大致相同之構成。不同點在於：於圖57所示之封裝Pa中，焊球Ba之高度形成為高於0.1mm，相對於此，於圖49所示之封裝Pa中，半球HBa之高度形成為0.1mm以下。以下，對圖57所示之封裝Pa之構成進行說明。圖57所示之封裝Pa具有配線基板1S，於該配線基板1S上形成有貫穿配線基板1S之通孔V。於通孔V之側面形成有由鍍敷膜形成之導電膜CF2。而且，於配線基板1S之背面(下表面)，以與通孔V直接連接之方式形成有焊盤LND3，且於焊盤LND3上形成有作為外部連接端子之半球HBa。藉此，形成焊盤內通孔構造。於配線基板1S之背面(下表面)形成有阻焊劑SR，焊盤LND3形成於阻焊劑SR上所形成之開口部K之內部。此時，開口部K之直徑形成為大於焊盤LND3之直徑，焊盤LND3之構成形態為NSMD。即，本實施形態1中之封裝Pa(BGA)係焊盤內通孔構造，且係使焊盤LND3之構成形態為NSMD之封裝。於配線基板1S之表面(上表面)，以與通孔V連接之方式形成有焊盤LND1，且以與該焊盤LND1連接之方式形成有配線L1。形成於配線基板1S之表面之焊盤LND1及配線L1由阻焊劑SR覆蓋。於該阻焊劑SR上形成有樹脂M。若進行詳細說明，雖然於圖57中並未圖示，但於形成於配線基板1S之表面(上表面)上之阻焊劑SR上搭載有半導體晶片(未圖示)，且以覆蓋該半導體晶片之方式形成有樹脂M。
於以上述方式構成之本實施形態4中之BGA中，與上述實施形態1相同，亦可藉由將焊盤內通孔構造、且使焊盤LND3之構成形態為NSMD之構成應用於BGA，而實現提高焊球Ba之安裝強度、以及抑制配置於焊盤LND3上之焊球Ba之高度不均。
對本實施形態4中之BGA之優點進行說明。於BGA中，使用焊球Ba作為外部連接端子。該焊球Ba之高度高於0.1mm，與作為半球LGA之外部連接端子之半球相比，其高度更高。因此，BGA與半球LGA相比，具有能夠使外部連接端子之間隙(高度)增大之優點。即，於BGA中焊球Ba之高度增高，因此當將BGA安裝於母板上時，具有易於安裝之特徵。若進行具體說明，則如下：當將零件安裝於母板上時，於母板上之端子上塗佈焊料後安裝零件，即便使該焊料形成得較厚，由在於BGA中焊球之高度增高，因此可抑制遍及鄰接之焊球間而形成有焊料(焊錫橋)，從而可防止鄰接之焊球間之短路不良。即，於母板中除BGA等半導體裝置以外，亦搭載有晶片電容器或電阻等被動零件。為了將該被動零件可靠地安裝於母板上，存在使塗佈於母板上之焊料之厚度變厚之傾向。即便於該情形時，若係BGA，則由於外部連接端子(焊球Ba)之高度增高，因此可減少因鄰接之焊球間之焊料所引起之短路不良。如此，BGA具有安裝於母板上時之安裝容易性較高之優點。
其次，對本實施形態4中之BGA之製造步驟進行說明，本實施形態4中之BGA之製造步驟與上述實施形態1中之半球LGA之製造步驟大致相同。即，圖58係表示本實施形態4中之BGA之製造步驟之流程圖，圖58所示之S201~S212與圖37所示之S101~S112大致相同。不同點係焊球搭載步驟(S209)。對該焊球搭載步驟進行說明。
自圖38至圖42為止與上述實施形態1同樣。繼而，如圖59所示，拾取焊球Ba，如圖60所示，將焊球Ba搭載於配線基板1S之背面。然後，對配線基板1S實施回流焊(圖58之S210)。藉此，形成於配線基板1S之背面之焊球Ba成為BGA之外部連接端子。隨後之步驟與上述實施形態1相同。由此，可製造本實施形態4中之BGA。
(實施形態5)於本實施形態5中，對將本發明應用於LGA之例子進行說明。圖61係表示本實施形態5之由LGA形成之封裝Pa之示意性之構成之剖面圖。圖61所示之封裝Pa具有與圖49所示之上述實施形態1之由半球LGA形成之封裝Pa大致相同之構成。不同點在於：於圖61所示之封裝Pa中未形成有半球，相對於此，於圖49所示之封裝Pa中形成有半球HBa。以下，對圖61所示之封裝Pa之構成進行說明。圖61所示之封裝Pa具有配線基板1S，於該配線基板1S上形成有貫穿配線基板1S之通孔V。於通孔V之側面形成有由鍍敷膜形成之導電膜CF2。而且，於配線基板1S之背面(下表面)，以與通孔V直接連接之方式形成有焊盤LND3，於焊盤LND3上形成有作為外部連接端子之焊球Ba。藉此，形成焊盤內通孔構造。於配線基板1S之背面(下表面)形成有阻焊劑SR，焊盤LND3形成於阻焊劑SR上所形成之開口部K之內部。此時，開口部K之直徑形成為大於焊盤LND3之直徑，焊盤LND3之構成形態為NSMD。即，本實施形態1中之封裝Pa(LGA)係焊盤內通孔構造，且係使焊盤LND3之構成形態為NSMD之封裝。於配線基板1S之表面(上表面)，以與通孔V連接之方式形成有焊盤LND1，且以與該焊盤LND1連接之方式形成有配線L1。形成於配線基板1S之表面之焊盤LND1及配線L1由阻焊劑SR覆蓋。於該阻焊劑SR上形成有樹脂M。若進行詳細說明，雖然於圖61中並未圖示，但是於形成於配線基板1S之表面(上表面)上之阻焊劑SR上搭載有半導體晶片(未圖示)，且以覆蓋該半導體晶片之方式形成有樹脂M。
於本實施形態5中之LGA中，於形成於配線基板1S之背面之焊盤LND上未搭載有半球。因此，於本實施形態5中之LGA中不存在降低搭載於焊盤LND3上之半球之高度不均此一課題。儘管如此，使形成於配線基板1S之背面之焊盤LND3與通孔V之連接構成係焊盤內通孔構造，且使形成於配線基板1S之背面之焊盤LND3之構成形態為NSMD之構成於本實施形態5中之LGA中亦有用。對該點進行說明。
當將LGA安裝於母板上時，於母板上塗佈焊料，藉由該焊料而將LGA安裝於母板上。因此，當將LGA安裝於母板上時，露出之焊盤亦與焊錫連接。
此處，例如當形成於LGA上之焊盤LND3並非為焊盤內通孔構造，而使用配線連接焊盤LND3與通孔V時，焊盤LND3與配線之一部分自形成於阻焊劑SR上之開口部露出。因此，塗佈於母板上之焊料形成為覆蓋露出之焊盤LND3與露出之配線之一部分。此時，焊盤LND3成圓形形狀且面積亦較大，因此焊盤LND3與焊料之接著強度較高。然而，配線較細且面積亦較小，因此於接著配線與焊料之部分上，因施加於LGA或母板上的應力，而易於產生包含配線之焊盤LND3與配線一同自電路板1S脫落之情形。此時，LGA自半球LGA上脫離而導致安裝不良。
關於該點，於本實施形態5中，使焊盤LND3與通孔V之構成為焊盤內通孔構造。因此，即便使焊盤LND3之構成形態為NSMD時，自形成於阻焊劑SR上之開口部露出之金屬膜亦只有焊盤LND3。由此，於本實施形態5中，焊料僅與成圓形形狀之焊盤LND3接著。即，於本實施形態5中，即便使焊盤LND3之構成形態為NSMD，因不存在連接焊盤LND3與通孔V之配線，故而不存在配線與焊料接著之情形。因此，焊料僅與面積較大且與配線基板牢固地黏接之焊盤LND3接著，因此可防止焊盤LND3自配線基板1S上脫落。根據以上之說明可知，於本實施形態5中之LGA中，使形成於配線基板1S之背面之焊盤LND3與通孔V之連接構成係焊盤內通孔構造，且使形成於配線基板1S之背面之焊盤LND3之構成形態為NSMD之構成亦有用。
其次，對本實施形態5中之LGA之製造步驟進行說明，本實施形態5中之LGA之製造步驟與上述實施形態1中之半球LGA之製造步驟大致相同。即，圖62係表示本實施形態5中之LGA之製造步驟之流程圖，圖62所示之S301~S310與圖37所示之S101~S112大致相同。不同點在於不存在於配線基板上形成半球之步驟。由此，可製造本實施形態5中之LGA。
以上，根據實施形態對由本發明者所完成之發明進行了具體說明，但本發明並不限定於上述實施形態，當然可於不脫落發明主旨之範圍內進行各種變更。
於上述實施形態中，例如對搭載著具有RFIC之功能之半導體晶片之封裝進行了具體說明，但本發明並不限定於此，其可廣泛地應用於搭載著具有RFIC以外之功能之半導體晶片的封裝(例如BGA、半球LGA、LGA)等。
本發明可廣泛地應用於製造半導體裝置之製造業。
1．．．行動電話
1S．．．配線基板
2．．．應用程式處理器
3．．．記憶體
4．．．基帶部
5．．．RFIC
6．．．功率放大器
7．．．SAW濾波器
8．．．天線開關
9．．．天線
10．．．LNA
11．．．可調式放大器
12、34、37、44．．．混頻器
13、15、17、19．．．低通濾波器
14、16、18．．．PGA
20．．．解調器
21．．．ADC/DAC ＆ DC偏置用控制邏輯電路部
22、35．．．90度移相器
23．．．RF合成器
24．．．IF合成器
25．．．緩衝器
26．．．RFVCO
27、28、41．．．分頻器
29、30．．．開關
31．．．分頻器
32．．．IFVCO
33．．．VCXO
36．．．加法器
38．．．DPD
39．．．迴路濾波器
40．．．TXVCO
42．．．耦合器
43．．．放大器
45．．．焊墊
50．．．半導體基板
51．．．嵌入式絕緣膜
52．．．矽層
53．．．元件分離區域
54．．．溝槽
55a、55c、56a、56e、57a、57c、57d、60a、60c、61a、61b、61c、64a．．．n型半導體區域
55b、55d、55f、57b．．．n+ 型半導體區域
55e、56c、56f、57e、60b．．．p型半導體區域
56b、56d．．．p+型半導體區域
58．．．閘極絕緣膜
59．．．閘極電極
62．．．電容絕緣膜
63．．．上部電極
65．．．多晶矽膜
66．．．氮化矽膜
67．．．氧化矽膜
68．．．配線
a、b．．．距離
Ba．．．焊球
BK．．．下部模具
BL．．．外部連接端子
C．．．電容元件
C1．．．夾頭
C2．．．毛細管
CF1、CF2、CF3．．．導電膜
CHP．．．半導體晶片
DB．．．切斷刀片
DF．．．乾膜
DFM．．．切斷框
DT．．．切斷膠帶
E．．．電極
G．．．研磨機
HBa．．．半球
K．．．開口部
K2．．．開口部
L1、L2、L3．．．配線
LND1、LND2、LND3、LND4、LND5．．．焊盤
M．．．樹脂
MB．．．母板
MS．．．基板
MSK．．．金屬遮罩
P．．．絕緣膏
Pa．．．封裝
PLG．．．插塞
PT．．．保護膠帶
Q1．．．PNP型雙極電晶體
Q2．．．NPN型雙極電晶體
Q3．．．p通道型MISFET
Q4．．．n通道型MISFET
R．．．電阻元件
S1．．．刮刀
SB．．．接合焊錫
SP．．．焊錫膏
SP2．．．焊錫膏
SR、SR2．．．阻焊劑
UK．．．上部模具
V、V2．．．通孔
W．．．金屬線
WF．．．半導體晶圓
圖1係表示行動電話之收發部之構成之方塊圖；
圖2係對RFIC之功能進行說明之方塊圖；
圖3係表示形成有RFIC之半導體晶片CHP之布局構成之圖；
圖4係表示半導體晶片之示意性之剖面之剖面圖；
圖5係表示本發明之實施形態1中之半導體裝置之封裝之圖；
圖6係表示配線基板之背面之圖；
圖7係以剖面對圖5及圖6所示之半導體裝置之封裝形態之一例進行說明之圖；
圖8係以剖面對圖5及圖6所示之半導體裝置之封裝形態之一例進行說明之圖；
圖9係表示本發明者們所研究之半球LGA中之配線基板之構成之圖；
圖10係表示形成於配線基板之背面之焊盤之構成形態之一例之圖；
圖11係以圖10之A-A線進行切斷之剖面圖；
圖12係表示形成於配線基板之背面之焊盤之構成形態之一例之圖；
圖13係以圖12之A-A線進行切斷之剖面圖；
圖14(a)係表示相對於焊盤而正常地形成開口部之NSMD之圖，圖14(b)係表示相對於焊盤而使開口部向紙面下側方向偏離來形成開口部之NSMD之圖。而且，圖14(c)係表示相對於焊盤而使開口部向紙面上側方向偏離來形成開口部之NSMD之圖；
圖15(a)係表示相對於焊盤而正常地形成開口部之SMD之圖，圖15(b)係表示相對於焊盤而使開口部向紙面下側方向偏離來形成開口部之SMD之圖。而且，圖15(c)係表示相對於焊盤而使開口部向紙面上側方向偏離來形成開口部之SMD之圖；
圖16係表示實施形態1中之配線基板之示意性之構成之圖；
圖17係表示配線基板之背面之圖；
圖18係表示形成於配線基板之背面之焊盤內通孔構造，且焊盤之構成形態為NSMD之構造之剖面圖；
圖19係將形成於配線基板之背面之一個焊盤LND之構成加以放大表示之圖；
圖20係以圖19之A-A線進行切斷之剖面圖；
圖21(a)係表示於本實施形態1中之焊盤內通孔構造中，相對於焊盤而正常地形成開口部之NSMD之圖。圖21(b)係表示於本實施形態1中之焊盤內通孔構造中，相對於焊盤而使開口部向紙面下側方向偏離來形成開口部之NSMD之圖。圖21(c)係表示於本實施形態1中之焊盤內通孔構造中，相對於焊盤而使開口部向紙面上側方向偏離來形成開口部之NSMD之圖；
圖22係自晶片搭載面(表面)側觀察實施形態1中之配線基板1S之圖；
圖23係表示未使用焊盤內通孔構造時之連接電極與焊盤之配線之布局構成之放大圖；
圖24係表示使用焊盤內通孔構造時之連接電極與焊盤之配線之布局構成之放大圖；
圖25係表示使用焊盤內通孔構造時之連接電極與焊盤之配線之布局構成之放大圖；
圖26係表示對半球LGA與BGA之對於衝擊力之耐受性進行測定所獲得之結果之表；
圖27係表示實施形態1中之配線基板之製造步驟之剖面圖；
圖28係表示緊接圖27之配線基板之製造步驟之剖面圖；
圖29係表示緊接圖28之配線基板之製造步驟之剖面圖；
圖30係表示緊接圖29之配線基板之製造步驟之剖面圖；
圖31係表示緊接圖30之配線基板之製造步驟之剖面圖；
圖32係表示緊接圖31之配線基板之製造步驟之剖面圖；
圖33係表示緊接圖32之配線基板之製造步驟之剖面圖；
圖34係表示緊接圖33之配線基板之製造步驟之剖面圖；
圖35係表示緊接圖34之配線基板之製造步驟之剖面圖；
圖36係表示緊接圖35之配線基板之製造步驟之剖面圖；
圖37係表示形成半球LGA之製造步驟之流程之流程圖；
圖38係表示半球LGA之製造步驟之剖面圖；
圖39係表示緊接圖38之半球LGA之製造步驟之剖面圖；
圖40係表示緊接圖39之半球LGA之製造步驟之剖面圖；
圖41係表示緊接圖40之半球LGA之製造步驟之剖面圖；
圖42係表示緊接圖41之半球LGA之製造步驟之剖面圖；
圖43係表示緊接圖42之半球LGA之製造步驟之剖面圖；
圖44係表示緊接圖43之半球LGA之製造步驟之剖面圖；
圖45係表示緊接圖44之半球LGA之製造步驟之剖面圖；
圖46係表示緊接圖45之半球LGA之製造步驟之剖面圖；
圖47係表示半球LGA之剖面圖；
圖48係表示將半球LGA安裝於母板上之狀態之剖面圖；
圖49係表示將半球LGA安裝於母板上之安裝步驟之剖面圖；
圖50係表示緊接圖49之安裝步驟之剖面圖；
圖51係表示緊接圖50之安裝步驟之剖面圖；
圖52係表示緊接圖51之安裝步驟之剖面圖；
圖53係表示實施形態2之半球LGA中之配線基板之構成之圖；
圖54係表示於配線基板之表面上連接電極與焊盤之配線之布局構成之圖；
圖55係表示實施形態3之半球LGA中之配線基板之構成之圖；
圖56係表示於配線基板之表面上連接電極與焊盤之配線之布局構成之圖；
圖57係表示實施形態4之由BGA形成之封裝之示意性之構成之剖面圖；
圖58係表示實施形態4中之BGA之製造步驟之流程圖；
圖59係表示BGA之製造步驟之剖面圖；
圖60係表示緊接圖59之BGA之製造步驟之剖面圖；
圖61係表示實施形態5之由LGA形成之封裝之示意性之構成之剖面圖；及
圖62係表示實施形態5中之LGA之製造步驟之流程圖。
1S．．．配線基板
CF2．．．導電膜
HBa．．．半球
K．．．開口部
L1．．．配線
LND1、LND3．．．焊盤
SR．．．阻焊劑
V．．．通孔

Claims (22)

  1. 一種半導體裝置，其特徵在於包括：(a)配線基板；(b)半導體晶片，其係搭載於上述配線基板之第1面上；及(c)複數金屬線，其等係將形成於上述配線基板上之複數電極與形成於上述半導體晶片上之複數焊接墊分別加以連接；上述配線基板具有：(a1)上述複數電極，其等係形成於上述配線基板之上述第1面上；(a2)複數第1焊盤，其等係形成於上述配線基板之上述第1面上，且設為不與上述複數電極於平面上重疊；(a3)複數第1配線，其等係形成於上述配線基板之上述第1面上，將上述複數電極與上述複數第1焊盤分別加以電性連接；(a4)複數通孔，其等係形成為於平面上內包於上述複數第1焊盤之各個焊盤中，且貫穿上述配線基板；(a5)複數第2焊盤，其等係形成於上述配線基板之與上述第1面相反側之面即第2面上，形成為於平面上內包著上述複數通孔之各個通孔，且與上述複數通孔之各個通孔電性連接；(a6)保護膜，其係形成於上述配線基板之上述第2面上且具有複數第1開口部，該等第1開口部係大於上述複數第2焊盤之各個焊盤之面積，且內包著上述複數第2焊盤之各個焊盤；及(a7)複數第1突起電極，其等係設置於上述保護膜上所形成之上述複數第1開口部之各個開口部，且與上述複數第2焊盤之各個焊盤電性連接；其中上述配線基板呈矩形形狀，上述複數電極沿上述配線基板之邊配置，上述複數第1焊盤之一部分配置於較配置有上 述複數電極之上述配線基板之區域更外側區域中，且上述複數第1焊盤之一部分配置於較配置有上述複數電極之上述配線基板之區域更內側區域中。
  2. 如請求項1之半導體裝置，其中上述複數第1突起電極之各個電極之高度為0.1mm以下。
  3. 如請求項1之半導體裝置，其中上述複數第1突起電極之各個電極之高度高於0.1mm。
  4. 如請求項1之半導體裝置，其中上述複數電極之各個電極呈矩形形狀，且上述複數第2焊盤之各個焊盤與上述複數第1開口部之各個開口部呈圓形形狀。
  5. 如請求項1之半導體裝置，其中上述配線基板呈矩形形狀，上述複數電極配置於上述配線基板之外周部，且上述複數第1焊盤配置於較配置有上述複數電極之上述配線基板的上述外周部更內側區域中。
  6. 一種半導體裝置，其特徵在於包括：(a)配線基板；(b)半導體晶片，其係搭載於上述配線基板之第1面上；及(c)複數金屬線，其等係將形成於上述配線基板上之複數電極與形成於上述半導體晶片上之複數焊接墊分別加以連接；上述配線基板具有：(a1)上述複數電極，其等係形成於上述配線基板之上述第1面上；(a2)複數第1焊盤，其等係形成於上述配線基板之上述第1面上，且設為不與上述複數電極於平面上重疊；(a3)複數第1配線，其等係形成於上述配線基板之上述第1面上，將上述複數電極與上述複數第1焊盤分別加以電性連接；(a4)複數通 孔，其等係形成為於平面上內包於上述複數第1焊盤之各個焊盤中，且貫穿上述配線基板；(a5)複數第2焊盤，其等係形成於上述配線基板之與上述第1面相反側之面即第2面上，形成為於平面上內包著上述複數通孔之各個通孔，且與上述複數通孔之各個通孔電性連接；(a6)保護膜，其係形成於上述配線基板之上述第2面上且具有複數第1開口部，該等第1開口部係大於上述複數第2焊盤之各個焊盤之面積，且內包著上述複數第2焊盤之各個焊盤；及(a7)複數第1突起電極，其等係設置於上述保護膜上所形成之上述複數第1開口部之各個開口部，且與上述複數第2焊盤之各個焊盤電性連接；其中於上述配線基板之上述第2面上更包括(a8)複數第3焊盤，其等係設為不與上述複數通孔之各個通孔於平面上重疊；(a9)第2配線，其係將上述複數第2焊盤之一部分與上述複數第3焊盤之各個焊盤電性連接；(a10)上述保護膜，其係形成於上述配線基板之上述第2面上且具有複數第2開口部，該等第2開口部係小於上述複數第3焊盤之各個焊盤之面積，且不使上述第2配線露出而於平面上包含於上述複數第3焊盤中；及(a11)複數第2突起電極，其等係設置於上述保護膜上所形成之上述複數第2開口部之各個開口部，且與上述複數第3焊盤之各個焊盤電性連接；且上述複數第2焊盤之中，與上述複數第3焊盤之各個焊盤電性連接之焊盤由上述保護膜覆蓋。
  7. 如請求項6之半導體裝置，其中上述複數第1突起電極之 各個電極之高度與上述複數第2突起電極之各個電極之高度均為0.1mm以下。
  8. 如請求項6之半導體裝置，其中上述複數第1突起電極之各個電極之高度與上述複數第2突起電極之各個電極之高度均高於0.1mm。
  9. 如請求項6之半導體裝置，其中上述複數第1突起電極配置於上述配線基板之角部。
  10. 如請求項6之半導體裝置，其中上述配線基板呈矩形形狀，形成於上述配線基板之上述第1面上之上述複數電極係沿上述配線基板之邊配置，且形成於上述配線基板之上述第2面上之上述複數第1突起電極係於平面上配置於較配置有上述複數電極之區域更外側區域中，另一方面，形成於上述配線基板之上述第2面上之上述複數第2突起電極係於平面上配置於較配置有上述複數電極之區域更內側區域中。
  11. 如請求項10之半導體裝置，其中上述複數第1突起電極配置於上述配線基板之最外周。
  12. 如請求項1之半導體裝置，其中貫穿上述配線基板之上述複數通孔之各個通孔之在上述配線基板之上述第2面上之直徑小於在上述配線基板之上述第1面上之直徑，且隨著自上述配線基板之上述第1面向上述配線基板之上述第2面前進，上述複數通孔之各個通孔之直徑縮小。
  13. 如請求項1之半導體裝置，其中上述半導體晶片係行動 電話中所使用之RFIC晶片。
  14. 如請求項13之半導體裝置，其中上述RFIC晶片係形成有如下電路之晶片：實現於發送時將基頻信號調變為射頻發送信號之功能，以及於接收時將射頻接收信號解調為基頻信號之功能。
  15. 一種半導體裝置之製造方法，其特徵在於包括如下步驟：(a)將半導體晶片搭載於配線基板之第1面上；(b)使用複數金屬線將形成於上述配線基板上之複數電極與形成於上述半導體晶片上之複數焊接墊分別加以連接；(c)以樹脂密封搭載於上述配線基板之上述第1面上之上述半導體晶片；及(d)經由遮罩於上述配線基板之與上述第1面相反側之第2面上塗佈焊錫膏，藉此形成複數第1突起電極；於上述(a)步驟前所準備之上述配線基板上形成有：上述複數電極，其等係形成於上述配線基板之上述第1面上；複數第1焊盤，其等係形成於上述配線基板之上述第1面上，且設為不與上述複數電極於平面上重疊；複數第1配線，其等係形成於上述配線基板之上述第1面上，且將上述複數電極與上述複數第1焊盤分別加以電性連接；複數通孔，其等係形成為於平面上內包於上述複數第1焊盤之各個焊盤中，且貫穿上述配線基板；複數第2焊盤，其等係形成於上述配線基板之與上述第1面相反側之面即第2面上，且形成為於平面上內包著上述複數通孔之各個通孔，且與上述複數通孔之各個通孔電性連接；及保護膜，其係形成於上述配線基板之 上述第2面上且具有複數第1開口部，該等第1開口部係大於上述複數第2焊盤之各個焊盤之面積，且內包著上述複數第2焊盤之各個焊盤；且上述(d)步驟係以經由形成於上述保護膜上之上述複數第1開口部與上述複數第2焊盤之各個焊盤連接之方式，形成上述複數第1突起電極。
  16. 如請求項15之半導體裝置之製造方法，其中上述複數第1突起電極之各個電極之高度為0.1mm以下。
  17. 如請求項15之半導體裝置之製造方法，其中於上述配線基板之上述第2面上更形成有：複數第3焊盤，其等係設為不與上述複數通孔之各個通孔於平面上重疊；第2配線，其係將上述複數第2焊盤之一部分與上述複數第3焊盤之各個焊盤加以電性連接；及上述保護膜，其係形成於上述配線基板之上述第2面上且具有複數第2開口部，該等第2開口部係小於上述複數第3焊盤之各個焊盤之面積，且不使上述第2配線露出而於平面上包含於上述複數第3焊盤中；上述(d)步驟係以經由形成於上述保護膜之上述複數第1開口部與上述複數第2焊盤之各個焊盤連接之方式，形成上述複數第1突起電極，且以經由形成於上述保護膜之上述複數第2開口部與上述複數第3焊盤之各個焊盤連接之方式，形成上述複數第2突起電極。
  18. 如請求項17之半導體裝置之製造方法，其中上述複數第1突起電極配置於上述配線基板之角部。
  19. 如請求項17之半導體裝置之製造方法，其中上述配線基 板呈矩形形狀，形成於上述配線基板之上述第1面上之上述複數電極係沿上述配線基板之邊配置，且形成於上述配線基板之上述第2面上之上述複數第1突起電極係於平面上配置於較配置有上述複數電極之區域更外側區域中，另一方面，形成於上述配線基板之上述第2面上之上述複數第2突起電極係於平面上配置於較配置有上述複數電極之區域更內側區域中。
  20. 如請求項19之半導體裝置之製造方法，其中上述複數第1突起電極配置於上述配線基板之最外周。
  21. 一種半導體裝置之製造方法，其特徵在於包括如下步驟：(a)將半導體晶片搭載於配線基板之第1面上；(b)使用複數金屬線將形成於上述配線基板上之複數電極與形成於上述半導體晶片上之複數焊接墊分別加以連接；(c)以樹脂密封搭載於上述配線基板之上述第1面上之上述半導體晶片；及(d)將焊球搭載於上述配線基板之與上述第1面相反側之第2面上，藉此形成複數第1突起電極；於上述(a)步驟前所準備之上述配線基板上形成有：上述複數電極，其等係形成於上述配線基板之上述第1面上；複數第1焊盤，其等形成於上述配線基板之上述第1面上，且設為不與上述複數電極於平面上重疊；複數第1配線，其等係形成於上述配線基板之上述第1面上，且將上述複數電極與上述複數第1焊盤分別加以電性連接；複數通孔，其等係形成為於平面上內包於上述複數第1焊盤之各個焊盤中，且貫穿上述配線基板；複數第2 焊盤，其等係形成於上述配線基板之與上述第1面相反側之面即上述第2面上，形成為於平面上內包著上述複數通孔之各個通孔，且與上述複數通孔之各個通孔電性連接；及保護膜，其係形成於上述配線基板之上述第2面上且具有複數第1開口部，該等第1開口部係大於上述複數第2焊盤之各個焊盤之面積，且內包著上述複數第2焊盤之各個焊盤；且上述(d)步驟係以經由形成於上述保護膜上之上述第1開口部與上述複數第2焊盤之各個焊盤連接之方式，形成上述複數第1突起電極。
  22. 如請求項21之半導體裝置之製造方法，其中上述複數第1突起電極之各個電極之高度高於0.1mm。
TW098113217A 2008-06-12 2009-04-21 Semiconductor device and manufacturing method thereof TWI462675B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008153988A JP4991637B2 (ja) 2008-06-12 2008-06-12 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW201010545A TW201010545A (en) 2010-03-01
TWI462675B true TWI462675B (zh) 2014-11-21

Family

ID=41413976

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098113217A TWI462675B (zh) 2008-06-12 2009-04-21 Semiconductor device and manufacturing method thereof

Country Status (4)

Country Link
US (3) US7919858B2 (zh)
JP (1) JP4991637B2 (zh)
CN (1) CN101604671B (zh)
TW (1) TWI462675B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009005151A (ja) * 2007-06-22 2009-01-08 Seiko Epson Corp ベースバンド信号処理回路、受信システム及びベースバンド信号処理方法
JP2010153831A (ja) * 2008-11-25 2010-07-08 Shinko Electric Ind Co Ltd 配線基板、半導体装置、及び半導体素子
US8759689B2 (en) * 2011-01-04 2014-06-24 Alcatel Lucent Land pattern for 0201 components on a 0.8 mm pitch array
JP5693977B2 (ja) * 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法
JP2013048205A (ja) * 2011-07-25 2013-03-07 Ngk Spark Plug Co Ltd 配線基板の製造方法
US8927878B2 (en) * 2011-10-31 2015-01-06 Mediatek Singapore Pte. Ltd Printed circuit board and electronic apparatus thereof
CN103096618B (zh) * 2011-10-31 2016-03-30 联发科技（新加坡）私人有限公司 印刷电路板以及电子设备
US20130196539A1 (en) * 2012-01-12 2013-08-01 John Mezzalingua Associates, Inc. Electronics Packaging Assembly with Dielectric Cover
JP5926988B2 (ja) * 2012-03-08 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置
US9553040B2 (en) * 2012-03-27 2017-01-24 Mediatek Inc. Semiconductor package
WO2014208010A1 (ja) * 2013-06-25 2014-12-31 パナソニックＩｐマネジメント株式会社 マイクロ波回路
KR101933408B1 (ko) * 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
TWI567911B (zh) * 2015-12-31 2017-01-21 力成科技股份有限公司 具改良佈線結構之球柵陣列封裝結構及其基板
JP6619269B2 (ja) * 2016-03-22 2019-12-11 キオクシア株式会社 Ｕｓｂ装置及びその製造方法
KR102359559B1 (ko) * 2016-12-14 2022-02-08 가부시키가이샤 무라타 세이사쿠쇼 스위치 ic, 프론트 엔드 모듈 및 통신 장치
JP2018186197A (ja) 2017-04-26 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置
US10374322B2 (en) * 2017-11-08 2019-08-06 International Business Machines Corporation Antenna packaging solution
CN107845622B (zh) * 2017-12-04 2022-04-08 长鑫存储技术有限公司 具有硅穿孔的芯片堆叠体及其制造方法
US20200083155A1 (en) * 2018-09-11 2020-03-12 Intel Corporation Electrical routing component layout for crosstalk reduction
TWI693644B (zh) * 2019-01-28 2020-05-11 鼎元光電科技股份有限公司 封裝結構及其製造方法
JP7199659B2 (ja) * 2019-02-28 2023-01-06 株式会社大一商会 遊技機
JP7170991B2 (ja) * 2019-02-28 2022-11-15 株式会社大一商会 遊技機
JP7209932B2 (ja) * 2019-02-28 2023-01-23 株式会社大一商会 遊技機
JP7209933B2 (ja) * 2019-02-28 2023-01-23 株式会社大一商会 遊技機
JP7195532B2 (ja) * 2019-02-28 2022-12-26 株式会社大一商会 遊技機
JP2020137772A (ja) * 2019-02-28 2020-09-03 株式会社大一商会 遊技機
JP7199660B2 (ja) * 2019-02-28 2023-01-06 株式会社大一商会 遊技機
US20210305024A1 (en) * 2020-03-24 2021-09-30 Texas Instruments Incorporated Plasma cleaning for packaging electronic devices
JP7130344B2 (ja) * 2020-03-27 2022-09-05 株式会社大一商会 遊技機
JP7130343B2 (ja) * 2020-03-27 2022-09-05 株式会社大一商会 遊技機
JP7130345B2 (ja) * 2020-03-27 2022-09-05 株式会社大一商会 遊技機
JP7130341B2 (ja) * 2020-03-27 2022-09-05 株式会社大一商会 遊技機
JP7130342B2 (ja) * 2020-03-27 2022-09-05 株式会社大一商会 遊技機
JP7130346B2 (ja) * 2020-03-27 2022-09-05 株式会社大一商会 遊技機
JP7130340B2 (ja) * 2020-03-27 2022-09-05 株式会社大一商会 遊技機
JP7130347B2 (ja) * 2020-03-27 2022-09-05 株式会社大一商会 遊技機
CN112349684B (zh) * 2020-09-28 2022-10-21 中国电子科技集团公司第二十九研究所 一种lcp封装基板、制造方法及多芯片系统级封装结构
CN112788853A (zh) * 2021-01-09 2021-05-11 勤基电路板（深圳）有限公司 一种增加过孔处焊盘面积的电路板的生产工艺及该电路板
CN113394157B (zh) * 2021-08-18 2021-12-03 深圳飞骧科技股份有限公司 芯片吸取工具

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672911A (en) * 1996-05-30 1997-09-30 Lsi Logic Corporation Apparatus to decouple core circuits power supply from input-output circuits power supply in a semiconductor device package
US20060017151A1 (en) * 2004-07-26 2006-01-26 Samsung Electro-Mechanics Co., Ltd. BGA package board and method for manufacturing the same
US20070271783A1 (en) * 2004-10-15 2007-11-29 Ibiden Co., Ltd. Multilayer core board and manufacturing method thereof

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3080579B2 (ja) * 1996-03-06 2000-08-28 富士機工電子株式会社 エアリア・グリッド・アレイ・パッケージの製造方法
JP2825083B2 (ja) * 1996-08-20 1998-11-18 日本電気株式会社 半導体素子の実装構造
US5798563A (en) * 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
JP2000236040A (ja) * 1999-02-15 2000-08-29 Hitachi Ltd 半導体装置
JP3425898B2 (ja) * 1999-07-09 2003-07-14 Ｎｅｃエレクトロニクス株式会社 エリアアレイ型半導体装置
US6909178B2 (en) * 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP3827520B2 (ja) * 2000-11-02 2006-09-27 株式会社ルネサステクノロジ 半導体装置
US6664618B2 (en) * 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
JP4593831B2 (ja) 2001-06-04 2010-12-08 新日本無線株式会社 チップサイズパッケージ
JP4034107B2 (ja) * 2002-04-17 2008-01-16 株式会社ルネサステクノロジ 半導体装置
KR100993579B1 (ko) * 2002-04-30 2010-11-10 르네사스 일렉트로닉스 가부시키가이샤 반도체장치 및 전자 장치
US20040080025A1 (en) * 2002-09-17 2004-04-29 Shinko Electric Industries Co., Ltd. Lead frame, method of manufacturing the same, and semiconductor device manufactured with the same
JP3929381B2 (ja) * 2002-10-04 2007-06-13 株式会社ルネサステクノロジ 半導体装置
CA2455024A1 (en) * 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
JP2005012035A (ja) * 2003-06-20 2005-01-13 Nippon Circuit Kogyo Kk ビアインパッド構造の半導体搭載用プリント配線板
JP4308608B2 (ja) * 2003-08-28 2009-08-05 株式会社ルネサステクノロジ 半導体装置
JP3789443B2 (ja) * 2003-09-01 2006-06-21 Ｎｅｃエレクトロニクス株式会社 樹脂封止型半導体装置
JP4299087B2 (ja) * 2003-09-18 2009-07-22 イビデン株式会社 プリント配線板
JP4533173B2 (ja) * 2004-02-24 2010-09-01 キヤノン株式会社 半導体集積回路装置
JP2005244035A (ja) * 2004-02-27 2005-09-08 Renesas Technology Corp 半導体装置の実装方法、並びに半導体装置
JP2005294451A (ja) * 2004-03-31 2005-10-20 Sharp Corp 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置
US7405474B1 (en) * 2004-10-12 2008-07-29 Cypress Semiconductor Corporation Low cost thermally enhanced semiconductor package
KR100601485B1 (ko) * 2004-12-30 2006-07-18 삼성전기주식회사 Ｂｇａ 패키지 기판 및 그 제조방법
KR100653249B1 (ko) * 2005-12-07 2006-12-04 삼성전기주식회사 메탈코어, 패키지 기판 및 그 제작방법
JP4907178B2 (ja) * 2006-01-26 2012-03-28 パナソニック株式会社 半導体装置およびそれを備えた電子機器
JP5096683B2 (ja) * 2006-03-03 2012-12-12 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672911A (en) * 1996-05-30 1997-09-30 Lsi Logic Corporation Apparatus to decouple core circuits power supply from input-output circuits power supply in a semiconductor device package
US20060017151A1 (en) * 2004-07-26 2006-01-26 Samsung Electro-Mechanics Co., Ltd. BGA package board and method for manufacturing the same
US20070271783A1 (en) * 2004-10-15 2007-11-29 Ibiden Co., Ltd. Multilayer core board and manufacturing method thereof

Also Published As

Publication number Publication date
US20110267790A1 (en) 2011-11-03
TW201010545A (en) 2010-03-01
US7919858B2 (en) 2011-04-05
US20100325876A1 (en) 2010-12-30
JP2009302227A (ja) 2009-12-24
CN101604671A (zh) 2009-12-16
US7998796B2 (en) 2011-08-16
JP4991637B2 (ja) 2012-08-01
US8120174B2 (en) 2012-02-21
CN101604671B (zh) 2014-08-06
US20090309210A1 (en) 2009-12-17

Similar Documents

Publication Publication Date Title
TWI462675B (zh) Semiconductor device and manufacturing method thereof
KR100993277B1 (ko) 반도체장치 및 전자 장치
US8377752B2 (en) Semiconductor device and method of manufacturing the same
US20090230541A1 (en) Semiconductor device and manufacturing method of the same
US7089032B2 (en) Radio transmitting/receiving device
KR100744979B1 (ko) 아날로그 반도체 칩 및 디지털 반도체 칩이 순서대로적층된 ｓｉｐ 타입 패키지, 및 그 제조 방법
US9437542B2 (en) Chip package structure
US7157794B2 (en) Semiconductor device that suppresses variations in high frequency characteristics of circuit elements
KR101166575B1 (ko) 적층형 패키지들 간 도선연결에 의한 상호연결을 이용한반도체 멀티-패키지 모듈 및 그 제작 방법
KR100993579B1 (ko) 반도체장치 및 전자 장치
JP2021535663A (ja) パッケージ状弾性表面波デバイス
JP5086817B2 (ja) 半導体装置
JPH09148373A (ja) 無線通信モジュール
JPWO2006001087A1 (ja) 半導体装置
JP2008011561A (ja) 半導体集積回路装置
JP2010283834A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees