JP2010153831A - 配線基板、半導体装置、及び半導体素子 - Google Patents
配線基板、半導体装置、及び半導体素子 Download PDFInfo
- Publication number
- JP2010153831A JP2010153831A JP2009264216A JP2009264216A JP2010153831A JP 2010153831 A JP2010153831 A JP 2010153831A JP 2009264216 A JP2009264216 A JP 2009264216A JP 2009264216 A JP2009264216 A JP 2009264216A JP 2010153831 A JP2010153831 A JP 2010153831A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring board
- area
- pad
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/114—Pad being close to via, but not surrounding the via
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】配線基板に形成できる外部接続端子の数に制限が存在し、且つ外部接続端子間のピッチの変更が困難な従来の半導体装置の課題を解決する。
【解決手段】半導体素子１０よりも広面積の配線基板２０の半導体素子搭載面には、その周縁近傍に形成された半導体素子１０の周縁近傍に形成された電極端子１２に電気的に接続される周縁ヴィア２６と、半導体素子１０の中央部及びその近傍に形成された電極端子１２に対応する複数のエリアパッドとが設けられ、前記エリアパッドの各々は、前記エリアパッドに対応するように、配線基板２０の他面側の中央部及びその近傍に格子状に配設された外部接続端子用パッドに、前記外部接続端子用パッドに囲まれている配線基板２０を貫通する直近のエリアパッド用ヴィアと配線パターンとを経由して電気的に接続され、且つ前記複数のエリアパッドが、前記エリアパッド用ヴィアの一つを共用している。
【選択図】図１
【解決手段】半導体素子１０よりも広面積の配線基板２０の半導体素子搭載面には、その周縁近傍に形成された半導体素子１０の周縁近傍に形成された電極端子１２に電気的に接続される周縁ヴィア２６と、半導体素子１０の中央部及びその近傍に形成された電極端子１２に対応する複数のエリアパッドとが設けられ、前記エリアパッドの各々は、前記エリアパッドに対応するように、配線基板２０の他面側の中央部及びその近傍に格子状に配設された外部接続端子用パッドに、前記外部接続端子用パッドに囲まれている配線基板２０を貫通する直近のエリアパッド用ヴィアと配線パターンとを経由して電気的に接続され、且つ前記複数のエリアパッドが、前記エリアパッド用ヴィアの一つを共用している。
【選択図】図１
Description
本発明は配線基板、半導体装置、及び半導体素子に関する。
図１２（ａ）に示す従来の半導体素子１０２が搭載される配線基板１００の一面側には、搭載される半導体素子１０２よりも広面積の半導体素子搭載面に形成されている。この半導体素子搭載面には、半導体素子１０２の周縁近傍に形成された電極端子と接続するパッド１０４，１０４・・が形成されている。
かかるパッド１０４，１０４・・の各々からは、搭載される半導体素子１０２よりも外側の半導体素子搭載面の周縁近傍に形成された、配線基板１００を貫通する周縁ヴィア１０６に配線パターン１０８によって引き出されている。
かかる半導体素子搭載面に対して裏面側には、図１２（ｂ）に示す様に、外部接続用パッド１１４，１１４・・が格子状に配設されており、周縁ヴィア１０６，１０６・・に接続されたパッド１１０から配線パターン１１２を経由して対応する外部接続用パッド１１４に接続されている。
かかるパッド１０４，１０４・・の各々からは、搭載される半導体素子１０２よりも外側の半導体素子搭載面の周縁近傍に形成された、配線基板１００を貫通する周縁ヴィア１０６に配線パターン１０８によって引き出されている。
かかる半導体素子搭載面に対して裏面側には、図１２（ｂ）に示す様に、外部接続用パッド１１４，１１４・・が格子状に配設されており、周縁ヴィア１０６，１０６・・に接続されたパッド１１０から配線パターン１１２を経由して対応する外部接続用パッド１１４に接続されている。
ところで、近年、半導体装置の高性能化・小型化が進展し、半導体素子の電極端子が高密度化し、図１０に示す様に、半導体素子２００の一面側全面に電極端子２０２，２０２・・が形成されるようになってきた。
図１０に示す半導体素子２００を搭載する配線基板では、その半導体素子搭載面に、半導体素子２００の電極端子２０２，２０２・・に対応するエリアパッドを形成し、且つエリアパッドの各々から配線基板の周縁近傍に形成された周縁ヴィア１０６まで配線パターン１０８を引き出すことを要する。
しかし、半導体素子２００の電極端子２０２，２０２・・に対応するエリアパッド間のピッチが狭いため、エリアパッド間に形成できる配線パターンの本数には制限がある。従って、形成できない配線パターンは、配線基板を多層にして、周縁ヴィア１０６まで配線パターンを引き出すことが必要となる。
この様に、配線基板を多層とすることなく、一面側の全面に電極端子２０２，２０２・・が形成された半導体素子２００を基板に搭載した半導体装置が、下記特許文献１に提案されている。
かかる半導体装置を図１１に示す。図１１に示す半導体装置では、半導体素子２００の電極端子２０２，２０２・・各々と対応する基板２０４に形成された外部接続端子２０６２０６・・とが、はんだバンプ２０８によって電気的に接続されている。
図１０に示す半導体素子２００を搭載する配線基板では、その半導体素子搭載面に、半導体素子２００の電極端子２０２，２０２・・に対応するエリアパッドを形成し、且つエリアパッドの各々から配線基板の周縁近傍に形成された周縁ヴィア１０６まで配線パターン１０８を引き出すことを要する。
しかし、半導体素子２００の電極端子２０２，２０２・・に対応するエリアパッド間のピッチが狭いため、エリアパッド間に形成できる配線パターンの本数には制限がある。従って、形成できない配線パターンは、配線基板を多層にして、周縁ヴィア１０６まで配線パターンを引き出すことが必要となる。
この様に、配線基板を多層とすることなく、一面側の全面に電極端子２０２，２０２・・が形成された半導体素子２００を基板に搭載した半導体装置が、下記特許文献１に提案されている。
かかる半導体装置を図１１に示す。図１１に示す半導体装置では、半導体素子２００の電極端子２０２，２０２・・各々と対応する基板２０４に形成された外部接続端子２０６２０６・・とが、はんだバンプ２０８によって電気的に接続されている。
図１１に示す半導体装置では、配線パターンを基板に引き回すことなく、半導体素子２００の電極端子２０２，２０２・・の各々と対応する外部接続端子２０６とを電気的に接続できる。
しかしながら、図１１に示す半導体装置では、半導体素子２００の電極端子２０２の直下に基板２０４の外部接続端子２０６が形成されている。このため、半導体素子２００の電極端子２０２，２０２間のピッチと基板２０４の外部接続端子２０６，２０６間のピッチとが同一ピッチであり、基板２０４に形成できる外部接続端子２０６の数には限界が存在する。
また、基板２０４に形成する外部接続端子２０６，２０６間のピッチは、半導体装置が実装される実装基板の実装パッドとの関係でも変更することが要請される。
しかし、図１１に示す半導体装置では、この要請に応えるには、半導体素子２００の電極端子２０２，２０２間のピッチから変更することを要するため、極めて困難である。
そこで、本発明は、配線基板に形成できる外部接続端子の数に制限が存在し、且つ外部接続端子間のピッチの変更が困難な従来の半導体装置の課題を解決し、配線基板に形成できる外部接続端子の数の制限を解消し、且つ外部接続端子間のピッチの変更を容易に行うことのできる配線基板、半導体装置、及び半導体素子を提供することを目的とする。
しかしながら、図１１に示す半導体装置では、半導体素子２００の電極端子２０２の直下に基板２０４の外部接続端子２０６が形成されている。このため、半導体素子２００の電極端子２０２，２０２間のピッチと基板２０４の外部接続端子２０６，２０６間のピッチとが同一ピッチであり、基板２０４に形成できる外部接続端子２０６の数には限界が存在する。
また、基板２０４に形成する外部接続端子２０６，２０６間のピッチは、半導体装置が実装される実装基板の実装パッドとの関係でも変更することが要請される。
しかし、図１１に示す半導体装置では、この要請に応えるには、半導体素子２００の電極端子２０２，２０２間のピッチから変更することを要するため、極めて困難である。
そこで、本発明は、配線基板に形成できる外部接続端子の数に制限が存在し、且つ外部接続端子間のピッチの変更が困難な従来の半導体装置の課題を解決し、配線基板に形成できる外部接続端子の数の制限を解消し、且つ外部接続端子間のピッチの変更を容易に行うことのできる配線基板、半導体装置、及び半導体素子を提供することを目的とする。
本発明者等は、前記課題を解決すべく検討した結果、配線基板の一面側に形成した半導体素子よりも広面積に形成した半導体素子搭載面に、半導体素子の周縁部に形成した電極端子と電気的に接続する、半導体素子搭載面の周縁近傍に形成した周縁ヴィアと、半導体素子の中央部及びその近傍に形成した電極端子に対応するエリアパッドとを併設すること、及びエリアパッドの各々を、配線基板の他面側に形成した外部接続端子用パッドに、複数の外部接続端子用パッドに囲まれて配線基板を貫通する直近のエリアパッド用ヴィアと配線パターンとを経由して電気的に接続することによって、半導体素子搭載面に形成する配線パターンを最小限にでき、且つ配線基板の他面側の全面に亘って外部接続端子用パッドを形成できることを見出した。
すなわち、本発明者等は、前記課題を解決する手段として、一面側の全面に亘って電極端子が形成された半導体素子が搭載される半導体装置用の配線基板であって、前記配線基板の一面側に形成された、前記半導体素子よりも広面積の半導体素子搭載面には、前記半導体素子の周縁近傍に形成された電極端子の各々と電気的に接続される、前記半導体素子搭載面の周縁近傍に形成された周縁ヴィアと、前記半導体素子の中央部及びその近傍に形成された電極端子と対応する複数のエリアパッドとを具備し、前記エリアパッドの各々は、前記エリアパッドに対応するように、前記配線基板の他面側に格子状に形成された外部接続端子用パッドに、前記格子状に配設された外部接続端子用パッドに囲まれて配線基板を貫通する直近のエリアパッド用ヴィアと配線パターンとを経由して電気的に接続され、且つ前記複数のエリアパッドが、前記エリアパッド用ヴィアの一つを共用している配線基板を提案できる。
本発明者等が提供した課題を解決する手段において、下記の好ましい態様を上げることができる。
エリアパッド用ヴィアの端部の一方を、外部接続端子用パッドに直接接続することによって、エリアパッドと対応する外部接続端子用パッドとの接続距離を更に短縮できる。この配線基板としては、両面側に配線パターンが形成された単一の配線基板を好適に用いることができる。
また、エリアパッド用ヴィアの一つを共用している複数のエリアパッドを、電源用パッド又は接地用パッドとすることによって、容易にエリアパッド用ヴィアを共用でき、電源用パッド又は接地用パッドと対応する外部接続用パッドとの接続距離を可及的に短くできる。
更に、周縁ヴィアと電気的に接続される半導体素子の電極端子を、信号用電極端子とすることによって、電源用パッド又は接地用パッドを可及的に配線基板の中央部及びその近傍に集中して形成できる。
エリアパッド用ヴィアの端部の一方を、外部接続端子用パッドに直接接続することによって、エリアパッドと対応する外部接続端子用パッドとの接続距離を更に短縮できる。この配線基板としては、両面側に配線パターンが形成された単一の配線基板を好適に用いることができる。
また、エリアパッド用ヴィアの一つを共用している複数のエリアパッドを、電源用パッド又は接地用パッドとすることによって、容易にエリアパッド用ヴィアを共用でき、電源用パッド又は接地用パッドと対応する外部接続用パッドとの接続距離を可及的に短くできる。
更に、周縁ヴィアと電気的に接続される半導体素子の電極端子を、信号用電極端子とすることによって、電源用パッド又は接地用パッドを可及的に配線基板の中央部及びその近傍に集中して形成できる。
また、本発明者等は、前記課題を解決する手段として、前述した配線基板の半導体素子搭載面に、半導体素子が搭載されている半導体装置を提供できる。
かかる本発明者等が提供した半導体装置において、半導体素子として、中央部に主として電源用電極端子と接地用電極端子との一方又は両方を混在して形成し、且つ周縁部に主として信号用電極端子を形成している半導体素子を好適に用いることができる。
更に、本発明者等は、前記課題を解決する手段として、前述した配線基板の半導体素子搭載面に搭載される半導体素子であって、前記半導体素子の中央部には、主として電源用電極端子と接地用電極端子との一方又は両方が混在して形成され、且つ前記半導体素子の周縁部には、主として信号用電極端子が形成されている半導体素子を提供できる。
かかる本発明者等が提供した半導体装置において、半導体素子として、中央部に主として電源用電極端子と接地用電極端子との一方又は両方を混在して形成し、且つ周縁部に主として信号用電極端子を形成している半導体素子を好適に用いることができる。
更に、本発明者等は、前記課題を解決する手段として、前述した配線基板の半導体素子搭載面に搭載される半導体素子であって、前記半導体素子の中央部には、主として電源用電極端子と接地用電極端子との一方又は両方が混在して形成され、且つ前記半導体素子の周縁部には、主として信号用電極端子が形成されている半導体素子を提供できる。
本発明者等が提案した配線基板では、その半導体素子搭載面に、搭載する半導体素子の中央部及びその近傍に形成された電極端子に対応する複数のエリアパッドと、半導体素子の周縁近傍に形成された電極端子と電気的に接続される周縁ヴィアとを併設する。
つまり、半導体素子の中央部及びその近傍に形成された電極端子は、配線基板のエリアパッドに接続でき、半導体素子の周縁近傍に形成された電極端子は、配線基板の周縁近傍に形成された、配線基板を貫通する周縁ヴィアに電気的に接続できる。
かかる複数のエリアパッドの各々は、配線基板を貫通するエリアパッド用ヴィアを介して配線基板の他面側に形成されて対応する外部接続用パッドと接続されている。また、周縁ヴィアは、配線基板の周縁近傍に形成されている。
しかも、配線基板の複数のエリアパッドの各々は、エリアパッドに対応するように、配線基板の他面側に格子状に形成した外部接続端子用パッドに、外部接続端子用パッドに囲まれて配線基板を貫通する直近のエリアパッド用ヴィアと配線パターンとを経由して電気的に接続し、且つエリアパッドが、エリアパッド用ヴィアの一つを共用している。
このため、搭載する半導体素子よりも広面積の配線基板の他面側の全面には、必要な外部接続用パッドを形成でき、配線基板に形成できる外部接続端子の数の制限を解消でき、且つ外部接続端子間のピッチの変更を容易に行うことができる。
更に、エリアパッドと対応する外部接続端子用パッドとの接続距離を可及的に短縮でき、エリアパッドを電源用パッドとしたとき、電圧等の揺らぎを防止できる。
つまり、半導体素子の中央部及びその近傍に形成された電極端子は、配線基板のエリアパッドに接続でき、半導体素子の周縁近傍に形成された電極端子は、配線基板の周縁近傍に形成された、配線基板を貫通する周縁ヴィアに電気的に接続できる。
かかる複数のエリアパッドの各々は、配線基板を貫通するエリアパッド用ヴィアを介して配線基板の他面側に形成されて対応する外部接続用パッドと接続されている。また、周縁ヴィアは、配線基板の周縁近傍に形成されている。
しかも、配線基板の複数のエリアパッドの各々は、エリアパッドに対応するように、配線基板の他面側に格子状に形成した外部接続端子用パッドに、外部接続端子用パッドに囲まれて配線基板を貫通する直近のエリアパッド用ヴィアと配線パターンとを経由して電気的に接続し、且つエリアパッドが、エリアパッド用ヴィアの一つを共用している。
このため、搭載する半導体素子よりも広面積の配線基板の他面側の全面には、必要な外部接続用パッドを形成でき、配線基板に形成できる外部接続端子の数の制限を解消でき、且つ外部接続端子間のピッチの変更を容易に行うことができる。
更に、エリアパッドと対応する外部接続端子用パッドとの接続距離を可及的に短縮でき、エリアパッドを電源用パッドとしたとき、電圧等の揺らぎを防止できる。
本発明に係る配線基板に搭載する半導体素子の一例を図１（ａ）に示す。図１（ａ）に示す半導体素子１０では、その一面側の全面に、電極端子１２，１２・・が形成されている。かかる電極端子１２，１２・・のうち、点線で囲まれている中央部及びその近傍に形成された電極端子１２，１２・・は、主として電源用電極端子と接地用電極端子とから成る。
また、半導体素子１０の周縁側（点線の外側）に二列に形成されている電極端子１２，１２・・は、主として信号用電極端子である。
また、半導体素子１０の周縁側（点線の外側）に二列に形成されている電極端子１２，１２・・は、主として信号用電極端子である。
かかる半導体素子１０を搭載する配線基板２０の半導体素子搭載面の状態を図１（ｂ）に示す。図１（ｂ）に示す配線基板２０は、両面側に配線パターンが形成された単一の樹脂基板によって形成されている。この配線基板２０の一面側に形成された半導体素子搭載面は、図１（ｂ）に示す様に、半導体素子１０よりも広面積であって、周縁近傍に配線基板２０を貫通する周縁ヴィア２６，２６・・が形成されている。かかる周縁ヴィア２６，２６・・の各々には、半導体素子１０の周縁側に二列に形成された電極端子１２，１２・・と対応して形成された周縁パッド２２ａ，２２ａ・・から引き出された配線パターン２４が接続されている。この周縁パッド２２ａ，２２ａ・・の各々に対応する半導体素子１０の電極端子１２，１２・・は、主として信号用電極端子である。
かかる周縁ヴィア２６，２６・・は、配線基板２０の周縁近傍に形成されている。このため、例えば、周縁ヴィア２６，２６・・と配線基板２０の他面側に形成した外部接続用パッドとを直接接続することができる。
尚、配線基板２０を実装する実装基板の所定箇所と周縁ヴィア２６，２６・・の各々とをワイヤボンディングによっても接続できる。
かかる周縁ヴィア２６，２６・・は、配線基板２０の周縁近傍に形成されている。このため、例えば、周縁ヴィア２６，２６・・と配線基板２０の他面側に形成した外部接続用パッドとを直接接続することができる。
尚、配線基板２０を実装する実装基板の所定箇所と周縁ヴィア２６，２６・・の各々とをワイヤボンディングによっても接続できる。
また、搭載された半導体素子１０に形成された電極端子１２，１２・・のうち、点線で囲まれている中央部及びその近傍に形成された電極端子１２，１２・・は、主として電源用電極端子と接地用電極端子とから成り、配線基板２０の半導体搭載面のほぼ中央部［図１（ｂ）の点線で囲まれている領域］に形成された複数のエリアパッド２２，２２・・に接続される。
一方、半導体素子１０の周縁側に二列に形成されている電極端子１２，１２・・は、周縁パッド２２ａ，２２ａ・・を介して配線基板２０の周縁近傍に形成された周縁ヴィア２６，２６・・に電気的に接続されている。
このため、配線基板２０の他面側には、半導体素子１０が搭載される搭載面［図１（ｂ）の一点鎖線で囲まれた領域］に対応する領域の全面に亘って、配線基板２０の一面側に形成したエリアパッド２２，２２・・に対応する外部接続端子用パッドを形成できる。従って、搭載する半導体素子１０に必要な数の外部接続用パッドを形成でき、且つ外部接続端子間のピッチの変更にも容易に対応できる。
かかる外部接続端子用パッドの配列状態を図２に示す。図２に示す外部接続端子用パッド２８，２８・・は、配線基板２０の他面側に格子状に形成されている。
この様に、格子状に形成された外部接続端子用パッド２８，２８・・によって囲まれた領域の中央部近傍に形成された、配線基板２０を貫通するエリアパッド用ヴィア３０は、直近のエリアパッド２２と配線パターンによって接続されている。図２に示す配線基板２０では、配線基板２０の他面側に形成した外部接続端子用パッド２８に対応して、配線基板２０の一面側にエリアパッド２２を形成している。更に、外部接続端子用パッド２８，２８の中間に相当する位置にも、エリアパッド２２を形成している。
一方、半導体素子１０の周縁側に二列に形成されている電極端子１２，１２・・は、周縁パッド２２ａ，２２ａ・・を介して配線基板２０の周縁近傍に形成された周縁ヴィア２６，２６・・に電気的に接続されている。
このため、配線基板２０の他面側には、半導体素子１０が搭載される搭載面［図１（ｂ）の一点鎖線で囲まれた領域］に対応する領域の全面に亘って、配線基板２０の一面側に形成したエリアパッド２２，２２・・に対応する外部接続端子用パッドを形成できる。従って、搭載する半導体素子１０に必要な数の外部接続用パッドを形成でき、且つ外部接続端子間のピッチの変更にも容易に対応できる。
かかる外部接続端子用パッドの配列状態を図２に示す。図２に示す外部接続端子用パッド２８，２８・・は、配線基板２０の他面側に格子状に形成されている。
この様に、格子状に形成された外部接続端子用パッド２８，２８・・によって囲まれた領域の中央部近傍に形成された、配線基板２０を貫通するエリアパッド用ヴィア３０は、直近のエリアパッド２２と配線パターンによって接続されている。図２に示す配線基板２０では、配線基板２０の他面側に形成した外部接続端子用パッド２８に対応して、配線基板２０の一面側にエリアパッド２２を形成している。更に、外部接続端子用パッド２８，２８の中間に相当する位置にも、エリアパッド２２を形成している。
かかるエリアパッド２２と外部接続端子用パッド２８とが接続された状態を図３（ａ）に示す。図３（ａ）では、エリアパッド２２と外部接続端子用パッド２８とが１：１で接続されている状態を示す。配線基板２０の他面側に形成された外部接続端子用パッド２８に対応して配線基板２０の一面側に形成されたエリアパッド２２は、配線基板２０の一面側に形成された配線パターン３４によって直近のエリアパッド用ヴィア３０の端部の一方に接続される。このエリアパッド用ヴィア３０は、スルーホールヴィアであって、その他方の端部は、配線基板２０の他面側に形成された配線パターン３４によって外部接続端子用パッド２８に接続される。この外部接続端子用パッド２８には、はんだボール３２から成る外部接続端子が装着されている。
この様に、エリアパッド２２は、直近のエリアパッド用ヴィア３０によって対応する外部接続端子用パッド２８との接続距離を可及的に短縮できる。
この様に、エリアパッド２２は、直近のエリアパッド用ヴィア３０によって対応する外部接続端子用パッド２８との接続距離を可及的に短縮できる。
エリアパッド２２，２２・・は、半導体素子１０の主として電源用端子と接地用端子とから成る電極端子１２，１２・・と接続される。このため、隣接するエリアパッド２２，２２が共に、半導体素子１０の電源用端子又は接地用端子と接続されるエリアパッドである場合がある。この場合には、図３（ｂ）に示す様に、エリアパッド２２，２２が１本のエリアパッド用ヴィア３０を共用できる。この様に、１本のエリアパッド用ヴィア３０を共用することによって、エリアパッド用ヴィア３０の数を減少でき、且つ外部接続端子用パッド２８の個数も減少できる。
また、図３（ｃ）に示す様に、エリアパッド２２，２２と外部接続端子用パッド２８，２８とが1本のエリアパッド用ヴィア３０を共用してもよい。
尚、配線基板２０には、図３（ａ）（ｂ）（ｃ）に示す三種の接続タイプが混在して形成されていてもよい。
また、図３（ｃ）に示す様に、エリアパッド２２，２２と外部接続端子用パッド２８，２８とが1本のエリアパッド用ヴィア３０を共用してもよい。
尚、配線基板２０には、図３（ａ）（ｂ）（ｃ）に示す三種の接続タイプが混在して形成されていてもよい。
図１（ｂ）に示す配線基板２０の半導体素子搭載面に、図１（ａ）に示す半導体素子１０を搭載して半導体装置を得たとき、半導体素子１０の中央部及びその近傍に形成された電源用電極端子又は接地用電極端子は、配線基板２０のエリアパッド２２，２２・・に接続される。
かかるエリアパッド２２，２２・・の各々と対応する外部接続端子用パッド２８との接続距離は、図２及び図３に示す様に、可及的に短縮できる。このため、得られた半導体装置では、電源用電極端子から供給される電圧等の揺らぎを可及的に防止でき、半導体装置の性能の向上を図ることができる。
かかるエリアパッド２２，２２・・の各々と対応する外部接続端子用パッド２８との接続距離は、図２及び図３に示す様に、可及的に短縮できる。このため、得られた半導体装置では、電源用電極端子から供給される電圧等の揺らぎを可及的に防止でき、半導体装置の性能の向上を図ることができる。
図２及び図３に示すエリアパッド用ヴィア３０は、格子状に形成された外部接続端子用パッド２８，２８・・によって囲まれた領域の中央部近傍に形成されていたが、図４に示す様に、外部接続端子用パッド２８，２８・・の各々に、エリアパッド用ヴィア３０を直接接続してもよい。図４に示すエリアパッド２２と外部接続端子用パッド２８とが接続された状態を図５に示す。図５（ａ）は、エリアパッド２２と外部接続端子用パッド２８とが１：１で接続された状態を示し、図５（ｂ）は、エリアパッド２２，２２が１本のエリアパッド用ヴィア３０を共用している状態を示す。
図４及び図５に示すエリアパッド２２と外部接続端子用パッド２８との接続距離は、図２及び図３に示すエリアパッド２２と外部接続端子用パッド２８との接続距離よりも更に短縮できる。
図４及び図５に示すエリアパッド２２と外部接続端子用パッド２８との接続距離は、図２及び図３に示すエリアパッド２２と外部接続端子用パッド２８との接続距離よりも更に短縮できる。
図２〜図５に示す配線基板２０では、スルーホールヴィアであるエリアパッド用ヴィア３０の端部の一方は、その中空部が解放されている状態であるが、図６に示す様に、エリアパッド２２，２２・・の各々を、エリアパッド用ヴィア３０の端部の一方に直接接続してもよい。図６に示すエリアパッド２２と外部接続端子用パッド２８との接続の状態を図７に示す。図７（ａ）は、エリアパッド２２と外部接続端子用パッド２８とが１：１で接続された状態を示し、図７（ｂ）は、エリアパッド２２，２２が１個の外部接続端子用パッド２８を共用している状態を示す。
かかるエリアパッド用ヴィア３０としては、中実のヴィアを形成することによって、エリアパッド用ヴィア３０の両端部の各々に、エリアパッド２２と外部接続端子用パッド２８とを容易に形成できる。
図７に示す様に、エリアパッド２２，２２・・の各々は、エリアパッド用ヴィア３０の端部の一方に直接接続されている。更に、外部接続端子用パッド２８，２８・・の各々には、エリアパッド用ヴィア３０の他方の端部が直接接続されている。このため、エリアパッド２２と外部接続端子用パッド２８との接続距離を最も短縮できる。
かかるエリアパッド用ヴィア３０としては、中実のヴィアを形成することによって、エリアパッド用ヴィア３０の両端部の各々に、エリアパッド２２と外部接続端子用パッド２８とを容易に形成できる。
図７に示す様に、エリアパッド２２，２２・・の各々は、エリアパッド用ヴィア３０の端部の一方に直接接続されている。更に、外部接続端子用パッド２８，２８・・の各々には、エリアパッド用ヴィア３０の他方の端部が直接接続されている。このため、エリアパッド２２と外部接続端子用パッド２８との接続距離を最も短縮できる。
また、図６及び図７に示す様に、エリアパッド用ヴィア３０の両端部の各々に、エリアパッド２２と外部接続端子用パッド２８とを形成することが困難な場合には、図８に示す様に、格子状に配設された外部接続端子用パッド２８，２８・・によって囲まれている中央部に形成したエリアパッド用ヴィア３０の一端部に外部接続端子用パッド２８を接続してもよい。この場合、外部接続端子用パッド２８，２８・・に対応する配線基板２０の半導体素子搭載面には、エリアパッド２２を形成することを要しない。図８に示すエリアパッド２２と外部接続端子用パッド２８との接続の状態を図９に示す。図９（ａ）は、エリアパッド２２と外部接続端子用パッド２８とが１：１で接続された状態を示し、図９（ｂ）は、エリアパッド２２，２２が１個の外部接続端子用パッド２８を共用している状態を示す。
１０ 半導体素子
１２ 電極端子
２０ 配線基板
２２ エリアパッド
２２ａ 周縁パッド
２４ 配線パターン
２６ 外周縁ヴィア
２８ 外部接続端子用パッド
３０ エリアパッド用ヴィア
３２ はんだボール
３４ 配線パターン
１２ 電極端子
２０ 配線基板
２２ エリアパッド
２２ａ 周縁パッド
２４ 配線パターン
２６ 外周縁ヴィア
２８ 外部接続端子用パッド
３０ エリアパッド用ヴィア
３２ はんだボール
３４ 配線パターン
Claims (8)
- 一面側の全面に亘って電極端子が形成された半導体素子が搭載される半導体装置用の配線基板であって、
前記配線基板の一面側に形成された、前記半導体素子よりも広面積の半導体素子搭載面には、前記半導体素子の周縁近傍に形成された電極端子の各々と電気的に接続される、前記半導体素子搭載面の周縁近傍に形成された周縁ヴィアと、前記半導体素子の中央部及びその近傍に形成された電極端子と対応する複数のエリアパッドとを具備し、
前記エリアパッドの各々は、前記エリアパッドに対応するように、前記配線基板の他面側に格子状に形成された外部接続端子用パッドに、前記格子状に配設された外部接続端子用パッドに囲まれて配線基板を貫通する直近のエリアパッド用ヴィアと配線パターンとを経由して電気的に接続され、
且つ前記複数のエリアパッドが、前記エリアパッド用ヴィアの一つを共用していることを特徴とする配線基板。 - エリアパッド用ヴィアの端部の一方が、外部接続端子用パッドに直接接続されている請求項１記載の配線基板。
- 配線基板が、両面側に配線パターンが形成された単一の配線基板である請求項１又は請求項２記載の配線基板。
- エリアパッド用ヴィアの一つを共用している複数のエリアパッドが、電源用パッド又は接地用パッドである請求項１〜３のいずれか一項記載の配線基板。
- 周縁ヴィアと電気的に接続される半導体素子の電極端子が、信号用電極端子である請求項１〜４のいずれか一項記載の配線基板。
- 請求項１〜５のいずれか一項記載の配線基板の半導体素子搭載面に、半導体素子が搭載されていることを特徴とする半導体装置。
- 半導体素子が、中央部には、主として電源用電極端子と接地用電極端子との一方又は両方が混在して形成され、且つ周縁部には、主として信号用電極端子が形成されている半導体素子である請求項６記載の半導体装置。
- 請求項１〜５のいずれか一項記載の配線基板の半導体素子搭載面に搭載される半導体素子であって、
前記半導体素子の中央部には、主として電源用電極端子と接地用電極端子との一方又は両方が混在して形成され、且つ前記半導体素子の周縁部には、主として信号用電極端子が形成されていることを特徴とする半導体素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009264216A JP2010153831A (ja) | 2008-11-25 | 2009-11-19 | 配線基板、半導体装置、及び半導体素子 |
| US12/626,037 US7884463B2 (en) | 2008-11-25 | 2009-11-25 | Wiring board, semiconductor device and semiconductor element |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008299052 | 2008-11-25 | ||
| JP2009264216A JP2010153831A (ja) | 2008-11-25 | 2009-11-19 | 配線基板、半導体装置、及び半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010153831A true JP2010153831A (ja) | 2010-07-08 |
| JP2010153831A5 JP2010153831A5 (ja) | 2012-09-27 |
Family
ID=42195464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009264216A Pending JP2010153831A (ja) | 2008-11-25 | 2009-11-19 | 配線基板、半導体装置、及び半導体素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7884463B2 (ja) |
| JP (1) | JP2010153831A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012119648A (ja) * | 2010-12-03 | 2012-06-21 | Stats Chippac Ltd | フリップチップ半導体ダイのパッドレイアウトを形成する半導体素子および方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014208010A1 (ja) * | 2013-06-25 | 2014-12-31 | パナソニックＩｐマネジメント株式会社 | マイクロ波回路 |
| EP3565395B1 (en) | 2016-12-28 | 2022-03-16 | Mitsubishi Electric Corporation | Power supply device |
| EP3817529B1 (en) | 2018-06-27 | 2023-10-04 | Mitsubishi Electric Corporation | Power supply device |
| TWI681527B (zh) * | 2019-03-21 | 2020-01-01 | 創意電子股份有限公司 | 線路結構及晶片封裝件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274288A (ja) * | 2000-02-18 | 2001-10-05 | Internatl Business Mach Corp <Ibm> | 集積回路チップ・キャリア構造体 |
| JP2003007750A (ja) * | 2001-06-19 | 2003-01-10 | Nec Corp | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3681855B2 (ja) | 1997-04-02 | 2005-08-10 | シチズン時計株式会社 | Ｉｃパッケージの構造 |
| US6734535B1 (en) * | 1999-05-14 | 2004-05-11 | Seiko Epson Corporation | Semiconductor device, method of manufacture thereof, circuit board, and electronic instrument |
| WO2000079592A1 (en) * | 1999-06-17 | 2000-12-28 | Hitachi, Ltd. | Semiconductor device and electronic device |
| JP4991637B2 (ja) * | 2008-06-12 | 2012-08-01 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2009
- 2009-11-19 JP JP2009264216A patent/JP2010153831A/ja active Pending
- 2009-11-25 US US12/626,037 patent/US7884463B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274288A (ja) * | 2000-02-18 | 2001-10-05 | Internatl Business Mach Corp <Ibm> | 集積回路チップ・キャリア構造体 |
| JP2003007750A (ja) * | 2001-06-19 | 2003-01-10 | Nec Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8853001B2 (en) | 2003-11-08 | 2014-10-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming pad layout for flipchip semiconductor die |
| US9780057B2 (en) | 2003-11-08 | 2017-10-03 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming pad layout for flipchip semiconductor die |
| JP2012119648A (ja) * | 2010-12-03 | 2012-06-21 | Stats Chippac Ltd | フリップチップ半導体ダイのパッドレイアウトを形成する半導体素子および方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7884463B2 (en) | 2011-02-08 |
| US20100127370A1 (en) | 2010-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4746770B2 (ja) | 半導体装置 | |
| US6384476B2 (en) | Semiconductor integrated circuit and printed wiring substrate provided with the same | |
| JP2010272681A (ja) | 配線基板および半導体装置 | |
| JP2010153831A (ja) | 配線基板、半導体装置、及び半導体素子 | |
| US7180182B2 (en) | Semiconductor component | |
| JP2010153831A5 (ja) | 配線基板および半導体装置 | |
| JP2020025076A (ja) | モジュール | |
| JP2008147438A (ja) | 半導体装置 | |
| JP4083142B2 (ja) | 半導体装置 | |
| TWI444115B (zh) | 印刷電路板和晶片系統 | |
| JP2007318023A (ja) | 半導体パッケージ | |
| JP2007059530A (ja) | 配線基板 | |
| JP2006303252A (ja) | 回路基板 | |
| JP2010010413A (ja) | 多層プリント配線基板、及び多層プリント配線基板装置 | |
| JP4523425B2 (ja) | 半導体素子搭載用基板 | |
| US20130153278A1 (en) | Ball grid array package and method of manufacturing the same | |
| JP2006261492A (ja) | 回路基板 | |
| JP4545537B2 (ja) | 半導体装置及び半導体装置ユニット | |
| JP6119307B2 (ja) | チップ部品の実装構造およびチップ部品 | |
| JP6320681B2 (ja) | 半導体装置 | |
| JP4742609B2 (ja) | 半導体パッケージ及びそれを実装したプリント配線板 | |
| JP5879090B2 (ja) | プリント配線板 | |
| JP2001144207A (ja) | 多層配線基板及び半導体装置 | |
| JP2009010187A (ja) | 半導体実装用基板および半導体パッケージ | |
| JP2021012945A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120810 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130716 |