JP2001274288A - 集積回路チップ・キャリア構造体 - Google Patents
集積回路チップ・キャリア構造体Info
- Publication number
- JP2001274288A JP2001274288A JP2001017512A JP2001017512A JP2001274288A JP 2001274288 A JP2001274288 A JP 2001274288A JP 2001017512 A JP2001017512 A JP 2001017512A JP 2001017512 A JP2001017512 A JP 2001017512A JP 2001274288 A JP2001274288 A JP 2001274288A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- chip carrier
- circuit chip
- carrier structure
- contact pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/114—Pad being close to via, but not surrounding the via
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
- H01R4/02—Soldered or welded connections
- H01R4/023—Soldered or welded connections between cables or wires and terminals
- H01R4/024—Soldered or welded connections between cables or wires and terminals comprising preapplied solder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Connecting Device With Holders (AREA)
Abstract
(57)【要約】
【課題】 集積回路チップ・キャリアに関し、半導体チ
ップから多層チップ・キャリアを経由する信号配線を新
規な設計手法によって配線することにより、配線幅を広
げて製品の信頼性と製造歩留りを向上させる。 【解決手段】 高密度集積回路チップをマウントするチ
ップ・キャリア２０は、外部回路に電気的に相互接続す
るコンタクト・パッド（すなわちマイクロバイア）２２
が第１の配列パターンで配置されている一方、めっきし
たスルーホール（すなわちスルーバイア）５０、５２
が、第１の配列パターンよりも間隔が広い第２の配列パ
ターンで配置されている。これにより、チップ・キャリ
ア２０内の配線チャネル５１が広がるので、配線チャネ
ル５１に配線する信号トレース４０の幅を広くとること
が可能になる。
ップから多層チップ・キャリアを経由する信号配線を新
規な設計手法によって配線することにより、配線幅を広
げて製品の信頼性と製造歩留りを向上させる。 【解決手段】 高密度集積回路チップをマウントするチ
ップ・キャリア２０は、外部回路に電気的に相互接続す
るコンタクト・パッド（すなわちマイクロバイア）２２
が第１の配列パターンで配置されている一方、めっきし
たスルーホール（すなわちスルーバイア）５０、５２
が、第１の配列パターンよりも間隔が広い第２の配列パ
ターンで配置されている。これにより、チップ・キャリ
ア２０内の配線チャネル５１が広がるので、配線チャネ
ル５１に配線する信号トレース４０の幅を広くとること
が可能になる。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に、集積回路
装置をプリント回路基板に取り付けることに関する。本
発明は、特に、信号線の接続と電力線の接続とを全て賄
う集積回路チップ・キャリアを用いて、半導体集積回路
（ＩＣ）チップをプリント回路基板に取り付けることに
関する。
装置をプリント回路基板に取り付けることに関する。本
発明は、特に、信号線の接続と電力線の接続とを全て賄
う集積回路チップ・キャリアを用いて、半導体集積回路
（ＩＣ）チップをプリント回路基板に取り付けることに
関する。
【０００２】
【従来の技術】集積回路チップが集積回路チップ・キャ
リアに既に取り付けられている場合、集積回路チップを
予定の動作環境に組み込むのは、容易である。代表的な
チップ・キャリアは、オフチップ（off-chip）すなわち
外部の装置に対する電気的相互接続を備えることによ
り、集積回路チップと回路基板との間のインターフェー
ス（２つの構成要素の境界において共用される部分）を
提供する。
リアに既に取り付けられている場合、集積回路チップを
予定の動作環境に組み込むのは、容易である。代表的な
チップ・キャリアは、オフチップ（off-chip）すなわち
外部の装置に対する電気的相互接続を備えることによ
り、集積回路チップと回路基板との間のインターフェー
ス（２つの構成要素の境界において共用される部分）を
提供する。
【０００３】チップ・キャリアに有機基板が使われるよ
うになった。有機基板は、多くの用途用に開発が続けら
れている。有機基板は、電気的性能が向上すると共に価
格が低下したので、セラミック基板に取って代わるも
の、特にチップ・キャリアの分野で取って代わるものと
見込まれている。しかしながら、電子パッケージ内で半
導体チップとプリント回路基板とを相互接続するのに、
有機チップ・キャリアなどの多層相互接続構造体を使う
と、多くの難問を招来する。これら難問のうちの１つ
は、チップ・キャリア内の電気信号回路間に必要なスペ
ースの量を確保するのが困難な点である。
うになった。有機基板は、多くの用途用に開発が続けら
れている。有機基板は、電気的性能が向上すると共に価
格が低下したので、セラミック基板に取って代わるも
の、特にチップ・キャリアの分野で取って代わるものと
見込まれている。しかしながら、電子パッケージ内で半
導体チップとプリント回路基板とを相互接続するのに、
有機チップ・キャリアなどの多層相互接続構造体を使う
と、多くの難問を招来する。これら難問のうちの１つ
は、チップ・キャリア内の電気信号回路間に必要なスペ
ースの量を確保するのが困難な点である。
【０００４】半導体チップの入出力（Ｉ／Ｏ）総数が増
大して、周辺にリードを配置したデバイスの能力を超え
るのにつれ、また、半導体チップとプリント回路基板が
小型化する傾向が続くのにつれ、半導体チップと有機チ
ップ・キャリアとの間、および有機チップ・キャリアと
プリント回路基板との間の接続を多数行なう方法とし
て、相互接続を平面上に配列状に配置するのが望ましい
ものになった。
大して、周辺にリードを配置したデバイスの能力を超え
るのにつれ、また、半導体チップとプリント回路基板が
小型化する傾向が続くのにつれ、半導体チップと有機チ
ップ・キャリアとの間、および有機チップ・キャリアと
プリント回路基板との間の接続を多数行なう方法とし
て、相互接続を平面上に配列状に配置するのが望ましい
ものになった。
【０００５】代表的なチップ・キャリアには、上面と下
面とがある。（用語「上面」「下面」は、２つの表面を
識別するためだけに使い、チップ・キャリア構造体がプ
リント回路基板にマウントされている場合におけるチッ
プ・キャリアの向きを指すためには使わない）。チップ
・キャリアの上面には、ボンディング・パッドの配列
（第１の組のボンディング・パッド）がある。このボン
ディング・パッドの配列は、チップ・キャリア上の入出
力パッドのパターンすなわち「フットプリント（footpr
int:足跡）」と一致するパターンで配置されている。チ
ップ・キャリアの下面には、スルーバイア（through-vi
a)によって第１の組のボンディング・パッドと接続され
た第２の組のボンディング・パッドがある。スルーバイ
アは、チップ・キャリアの厚さを貫いて伸びている（普
通は）円柱状の穴であり、導電体および熱伝導体双方の
作用をする、銅などの材料で内張りされている。スルー
バイアは、チップと、チップ・キャリアの内部層内に設
けられた電気回路パターンとの間に、導電経路を形成す
る。信号、接地、電源の各相互接続手段を実現するスル
ーバイアをチップ・キャリア中に形成するありふれたや
り方は、穴あけをすることである。
面とがある。（用語「上面」「下面」は、２つの表面を
識別するためだけに使い、チップ・キャリア構造体がプ
リント回路基板にマウントされている場合におけるチッ
プ・キャリアの向きを指すためには使わない）。チップ
・キャリアの上面には、ボンディング・パッドの配列
（第１の組のボンディング・パッド）がある。このボン
ディング・パッドの配列は、チップ・キャリア上の入出
力パッドのパターンすなわち「フットプリント（footpr
int:足跡）」と一致するパターンで配置されている。チ
ップ・キャリアの下面には、スルーバイア（through-vi
a)によって第１の組のボンディング・パッドと接続され
た第２の組のボンディング・パッドがある。スルーバイ
アは、チップ・キャリアの厚さを貫いて伸びている（普
通は）円柱状の穴であり、導電体および熱伝導体双方の
作用をする、銅などの材料で内張りされている。スルー
バイアは、チップと、チップ・キャリアの内部層内に設
けられた電気回路パターンとの間に、導電経路を形成す
る。信号、接地、電源の各相互接続手段を実現するスル
ーバイアをチップ・キャリア中に形成するありふれたや
り方は、穴あけをすることである。
【０００６】しかしながら、業界標準の格子パターン
（たとえば、コントロール・コラプス・チップ・コネク
ション（Ｃ４:Controlled Collapse Chip Connection)
はんだボール格子パターン）を使って全てのスルーバイ
アを穴あけするには、信号、接地、電源の各相互接続を
完全に行なう場合、極めて狭いピッチ（たとえば９ミル
（＝０．２２８６ｍｍ）以下のピッチ）での穴あけが必
要である（Ｃ４とは、フリップチップ（半導体チップの
表面の電極上に多数のバンプ（突起状の電極）を形成し
たもの）をフェースダウンして（素子を形成した面を下
側にして）配線基板に接続するはんだ接続のことであ
る）。全ての信号配線をスルーバイアの間に設けた配線
チャネルから引き出すようにするには、幅が狭い（たと
えば１８ミクロン（マイクロ・メートル）未満）の配線
が必要になる。このような配線を使う設計では、通常、
使用可能な製品の歩留りが極めて小さくなってしまう。
（たとえば、コントロール・コラプス・チップ・コネク
ション（Ｃ４:Controlled Collapse Chip Connection)
はんだボール格子パターン）を使って全てのスルーバイ
アを穴あけするには、信号、接地、電源の各相互接続を
完全に行なう場合、極めて狭いピッチ（たとえば９ミル
（＝０．２２８６ｍｍ）以下のピッチ）での穴あけが必
要である（Ｃ４とは、フリップチップ（半導体チップの
表面の電極上に多数のバンプ（突起状の電極）を形成し
たもの）をフェースダウンして（素子を形成した面を下
側にして）配線基板に接続するはんだ接続のことであ
る）。全ての信号配線をスルーバイアの間に設けた配線
チャネルから引き出すようにするには、幅が狭い（たと
えば１８ミクロン（マイクロ・メートル）未満）の配線
が必要になる。このような配線を使う設計では、通常、
使用可能な製品の歩留りが極めて小さくなってしまう。
【０００７】このため、配線チャネルと、スルーバイア
を信号回路から離す一連の製造工程とを合体させた別の
設計が複数提案されている。これらの設計における信号
配線の幅は、わずか１４ミクロンである。しかし、この
ような配線は、必要な抵抗値仕様に適合しない可能性が
ある（幅が狭いと抵抗値が大きくなる）。また、１４ミ
クロン幅の配線を実現しようとすると、必然的に、スル
ーバイアのめっきの厚さが極めて薄くなってしまう（約
２〜３ミクロン）。このようにめっきが比較的薄くなる
と、スルーバイアの熱的かつ電気的な特性が不足するよ
うになる。しかしながら、本発明で採用する設計手法に
よれば、信号配線の幅は、めっきしたスルーホール（Ｐ
ＴＨ:plated through hole、ここでは「スルーホール」
と「スルーバイア」とを同義語として使う）のめっき厚
と無関係である。
を信号回路から離す一連の製造工程とを合体させた別の
設計が複数提案されている。これらの設計における信号
配線の幅は、わずか１４ミクロンである。しかし、この
ような配線は、必要な抵抗値仕様に適合しない可能性が
ある（幅が狭いと抵抗値が大きくなる）。また、１４ミ
クロン幅の配線を実現しようとすると、必然的に、スル
ーバイアのめっきの厚さが極めて薄くなってしまう（約
２〜３ミクロン）。このようにめっきが比較的薄くなる
と、スルーバイアの熱的かつ電気的な特性が不足するよ
うになる。しかしながら、本発明で採用する設計手法に
よれば、信号配線の幅は、めっきしたスルーホール（Ｐ
ＴＨ:plated through hole、ここでは「スルーホール」
と「スルーバイア」とを同義語として使う）のめっき厚
と無関係である。
【０００８】以上のように、チップ・キャリア構造体の
実装密度、電気的性能、装置信頼性を向上させることが
できる効率的かつ安価な方法が求められている。多層相
互接続構造体を備え、電気信号を配線するのに使用でき
る配線チャネルを備えた、有機チップ・キャリアなどの
電子パッケージを用いると、半導体チップと有機チップ
・キャリアとの間の相互接続密度、および、有機チップ
・キャリアとプリント回路基板との間の相互接続密度を
大いに高めることができる。さらに、電気的特性を顕著
に改善できる電子パッケージを設計することが可能にな
る。このような構成は、顕著な技術進歩をもたらすもの
と思われる。
実装密度、電気的性能、装置信頼性を向上させることが
できる効率的かつ安価な方法が求められている。多層相
互接続構造体を備え、電気信号を配線するのに使用でき
る配線チャネルを備えた、有機チップ・キャリアなどの
電子パッケージを用いると、半導体チップと有機チップ
・キャリアとの間の相互接続密度、および、有機チップ
・キャリアとプリント回路基板との間の相互接続密度を
大いに高めることができる。さらに、電気的特性を顕著
に改善できる電子パッケージを設計することが可能にな
る。このような構成は、顕著な技術進歩をもたらすもの
と思われる。
【０００９】
【課題を解決するための手段】本発明は、「格子はずれ
（off-grid) 」と考えられる位置にスルーバイアを配置
することを必須とするチップ・キャリア用の構造体を提
供する。すなわち、本発明では、スルーバイアは、チッ
プ・キャリアの内部配置では、典型的な格子座標（すな
わち配列パターン）系によって画定される位置には存在
しない。このようにスルーバイアを再配置すると、電気
信号トレースをスルーバイア間に設けた配線チャネルに
グループ化することが可能になる（トレースとは、配線
全体の形である配線パターンを構成する１本１本の配線
のことである）。さらに、配線チャネルを用いると、配
線幅を広くすることができるので、これと歩調を合わせ
て、製品の信頼性と歩留りが向上する。
（off-grid) 」と考えられる位置にスルーバイアを配置
することを必須とするチップ・キャリア用の構造体を提
供する。すなわち、本発明では、スルーバイアは、チッ
プ・キャリアの内部配置では、典型的な格子座標（すな
わち配列パターン）系によって画定される位置には存在
しない。このようにスルーバイアを再配置すると、電気
信号トレースをスルーバイア間に設けた配線チャネルに
グループ化することが可能になる（トレースとは、配線
全体の形である配線パターンを構成する１本１本の配線
のことである）。さらに、配線チャネルを用いると、配
線幅を広くすることができるので、これと歩調を合わせ
て、製品の信頼性と歩留りが向上する。
【００１０】スルーバイアを通った電気信号は、内部層
内に設けた導電性要素（典型的には犬の骨形状（Ｌ字形
状）をしている）を使って、多層構造体内の「格子位置
（on-grid)」（すなわち、さらに接続する（つまり半導
体チップ、プリント回路基板に接続する）のに必要な配
列パターン）に戻される。このように、電気信号は、チ
ップ・キャリアの上面および下面から出て行くとき、再
び配列パターンに配置される。上面の配列パターン配置
と下面の配列パターン配置とは、互いに似かよっていて
もよい。あるいは、上面の配列パターン配置と下面の配
列パターン配置とが、互いに著しく異なっていてもよ
い。たとえば、上面の配列パターンが拡大あるいは縮小
していてもよい（たとえば、ファンアウト（出力端子）
・パターンあるいはファンイン（入力端子）・パターン
が、それぞれ拡大あるいは縮小していてもよい）。これ
らの配置換えは、直線状に進んでいてもよいし、放射状
に進んでいてもよい、あるいは、両者を組み合わせたも
のでもよい。さらに、単一のスルーバイアが複数のマイ
クロバイア（microvia) に接続していてもよいし、ある
いはこの逆に複数のスルーバイアが単一のマイクロバイ
アに接続していてもよい。
内に設けた導電性要素（典型的には犬の骨形状（Ｌ字形
状）をしている）を使って、多層構造体内の「格子位置
（on-grid)」（すなわち、さらに接続する（つまり半導
体チップ、プリント回路基板に接続する）のに必要な配
列パターン）に戻される。このように、電気信号は、チ
ップ・キャリアの上面および下面から出て行くとき、再
び配列パターンに配置される。上面の配列パターン配置
と下面の配列パターン配置とは、互いに似かよっていて
もよい。あるいは、上面の配列パターン配置と下面の配
列パターン配置とが、互いに著しく異なっていてもよ
い。たとえば、上面の配列パターンが拡大あるいは縮小
していてもよい（たとえば、ファンアウト（出力端子）
・パターンあるいはファンイン（入力端子）・パターン
が、それぞれ拡大あるいは縮小していてもよい）。これ
らの配置換えは、直線状に進んでいてもよいし、放射状
に進んでいてもよい、あるいは、両者を組み合わせたも
のでもよい。さらに、単一のスルーバイアが複数のマイ
クロバイア（microvia) に接続していてもよいし、ある
いはこの逆に複数のスルーバイアが単一のマイクロバイ
アに接続していてもよい。
【００１１】電気信号は、盲バイア（一端が開口してい
ないバイア）を使ってスルーバイアから配列パターン位
置へ戻すことができる。盲バイアは、スルーバイアを穴
あけしてめっきした後にチップ・キャリアに被着されて
いる外部絶縁体層に穴あけして形成する。外部絶縁体層
は、格子はずれすなわち非配列パターンのスルーバイア
を覆いかつ充填している、あるいは一方だけをしてい
る。以上の代わりに、これら盲バイアは、レーザー・ア
ブレーティング（laser ablating）、プラズマ・エッチ
ング、機械的穴あけ、フォト・イメージング（photo-im
aging)など、当技術分野でよく知られた技法を使って形
成することができる。
ないバイア）を使ってスルーバイアから配列パターン位
置へ戻すことができる。盲バイアは、スルーバイアを穴
あけしてめっきした後にチップ・キャリアに被着されて
いる外部絶縁体層に穴あけして形成する。外部絶縁体層
は、格子はずれすなわち非配列パターンのスルーバイア
を覆いかつ充填している、あるいは一方だけをしてい
る。以上の代わりに、これら盲バイアは、レーザー・ア
ブレーティング（laser ablating）、プラズマ・エッチ
ング、機械的穴あけ、フォト・イメージング（photo-im
aging)など、当技術分野でよく知られた技法を使って形
成することができる。
【００１２】一般に、本発明は、積層組立体を備えた集
積回路チップ・キャリア構造体であって、第１の表面
と、前記第１の表面と実質的に平行な第２の表面と、前
記第１の表面上に第１の配列パターンで配置されたコン
タクト・パッドの配列と、前記第２の表面上に第２の配
列パターンで配置されたコンタクト・パッドの配列と、
前記第１の表面上のコンタクト・パッドと前記第２の表
面上のコンタクト・パッドとをそれぞれ接続する、前記
集積回路チップ・キャリア構造体内のスルーバイアであ
って、第１の表面上の配列パターンから水平方向に転置
されているスルーバイアと、前記コンタクト・パッドと
前記スルーバイアとを接続する導電性要素とを備えた集
積回路チップ・キャリア構造体を提供する。
積回路チップ・キャリア構造体であって、第１の表面
と、前記第１の表面と実質的に平行な第２の表面と、前
記第１の表面上に第１の配列パターンで配置されたコン
タクト・パッドの配列と、前記第２の表面上に第２の配
列パターンで配置されたコンタクト・パッドの配列と、
前記第１の表面上のコンタクト・パッドと前記第２の表
面上のコンタクト・パッドとをそれぞれ接続する、前記
集積回路チップ・キャリア構造体内のスルーバイアであ
って、第１の表面上の配列パターンから水平方向に転置
されているスルーバイアと、前記コンタクト・パッドと
前記スルーバイアとを接続する導電性要素とを備えた集
積回路チップ・キャリア構造体を提供する。
【００１３】また、本発明は、半導体集積回路チップ
と、プリント回路基板と、第１の表面と、前記第１の表
面と実質的に平行な第２の表面とを備えた積層構造体
と、前記第１の表面上に第１の配列パターンで配置され
たコンタクト・パッドの配列と、前記第２の表面上に第
２の配列パターンで配置されたコンタクト・パッドの配
列と、前記第１の表面上のコンタクト・パッドと前記第
２の表面上のコンタクト・パッドとをそれぞれ接続す
る、前記積層構造体内のスルーバイアであって、使用可
能な配線チャネルの閉塞空間を最大化するために、第１
の表面上の配列パターンから水平方向に転置されている
スルーバイアと、前記コンタクト・パッドと前記スルー
バイアとを接続する導電性要素とを備えた、前記半導体
集積回路チップを前記プリント回路基板にマウントする
集積回路チップ・キャリアとを備えたプリント回路基板
組立体を提供する。
と、プリント回路基板と、第１の表面と、前記第１の表
面と実質的に平行な第２の表面とを備えた積層構造体
と、前記第１の表面上に第１の配列パターンで配置され
たコンタクト・パッドの配列と、前記第２の表面上に第
２の配列パターンで配置されたコンタクト・パッドの配
列と、前記第１の表面上のコンタクト・パッドと前記第
２の表面上のコンタクト・パッドとをそれぞれ接続す
る、前記積層構造体内のスルーバイアであって、使用可
能な配線チャネルの閉塞空間を最大化するために、第１
の表面上の配列パターンから水平方向に転置されている
スルーバイアと、前記コンタクト・パッドと前記スルー
バイアとを接続する導電性要素とを備えた、前記半導体
集積回路チップを前記プリント回路基板にマウントする
集積回路チップ・キャリアとを備えたプリント回路基板
組立体を提供する。
【００１４】さらに、本発明は、積層組立体を備えた集
積回路チップ・キャリア構造体の製造方法であって、前
記積層組立体が実質的に平行な第１の表面と第２の表面
とを備えており、前記第１の表面上に第１の配列パター
ンで配置されたコンタクト・パッドの配列を配置する工
程と、前記第２の表面上に第２の配列パターンで配置さ
れたコンタクト・パッドの配列を配置する工程と、前記
第１の表面上のコンタクト・パッドと前記第２の表面上
のコンタクト・パッドとをそれぞれ接続する、前記集積
回路チップ・キャリア構造体内のスルーバイアであっ
て、第１の表面上の配列パターンから水平方向に転置さ
れているスルーバイアを形成する工程と、前記コンタク
ト・パッドと前記スルーバイアとを接続する導電性要素
を組み込む工程とを備えた製造方法を提供する。
積回路チップ・キャリア構造体の製造方法であって、前
記積層組立体が実質的に平行な第１の表面と第２の表面
とを備えており、前記第１の表面上に第１の配列パター
ンで配置されたコンタクト・パッドの配列を配置する工
程と、前記第２の表面上に第２の配列パターンで配置さ
れたコンタクト・パッドの配列を配置する工程と、前記
第１の表面上のコンタクト・パッドと前記第２の表面上
のコンタクト・パッドとをそれぞれ接続する、前記集積
回路チップ・キャリア構造体内のスルーバイアであっ
て、第１の表面上の配列パターンから水平方向に転置さ
れているスルーバイアを形成する工程と、前記コンタク
ト・パッドと前記スルーバイアとを接続する導電性要素
を組み込む工程とを備えた製造方法を提供する。
【００１５】上述した一般的な記述と後述する詳細な記
述の双方は、本発明の典型例を示すものであり、本発明
を限定するものではない、ということを理解すべきであ
る。
述の双方は、本発明の典型例を示すものであり、本発明
を限定するものではない、ということを理解すべきであ
る。
【００１６】
【発明の実施の形態】本発明は、有機集積回路チップ・
キャリアを提供する。特に、配線幅を最大に維持して製
造歩留りを向上させながら、半導体チップから多層チッ
プ・キャリアを経由する信号配線を配線する新規な設計
を提供する。本発明は、多くの様々な形の実施形態が可
能であるけれども、以下では本発明の好ましい実施形態
を図面に示し、かつ詳細に説明する。しかしながら、こ
こで開示するものは、本発明の本質の例証であって、こ
こで説明した実施形態に本発明を限定することを意図し
ていない、ということを理解すべきである。
キャリアを提供する。特に、配線幅を最大に維持して製
造歩留りを向上させながら、半導体チップから多層チッ
プ・キャリアを経由する信号配線を配線する新規な設計
を提供する。本発明は、多くの様々な形の実施形態が可
能であるけれども、以下では本発明の好ましい実施形態
を図面に示し、かつ詳細に説明する。しかしながら、こ
こで開示するものは、本発明の本質の例証であって、こ
こで説明した実施形態に本発明を限定することを意図し
ていない、ということを理解すべきである。
【００１７】図１を参照すると、この図は、半導体チッ
プ１２をチップ・キャリア１４にマウントし、チップ・
キャリア１４を回路形成した基板１６（たとえばプリン
ト回路基板）にマウントする電子パッケージ１０の分解
組立透視図を示している。電子パッケージ１０は、多層
相互接続構造体２０（有機チップ・キャリアが望まし
い）を備えている。多層相互接続構造体２０は、複数の
はんだボール２４と導電性パッド１８によって半導体チ
ップ１２をプリント回路基板１６に電気的に相互接続す
るのに適している。多層相互接続構造体２０は、典型的
には絶縁材料と導電材料とがある程度交互した複数の層
から構成されている（図２参照）。
プ１２をチップ・キャリア１４にマウントし、チップ・
キャリア１４を回路形成した基板１６（たとえばプリン
ト回路基板）にマウントする電子パッケージ１０の分解
組立透視図を示している。電子パッケージ１０は、多層
相互接続構造体２０（有機チップ・キャリアが望まし
い）を備えている。多層相互接続構造体２０は、複数の
はんだボール２４と導電性パッド１８によって半導体チ
ップ１２をプリント回路基板１６に電気的に相互接続す
るのに適している。多層相互接続構造体２０は、典型的
には絶縁材料と導電材料とがある程度交互した複数の層
から構成されている（図２参照）。
【００１８】図２に示すように、多層相互接続構造体２
０は、さらに、複数のマイクロバイア２２とコンタクト
・パッド３２を備えている。マイクロバイア２２とコン
タクト・パッド３２は、チップ・キャリア１４内に設け
た複数の導電性コネクター２８と電気的に接触してい
る。複数のマイクロバイア２２は、半導体チップ１２上
に設けた複数のコンタクト部材３０とも接触している。
複数のマイクロバイア２２の各々は、複数のマイクロバ
イア２２の内壁上であって、かつ、複数の導電性コネク
ター２８のうちの選択したものの一部の上に設けた導電
性材料の層３４を備えている（導電性材料には、銅を使
うのが望ましいけれども、導電性ペーストあるいははん
だを用いてもよい）。
０は、さらに、複数のマイクロバイア２２とコンタクト
・パッド３２を備えている。マイクロバイア２２とコン
タクト・パッド３２は、チップ・キャリア１４内に設け
た複数の導電性コネクター２８と電気的に接触してい
る。複数のマイクロバイア２２は、半導体チップ１２上
に設けた複数のコンタクト部材３０とも接触している。
複数のマイクロバイア２２の各々は、複数のマイクロバ
イア２２の内壁上であって、かつ、複数の導電性コネク
ター２８のうちの選択したものの一部の上に設けた導電
性材料の層３４を備えている（導電性材料には、銅を使
うのが望ましいけれども、導電性ペーストあるいははん
だを用いてもよい）。
【００１９】複数のコンタクト・パッド３２のうちの選
択したものが、はんだ接続３４のうちの対応するものと
電気的に接続している。はんだ接続３４の各々は、半導
体チップ１２上に設けられたコンタクト部材３０のパタ
ーンに効率的に適合するように設計されている。コンタ
クト部材３０とめっきしたスルーホール（すなわちスル
ーバイア）５０、５２とを接続すると、半導体チップ１
２の下に、各コンタクト部材３０から、はんだ接続３
４、導電性コネクター２８、めっきしたスルーホール５
０、５２を通って、対応するはんだボール２４に至る直
接電気経路が実現する。しかし、めっきしたスルーホー
ル５０および５２のうちの一方と一致するコンタクト部
材３０は、１つしか存在しないのが望ましい。コンタク
ト部材３０からはんだボール２４に至る直接電気経路に
よって、半導体チップ１２から、多層相互接続構造体２
０を通り、はんだボール２４を介して外部環境へ伝送す
べき電気信号用の比較的短く効率的な電気経路が実現す
る。
択したものが、はんだ接続３４のうちの対応するものと
電気的に接続している。はんだ接続３４の各々は、半導
体チップ１２上に設けられたコンタクト部材３０のパタ
ーンに効率的に適合するように設計されている。コンタ
クト部材３０とめっきしたスルーホール（すなわちスル
ーバイア）５０、５２とを接続すると、半導体チップ１
２の下に、各コンタクト部材３０から、はんだ接続３
４、導電性コネクター２８、めっきしたスルーホール５
０、５２を通って、対応するはんだボール２４に至る直
接電気経路が実現する。しかし、めっきしたスルーホー
ル５０および５２のうちの一方と一致するコンタクト部
材３０は、１つしか存在しないのが望ましい。コンタク
ト部材３０からはんだボール２４に至る直接電気経路に
よって、半導体チップ１２から、多層相互接続構造体２
０を通り、はんだボール２４を介して外部環境へ伝送す
べき電気信号用の比較的短く効率的な電気経路が実現す
る。
【００２０】めっきしたスルーホール（ＰＴＨ、すなわ
ちスルーバイア）５０、５２を転置することにより、電
気信号、電源信号、接地信号を配線をするための導電性
トレースを収容するのに十分なスペースを備えた配線チ
ャネル５１が実現する。図２と図３に示すように、配線
チャネル５１は、めっきした一方のスルーホール５１の
端からめっきした他方のスルーホール５２の端まで伸び
ている。関連技術による設計では、配線チャネルの幅
は、図２に示すようにＢとＢ’との間に限られていた。
これに対して、本実施形態では、配線チャネル５１の幅
はＡからＡ’まで伸びており、信号トレース４０を配線
するのに使用可能なスペースが関連技術に比べて顕著に
増大している。
ちスルーバイア）５０、５２を転置することにより、電
気信号、電源信号、接地信号を配線をするための導電性
トレースを収容するのに十分なスペースを備えた配線チ
ャネル５１が実現する。図２と図３に示すように、配線
チャネル５１は、めっきした一方のスルーホール５１の
端からめっきした他方のスルーホール５２の端まで伸び
ている。関連技術による設計では、配線チャネルの幅
は、図２に示すようにＢとＢ’との間に限られていた。
これに対して、本実施形態では、配線チャネル５１の幅
はＡからＡ’まで伸びており、信号トレース４０を配線
するのに使用可能なスペースが関連技術に比べて顕著に
増大している。
【００２１】図２を参照して、電子パッケージ１０は、
さらに、第１の表面４２上に複数のコンタクト・パッド
１８を備え回路形成された基板（たとえばプリント回路
基板）１６を備えることができる。コンタクト・パッド
１８は、多層相互接続構造体２０上に設けたはんだボー
ル２４のうちの対応するものと電気的に接続されてい
る。通常、はんだボール２４はＢＧＡ（ball grid arra
y:配線基板に半導体チップをマウントして封止し、該配
線基板に外部端子となる金属ボールを格子状に配置した
パッケージ）配置に配置されているので、電子パッケー
ジ１０から外への、およびその中への電気信号の伝達と
電源の分配とを効率的に行なうことができる。また、は
んだボール２４は柱などの形に形成することもできる。
これにより、多層相互接続構造体２０と回路形成された
基板１６との間に、適切な隔離絶縁器（導体をある面か
ら浮かして支持する絶縁器具）と適切なひずみ緩衝器を
実現することができる。
さらに、第１の表面４２上に複数のコンタクト・パッド
１８を備え回路形成された基板（たとえばプリント回路
基板）１６を備えることができる。コンタクト・パッド
１８は、多層相互接続構造体２０上に設けたはんだボー
ル２４のうちの対応するものと電気的に接続されてい
る。通常、はんだボール２４はＢＧＡ（ball grid arra
y:配線基板に半導体チップをマウントして封止し、該配
線基板に外部端子となる金属ボールを格子状に配置した
パッケージ）配置に配置されているので、電子パッケー
ジ１０から外への、およびその中への電気信号の伝達と
電源の分配とを効率的に行なうことができる。また、は
んだボール２４は柱などの形に形成することもできる。
これにより、多層相互接続構造体２０と回路形成された
基板１６との間に、適切な隔離絶縁器（導体をある面か
ら浮かして支持する絶縁器具）と適切なひずみ緩衝器を
実現することができる。
【００２２】図３を参照すると、そこには、犬の骨形状
（Ｌ字形状）の導電性コネクター２８を使って、スルー
バイア５０、５２を格子はずれ位置に転置させる方法を
さらに説明する本実施形態の上面図が示してある。犬の
骨形状の導電性コネクター２８は、どの層に形成しても
構わないが、ここでは、はっきりと示すために表面近く
に形成したものを示してある。マイクロバイア２２とコ
ンタクト・パッド３２（図示せず）が格子位置に留まっ
ている一方、めっきしたスルーホール（ＰＴＨ）５０、
５２は格子はずれ位置に転置されている。これにより、
内部信号層２６に複数の信号トレース４０を配線するの
に使用可能な配線チャネル５１用のスペースを増大させ
ることができる。本発明の一実施形態では、配線チャネ
ル５１を最適化した場合、最小線幅が２８ミクロンの信
号トレース４０を４本配線するのに十分なスペースが得
られている。
（Ｌ字形状）の導電性コネクター２８を使って、スルー
バイア５０、５２を格子はずれ位置に転置させる方法を
さらに説明する本実施形態の上面図が示してある。犬の
骨形状の導電性コネクター２８は、どの層に形成しても
構わないが、ここでは、はっきりと示すために表面近く
に形成したものを示してある。マイクロバイア２２とコ
ンタクト・パッド３２（図示せず）が格子位置に留まっ
ている一方、めっきしたスルーホール（ＰＴＨ）５０、
５２は格子はずれ位置に転置されている。これにより、
内部信号層２６に複数の信号トレース４０を配線するの
に使用可能な配線チャネル５１用のスペースを増大させ
ることができる。本発明の一実施形態では、配線チャネ
ル５１を最適化した場合、最小線幅が２８ミクロンの信
号トレース４０を４本配線するのに十分なスペースが得
られている。
【００２３】図４は、本発明の別の実施形態の上面図で
あり、犬の骨形状の導電性コネクター２８を使って、ス
ルーバイア５０、５２を、いくぶん放射状に格子はずれ
位置に転置させる方法を示している。犬の骨形状の導電
性コネクター２８は、どの層に形成しても構わないが、
ここでは、はっきりと示すために表面近くに形成したも
のを示してある。マイクロバイア２２とコンタクト・パ
ッド３２（図示せず）が格子位置に留まっている一方、
スルーバイア５０、５２は格子はずれ位置に転置されて
いる。これにより、広いトレース幅（たとえば２８ミク
ロン以上）を維持して生産性を向上させながら、１つの
配線チャネル５１当り複数（たとえば４本）の信号トレ
ースを内部信号層２６に配線するのに使用可能な配線チ
ャネル５１用のスペースを増大させることができる。
あり、犬の骨形状の導電性コネクター２８を使って、ス
ルーバイア５０、５２を、いくぶん放射状に格子はずれ
位置に転置させる方法を示している。犬の骨形状の導電
性コネクター２８は、どの層に形成しても構わないが、
ここでは、はっきりと示すために表面近くに形成したも
のを示してある。マイクロバイア２２とコンタクト・パ
ッド３２（図示せず）が格子位置に留まっている一方、
スルーバイア５０、５２は格子はずれ位置に転置されて
いる。これにより、広いトレース幅（たとえば２８ミク
ロン以上）を維持して生産性を向上させながら、１つの
配線チャネル５１当り複数（たとえば４本）の信号トレ
ースを内部信号層２６に配線するのに使用可能な配線チ
ャネル５１用のスペースを増大させることができる。
【００２４】図５は、本発明のさらに別の実施形態の上
面図であり、２つの二者択一的な接続様式を示してい
る。様式５４は、だだ１つのスルーバイア５０に２つの
マイクロバイア２２を接続したものである。一方、様式
５６は、２つのスルーバイア５０にただ１つのマイクロ
バイア２２を接続したものである。これら２つの様式の
双方において、マイクロバイア２２とスルーバイア５０
との間の接続は、犬の骨形状の導電性コネクター２８を
使って行なう。
面図であり、２つの二者択一的な接続様式を示してい
る。様式５４は、だだ１つのスルーバイア５０に２つの
マイクロバイア２２を接続したものである。一方、様式
５６は、２つのスルーバイア５０にただ１つのマイクロ
バイア２２を接続したものである。これら２つの様式の
双方において、マイクロバイア２２とスルーバイア５０
との間の接続は、犬の骨形状の導電性コネクター２８を
使って行なう。
【００２５】上述した実施形態は、本発明を例証するも
のであり、本発明を限定することを意図していない。本
発明の本旨と範囲の内でさらに別の変形をすることは、
可能であると共に、当業者にとって容易に想到しうるも
のである。
のであり、本発明を限定することを意図していない。本
発明の本旨と範囲の内でさらに別の変形をすることは、
可能であると共に、当業者にとって容易に想到しうるも
のである。
【図１】 本発明の一実施形態による、半導体チップの
チップ・キャリアへのマウント、およびチップ・キャリ
アのプリント回路基板へのマウントを示す分解組立透視
図である。
チップ・キャリアへのマウント、およびチップ・キャリ
アのプリント回路基板へのマウントを示す分解組立透視
図である。
【図２】 本発明の一実施形態によってマウントしかつ
接続した半導体チップ、チップ・キャリア、およびプリ
ント回路基板から成る図１を拡大した長手方向断面図で
ある。
接続した半導体チップ、チップ・キャリア、およびプリ
ント回路基板から成る図１を拡大した長手方向断面図で
ある。
【図３】 本発明の一実施形態による図２のチップ・キ
ャリア構造体の上表面の上面図である。
ャリア構造体の上表面の上面図である。
【図４】 本発明の別の実施形態による図２のチップ・
キャリア構造体の上表面の上面図である。
キャリア構造体の上表面の上面図である。
【図５】 本発明のさらに別の実施形態による図２のチ
ップ・キャリア構造体の上表面の上面図である。
ップ・キャリア構造体の上表面の上面図である。
１２…半導体チップ、１４…チップ・キャリア、１６…
回路形成した基板、１８…導電性パッド、２０…多層相
互接続構造体、２２…マイクロバイア、２４…はんだボ
ール、２６…内部信号層、２８…導電性コネクター、３
０…コンタクト部材、３２…コンタクト・パッド、３４
…導電性材料の層（はんだ接続）、４０…信号トレー
ス、４２…第１の表面、５０…スルーホール（すなわち
スルーバイア）、５１…配線チャネル、５２…スルーホ
ール（すなわちスルーバイア）、５４…様式、５６…様
式。
回路形成した基板、１８…導電性パッド、２０…多層相
互接続構造体、２２…マイクロバイア、２４…はんだボ
ール、２６…内部信号層、２８…導電性コネクター、３
０…コンタクト部材、３２…コンタクト・パッド、３４
…導電性材料の層（はんだ接続）、４０…信号トレー
ス、４２…第１の表面、５０…スルーホール（すなわち
スルーバイア）、５１…配線チャネル、５２…スルーホ
ール（すなわちスルーバイア）、５４…様式、５６…様
式。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トッド・ダブリュー・デーヴィス アメリカ合衆国 ニューヨーク州 13850、 ヴェスタル、ウィナンス アヴェニュー 404 (72)発明者 ロス・ダブリュー・キースラー アメリカ合衆国 ニューヨーク州 13760、 エンディコット、マンスフィールド ドラ イブ ８ (72)発明者 ロバート・ディー・セベスタ アメリカ合衆国 ニューヨーク州 13760、 エンディコット、カール ストリート 607 (72)発明者 デーヴィッド・ビー・ストーン アメリカ合衆国 ヴァーモント州 05403、 バーリントン、スロカム ストリート １ (72)発明者 シェリル・エル・ティトラン−パロマキ アメリカ合衆国 ニューヨーク州 13760、 エンディコット、ロンドン レーン 24
Claims (28)
- 【請求項１】積層組立体を備えた集積回路チップ・キャ
リア構造体であって、 第１の表面と、 前記第１の表面と実質的に平行な第２の表面と、 前記第１の表面上に第１の配列パターンで配置されたコ
ンタクト・パッドの配列と、 前記第２の表面上に第２の配列パターンで配置されたコ
ンタクト・パッドの配列と、 前記第１の表面上のコンタクト・パッドと前記第２の表
面上のコンタクト・パッドとをそれぞれ接続する、前記
集積回路チップ・キャリア構造体内のスルーバイアであ
って、第１の表面上の配列パターンから水平方向に転置
されているスルーバイアと、 前記コンタクト・パッドと前記スルーバイアとを接続す
る導電性要素とを備えた集積回路チップ・キャリア構造
体。 - 【請求項２】 さらに、 前記スルーバイアの組の間に設けられ可能な限り大きな
配線チャネルを形成するように最大化された、前記集積
回路チップ・キャリア構造体内の閉塞空間であって、前
記スルーバイアの間に配置されている閉塞空間を備えて
いる、請求項１に記載の集積回路チップ・キャリア構造
体。 - 【請求項３】前記導電性要素が犬の骨形状をしている、
請求項１に記載の集積回路チップ・キャリア構造体。 - 【請求項４】前記導電性要素が前記スルーバイアを少な
くとも１回転置させるのに使われている、請求項１に記
載の集積回路チップ・キャリア構造体。 - 【請求項５】前記配線チャネルが複数の電気信号線を備
えている、請求項２に記載の集積回路チップ・キャリア
構造体。 - 【請求項６】前記第２の表面上に配置されたマイクロバ
イアが盲バイアである、請求項１に記載の集積回路チッ
プ・キャリア構造体。 - 【請求項７】前記盲バイアがレーザー・アブレーション
で形成されている、請求項６に記載の集積回路チップ・
キャリア構造体。 - 【請求項８】前記盲バイアがフォト・イメージングで形
成されている、請求項６に記載の集積回路チップ・キャ
リア構造体。 - 【請求項９】前記盲バイアがプラズマ・エッチングで形
成されている、請求項６に記載の集積回路チップ・キャ
リア構造体。 - 【請求項１０】前記盲バイアが機械的穴あけで形成され
ている、請求項６に記載の集積回路チップ・キャリア構
造体。 - 【請求項１１】前記集積回路チップ・キャリア構造体が
有機材料で形成されている、請求項１に記載の集積回路
チップ・キャリア構造体。 - 【請求項１２】前記集積回路チップ・キャリア構造体が
セラミック材料で形成さている、請求項１に記載の集積
回路チップ・キャリア構造体。 - 【請求項１３】半導体集積回路チップと、 プリント回路基板と、 第１の表面と、前記第１の表面と実質的に平行な第２の
表面とを備えた積層構造体と、 前記第１の表面上に第１の配列パターンで配置されたコ
ンタクト・パッドの配列と、 前記第２の表面上に第２の配列パターンで配置されたコ
ンタクト・パッドの配列と、 前記第１の表面上のコンタクト・パッドと前記第２の表
面上のコンタクト・パッドとをそれぞれ接続する、前記
積層構造体内のスルーバイアであって、使用可能な配線
チャネルの閉塞空間を最大化するために、第１の表面上
の配列パターンから水平方向に転置されているスルーバ
イアと、 前記コンタクト・パッドと前記スルーバイアとを接続す
る導電性要素とを備えた、前記半導体集積回路チップを
前記プリント回路基板にマウントする集積回路チップ・
キャリアとを備えたプリント回路基板組立体。 - 【請求項１４】 さらに、 前記スルーバイアの組の間に設けられ可能な限り大きな
配線チャネルを形成するように最大化された、前記積層
構造体内の閉塞空間であって、前記スルーバイアの間に
配置されている閉塞空間を備えている、請求項１３に記
載のプリント回路基板組立体。 - 【請求項１５】前記積層構造体が有機材料で形成されて
いる、請求項１３に記載のプリント回路基板組立体。 - 【請求項１６】前記積層構造体がセラミック材料で形成
されている、請求項１３に記載のプリント回路基板組立
体。 - 【請求項１７】積層組立体を備えた集積回路チップ・キ
ャリア構造体の製造方法であって、前記積層組立体が実
質的に平行な第１の表面と第２の表面とを備えており、 前記第１の表面上に第１の配列パターンで配置されたコ
ンタクト・パッドの配列を配置する工程と、 前記第２の表面上に第２の配列パターンで配置されたコ
ンタクト・パッドの配列を配置する工程と、 前記第１の表面上のコンタクト・パッドと前記第２の表
面上のコンタクト・パッドとをそれぞれ接続する、前記
集積回路チップ・キャリア構造体内のスルーバイアであ
って、第１の表面上の配列パターンから水平方向に転置
されているスルーバイアを形成する工程と、 前記コンタクト・パッドと前記スルーバイアとを接続す
る導電性要素を組み込む工程とを備えた製造方法。 - 【請求項１８】 さらに、 前記集積回路チップ・キャリア構造体内であって、前記
スルーバイアの間に、配線チャネル容量を最大化する閉
塞空間を形成する工程と、 前記閉塞空間内に配線チャネルを形成する工程とを備え
ている、請求項１７に記載の製造方法。 - 【請求項１９】前記導電性要素が犬の骨形状をしてい
る、請求項１７に記載の製造方法。 - 【請求項２０】前記導電性要素を少なくとも２回使って
前記スルーバイアを転置させる、請求項１７に記載の製
造方法。 - 【請求項２１】前記配線チャネルが複数の電気信号線を
備えている、請求項１７に記載の製造方法。 - 【請求項２２】前記第２の表面に配置されたコンタクト
・パッドが盲バイアである、請求項１７に記載の製造方
法。 - 【請求項２３】前記盲バイアをレーザー・アブレーショ
ンで形成する、請求項２２に記載の製造方法。 - 【請求項２４】前記盲バイアをプラズマ・エッチングで
形成する、請求項２２に記載の製造方法。 - 【請求項２５】前記盲バイアを機械的穴あけで形成す
る、請求項２２に記載の製造方法。 - 【請求項２６】前記盲バイアをフォト・イメージングで
形成する、請求項２２に記載の製造方法。 - 【請求項２７】前記集積回路チップ・キャリア構造体を
有機材料で形成する、請求項１７に記載の製造方法。 - 【請求項２８】前記集積回路チップ・キャリア構造体を
セラミック材料で形成する、請求項１７に記載の製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/506951 | 2000-02-18 | ||
| US09/506,951 US6538213B1 (en) | 2000-02-18 | 2000-02-18 | High density design for organic chip carriers |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001274288A true JP2001274288A (ja) | 2001-10-05 |
Family
ID=24016645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001017512A Pending JP2001274288A (ja) | 2000-02-18 | 2001-01-25 | 集積回路チップ・キャリア構造体 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6538213B1 (ja) |
| JP (1) | JP2001274288A (ja) |
| CN (1) | CN1203546C (ja) |
| IL (1) | IL140857A (ja) |
| MY (1) | MY124540A (ja) |
| SG (1) | SG99347A1 (ja) |
| TW (1) | TW478118B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7256354B2 (en) | 2000-06-19 | 2007-08-14 | Wyrzykowska Aneta O | Technique for reducing the number of layers in a multilayer circuit board |
| US7259336B2 (en) | 2000-06-19 | 2007-08-21 | Nortel Networks Limited | Technique for improving power and ground flooding |
| US7281326B1 (en) | 2000-06-19 | 2007-10-16 | Nortel Network Limited | Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device |
| JP2010153831A (ja) * | 2008-11-25 | 2010-07-08 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置、及び半導体素子 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7069646B2 (en) * | 2000-06-19 | 2006-07-04 | Nortel Networks Limited | Techniques for reducing the number of layers in a multilayer signal routing device |
| JP3527229B2 (ja) | 2002-05-20 | 2004-05-17 | 沖電気工業株式会社 | 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法 |
| TW586676U (en) * | 2003-06-16 | 2004-05-01 | Via Tech Inc | Hybrid IC package substrate |
| JP4591809B2 (ja) * | 2003-06-27 | 2010-12-01 | エルピーダメモリ株式会社 | 微細化に対応したメモリアレイ領域のレイアウト方法 |
| US6919635B2 (en) * | 2003-11-04 | 2005-07-19 | International Business Machines Corporation | High density microvia substrate with high wireability |
| US7214886B2 (en) * | 2003-11-25 | 2007-05-08 | International Business Machines Corporation | High performance chip carrier substrate |
| US7284221B2 (en) * | 2004-11-29 | 2007-10-16 | Fci Americas Technology, Inc. | High-frequency, high-signal-density, surface-mount technology footprint definitions |
| US7709747B2 (en) * | 2004-11-29 | 2010-05-04 | Fci | Matched-impedance surface-mount technology footprints |
| CN101673885B (zh) * | 2004-11-29 | 2012-07-18 | Fci公司 | 改进的匹配阻抗表面贴装技术基底面 |
| JP4824397B2 (ja) * | 2005-12-27 | 2011-11-30 | イビデン株式会社 | 多層プリント配線板 |
| KR100852176B1 (ko) * | 2007-06-04 | 2008-08-13 | 삼성전자주식회사 | 인쇄회로보드 및 이를 갖는 반도체 모듈 |
| US9459285B2 (en) | 2013-07-10 | 2016-10-04 | Globalfoundries Inc. | Test probe coated with conductive elastomer for testing of backdrilled plated through holes in printed circuit board assembly |
| US9583406B2 (en) * | 2015-03-17 | 2017-02-28 | Infineon Technologies Austria Ag | System and method for dual-region singulation |
| CN105789142B (zh) * | 2016-05-05 | 2019-10-08 | 中国工程物理研究院电子工程研究所 | 一种有机基板高密度集成的三维微波电路结构 |
| KR102542594B1 (ko) * | 2016-12-16 | 2023-06-14 | 삼성전자 주식회사 | 다층 인쇄 회로 기판 및 이를 포함하는 전자 장치 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5072075A (en) | 1989-06-28 | 1991-12-10 | Digital Equipment Corporation | Double-sided hybrid high density circuit board and method of making same |
| US5483421A (en) | 1992-03-09 | 1996-01-09 | International Business Machines Corporation | IC chip attachment |
| US5491303A (en) * | 1994-03-21 | 1996-02-13 | Motorola, Inc. | Surface mount interposer |
| US6031723A (en) | 1994-08-18 | 2000-02-29 | Allen-Bradley Company, Llc | Insulated surface mount circuit board construction |
| US5574630A (en) | 1995-05-11 | 1996-11-12 | International Business Machines Corporation | Laminated electronic package including a power/ground assembly |
| US5689091A (en) * | 1996-09-19 | 1997-11-18 | Vlsi Technology, Inc. | Multi-layer substrate structure |
| US5815374A (en) * | 1996-09-30 | 1998-09-29 | International Business Machines Corporation | Method and apparatus for redirecting certain input/output connections of integrated circuit chip configurations |
| US5894173A (en) | 1996-11-27 | 1999-04-13 | Texas Instruments Incorporated | Stress relief matrix for integrated circuit packaging |
| US5900675A (en) | 1997-04-21 | 1999-05-04 | International Business Machines Corporation | Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates |
| US6288347B1 (en) * | 1997-05-30 | 2001-09-11 | Kyocera Corporation | Wiring board for flip-chip-mounting |
| US5808873A (en) * | 1997-05-30 | 1998-09-15 | Motorola, Inc. | Electronic component assembly having an encapsulation material and method of forming the same |
| US6162997A (en) * | 1997-06-03 | 2000-12-19 | International Business Machines Corporation | Circuit board with primary and secondary through holes |
| JPH11121897A (ja) * | 1997-10-14 | 1999-04-30 | Fujitsu Ltd | 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造 |
| JP3466443B2 (ja) * | 1997-11-19 | 2003-11-10 | 新光電気工業株式会社 | 多層回路基板 |
| US6163462A (en) * | 1997-12-08 | 2000-12-19 | Analog Devices, Inc. | Stress relief substrate for solder ball grid array mounted circuits and method of packaging |
| US5962922A (en) * | 1998-03-18 | 1999-10-05 | Wang; Bily | Cavity grid array integrated circuit package |
| US6137062A (en) * | 1998-05-11 | 2000-10-24 | Motorola, Inc. | Ball grid array with recessed solder balls |
| US6239980B1 (en) * | 1998-08-31 | 2001-05-29 | General Electric Company | Multimodule interconnect structure and process |
| US6335495B1 (en) * | 1999-06-29 | 2002-01-01 | International Business Machines Corporation | Patterning a layered chrome-copper structure disposed on a dielectric substrate |
-
2000
- 2000-02-18 US US09/506,951 patent/US6538213B1/en not_active Expired - Lifetime
- 2000-12-27 TW TW089127982A patent/TW478118B/zh not_active IP Right Cessation
-
2001
- 2001-01-10 IL IL14085701A patent/IL140857A/xx not_active IP Right Cessation
- 2001-01-25 JP JP2001017512A patent/JP2001274288A/ja active Pending
- 2001-01-31 MY MYPI20010429A patent/MY124540A/en unknown
- 2001-02-06 SG SG200100662A patent/SG99347A1/en unknown
- 2001-02-16 CN CNB011046457A patent/CN1203546C/zh not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7256354B2 (en) | 2000-06-19 | 2007-08-14 | Wyrzykowska Aneta O | Technique for reducing the number of layers in a multilayer circuit board |
| US7259336B2 (en) | 2000-06-19 | 2007-08-21 | Nortel Networks Limited | Technique for improving power and ground flooding |
| US7281326B1 (en) | 2000-06-19 | 2007-10-16 | Nortel Network Limited | Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device |
| JP2010153831A (ja) * | 2008-11-25 | 2010-07-08 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置、及び半導体素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| MY124540A (en) | 2006-06-30 |
| TW478118B (en) | 2002-03-01 |
| CN1203546C (zh) | 2005-05-25 |
| SG99347A1 (en) | 2003-10-27 |
| US6538213B1 (en) | 2003-03-25 |
| IL140857A0 (en) | 2002-02-10 |
| CN1349258A (zh) | 2002-05-15 |
| IL140857A (en) | 2005-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7183658B2 (en) | Low cost microelectronic circuit package | |
| US6613606B1 (en) | Structure of high performance combo chip and processing method | |
| CN111316434B (zh) | 具有差分同轴通孔的电子衬底 | |
| US6461895B1 (en) | Process for making active interposer for high performance packaging applications | |
| US8633587B2 (en) | Package structure | |
| JP2001274288A (ja) | 集積回路チップ・キャリア構造体 | |
| EP0622847A2 (en) | Three dimensional package and architecture for high performance computer | |
| JP2005515611A (ja) | インターポーザを有する高性能低コスト超小型回路パッケージ | |
| JP2000164765A (ja) | 電源及び接地ラップを具備したクロスト―クノイズ低減形の高密度信号介挿体、並びに、介挿体の製造方法 | |
| EP0130207A4 (en) | PACKAGE FOR SEMICONDUCTOR CHIP. | |
| US8134841B2 (en) | Printed-wiring board, method of manufacturing printed-wiring board, and electronic equipment | |
| US20050141206A1 (en) | Array capacitors with voids to enable a full-grid socket | |
| US10636741B2 (en) | Printed wiring board | |
| EP1361612B1 (en) | Organic substrate for flip chip bonding | |
| US6121678A (en) | Wrap-around interconnect for fine pitch ball grid array | |
| US20110147058A1 (en) | Electronic device and method of manufacturing electronic device | |
| JP2974159B2 (ja) | 薄膜再分配域を備えた多層モジュール | |
| EP1435659A1 (en) | Partially populated ball grid design to accomodate landing pads close to the die | |
| US6888218B2 (en) | Embedded capacitor multi-chip modules | |
| US7026718B1 (en) | Stacked multi-component integrated circuit microprocessor | |
| US20090119911A1 (en) | Forming a three-dimensional stackable die configuration for an electronic circuit board | |
| CN110911384A (zh) | 一种嵌入式无源桥接芯片及其应用 | |
| US6177732B1 (en) | Multi-layer organic land grid array to minimize via inductance | |
| US8063481B2 (en) | High-speed memory package | |
| JPH04290258A (ja) | マルチチップモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040518 |