CN1349258A - 有机芯片载体的高密度设计 - Google Patents

有机芯片载体的高密度设计 Download PDF

Info

Publication number
CN1349258A
CN1349258A CN01104645A CN01104645A CN1349258A CN 1349258 A CN1349258 A CN 1349258A CN 01104645 A CN01104645 A CN 01104645A CN 01104645 A CN01104645 A CN 01104645A CN 1349258 A CN1349258 A CN 1349258A
Authority
CN
China
Prior art keywords
hole
integrated circuit
contact pad
array pattern
circuit carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01104645A
Other languages
English (en)
Other versions
CN1203546C (zh
Inventor
T·F·卡登
T·W·达维斯
R·W·基斯勒
R·D·瑟贝斯塔
D·B·斯通
C·L·泰特兰－帕罗马基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tessera Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1349258A publication Critical patent/CN1349258A/zh
Application granted granted Critical
Publication of CN1203546C publication Critical patent/CN1203546C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/02—Soldered or welded connections
    • H01R4/023—Soldered or welded connections between cables or wires and terminals
    • H01R4/024—Soldered or welded connections between cables or wires and terminals comprising preapplied solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Connecting Device With Holders (AREA)

Abstract

一种用于高密度集成电路芯片连接的有机集成电路芯片载体,其中提供电互连到外部电路的接触焊盘或微孔位于第一阵列图形中,而电镀通孔或通孔位于第二阵列图形中。这允许在芯片载体中使用布线槽,信号布线条可以在芯片载体中选择路由。

Description

有机芯片载体的高密度设计
本发明通常涉及集成电路装置对印刷电路板的连接，特别是，本发明涉及利用集成电路芯片载体将半导体集成电路(IC)芯片连接在印刷电路板上，其中通过集成电路芯片载体实现全部信号和电源的连接。
当集成电路芯片已装在集成电路芯片载体上时，集成电路芯片很容易进入其希望的工作环境。典型的芯片载体通过提供到芯片外或外部装置的电连接来提供集成电路芯片和电路板的接口。
已经使用用于芯片载体的有机衬底并为许多应用继续发展。由于改进的电性能和更低的成本期望这些衬底替代陶瓷衬底，特别在芯片载体应用中。但是，使用用于互连半导体芯片和电子封装中的印刷电路板的多层互连结构引入许多挑战，其中之一是芯片载体内电信号电路之间所需的空间量。
随着半导体芯片输入/输出(I/O)计数超出了外围装置以及随着半导体芯片和印刷电路板缩小化趋势的发展。区域阵列互连是用于建立半导体芯片和有机芯片载体之间以及有机芯片载体和印刷电路板之间大量连接的优选方法。
典型的芯片载体包括顶表面和底表面。(术语“顶”和“底”只用于区分两个表面，并不特指该结构装在印刷电路板时芯片或载体的方向。)芯片载体的顶表面具有以相应于芯片上输入或输出焊盘的图形或“脚印”的图形安排一组接触焊盘。芯片载体的底表面具有经通孔连接到第一组接触焊盘的第二组接触焊盘。通孔是横跨芯片载体厚度方向的(通常)圆柱孔，并与充当电热导体的诸如铜的材料成一直线。通孔提供芯片和位于芯片载体内层中的电路图形之间的路径。在载体中钻出通孔是最常用的提供信号、接地和电源互连装置的方案。
但是，利用完成信号接地和电源互连所必须的诸如受控熔塌芯片连接器(C4)焊料球栅的工业标准栅图形钻所有的通孔需要钻极细的间距(例如，9密尔或更细的间距)。为了使所有的信号线躲开所钻孔之间的槽，需要细电线(例如细于18微米)。具有这种布线的设计会导致可用产品产量非常低。
已经建议其它的设计，即采用布线槽和随后的建造工艺以使通孔从信号电路中独立出来。这些设计中的信号线具有小到14微米的宽度。但是，这种布线不可能符合要求的阻抗规范。另外，为了实现14微米的宽度，通孔的镀层必须非常薄，是2-3微米的数量级。此相对较薄的镀层导致通孔的热和电特性的不足。本发明所采取的技术方案使得信号线宽度与电镀通孔(PTH)镀层厚度无关。
因此，存在一种以有效而廉价的方式增加封装密度、电性能和装置对芯片载体结构的可靠性。电子封装可以显著增加半导体芯片和有机芯片载体之间以及有机芯片载体和印刷电路板之间互连的密度，该电子封装包括诸如有机芯片载体的多层互连结构并提供电信号可以选择路由的布线槽。另外，它使得电子封装的设计显著改进电性能。应当相信这种结构将形成对现有技术的显著改进。
本发明提供一种芯片载体结构，其包括将通孔放在认为是“关栅”的位置上，即当通孔位于芯片载体内部时，其不在由典型栅坐标或阵列图形系统定义的位置上。以这种方式重新定位通孔允许成组的电信号涌入位于通孔之间的布线槽。利用布线槽还允许电线宽度增加，这导致产品可靠性和产量的增加。
电通孔信号利用内层中典型为狗骨头形的导电连接器返回到多层结构中的“开栅”位置(即，进一步连接要求的阵列图形)。因此，当电信号从顶和底表面离开芯片载体时，该电信号再次位于阵列图形结构中。底表面的阵列图形结构类似于顶表面的结构。或者，底表面的阵列图形结构可能远远不同于顶表面结构。例如，顶表面的阵列图形可以扩展或收缩(例如，分别为扇形张开图形或扇形收缩图形)。这些变换可以是线性或发射性或两者的某些组合。而且，一个通孔可以连接到一个以上的微孔，或相反。
利用钻通外部绝缘层的盲孔实现通孔返回阵列图形位置，在通孔被钻孔和电镀之后，外部绝缘层用于芯片载体。外部绝缘层将覆盖和/或填入关栅或非阵列图形通孔。或者，这些盲孔可以利用本领域所熟知的技术来形成，例如激光剥落、等离子体蚀刻、机械钻孔或光成像。
一般说来，本发明提供一种包含叠置组件的集成电路载体结构，包括：第一表面；与所述第一表面大致平行的第二表面；一组在所述第一表面上以第一阵列图形排列的接触焊盘；一组在所述第二表面上以第二阵列图形排列的接触焊盘；所述结构内的通孔，用于连接第一和第二表面上各自的接触焊盘，其中所述通孔从第一表面上的阵列图形水平移动；和连接接触焊盘和通孔的导电元件。
本发明还提供一种印刷电路板组件，包括半导体集成电路；印刷电路板；将半导体集成电路装在印刷电路板的集成电路装置，包括：具有第一表面和与所述第一表面大致平行的第二表面的分层结构；一组在所述第一表面上以第一阵列图形排列的接触焊盘；一组在所述第二表面上以第二阵列图形排列的接触焊盘；所述结构内的通孔，用于连接第一和第二表面上各自的接触焊盘，其中所述通孔从第一表面上的阵列图形水平移动，为了最大化可用布线槽的体积；和连接接触焊盘和通孔的导电元件。
本发明还提供一种组装具有叠置组件集成电路载体结构的方法，其中叠置组件包括大致平行的第一和第二表面；包括：在所述第一表面上以第一阵列图形排列一组接触焊盘；在所述第二表面上以第二阵列图形排列一组接触焊盘；所述结构内形成通孔，用于连接第一和第二表面上各自的接触焊盘，其中所述通孔从第一表面上的阵列图形水平移动；和采用导电元件以连接接触焊盘和通孔。
可以理解上面的综述和下面的详细描述都是示范性的，而不是对本发明的限制。
当结合附图阅读下面的详细描述时可以最好地理解本发明。需要强调的是根据通常的实践和为了清楚，附图的各种特征不是按比列画出的。相反，各种特征的尺寸可以任意扩大或缩小。附图中包含下面的几幅图：
图1是表示根据本发明将半导体芯片装在载体和将载体装在印刷电路板上的分解透视图；
图2是对图1的根据本发明安装和连接集成电路芯片、芯片载体和印刷电路板放大比例的纵向剖面图；
图3描述图2根据本发明的芯片载体结构上表面的顶视图；
图4描述图2根据本发明一可能实施例的芯片载体结构上表面的顶视图；
图5描述图2根据本发明另一可能实施例的芯片载体结构上表面的顶视图。
本发明提供一种有机集成电路芯片载体。特别是一种新设计，使半导体芯片的信号线通过多层芯片载体，同时保持用于增加生产量的最大的布线宽度。虽然本发明易用于多种不同形式的实施例，这里在附图中表示并将详细描述本发明的优选实施例。但是，应当理解本说明书应当认为是本发明原理的示范，而且不希望将本发明限制在所说明的实施例中。
参照图1，此图表示将半导体芯片12安在载体14上以及将载体14安在电路化衬底16(例如，印刷电路板)上的电子封装10的分解透视图。电子封装10包括多层互连结构20，最好是适于利用多个焊料球24和导电焊盘18将半导体芯片12电连接到印刷电路板的有机芯片载体。多层互连结构20典型包括某种绝缘和导电材料的交替层(参见图2)。
如图2所示，多层互连结构20还包括多个微孔22和接触焊盘32，它们电连接于芯片载体14内的多个导电连接器28。多个微孔22还连接于半导体芯片12上的多个接触部件30。多个微孔22的每一个包括位于多个微孔22内壁上和多个导电部件28选定部分上的一层导电材料34，该导电材料最好是铜，但导电膏或焊料也是可以的。
多个接触焊盘32的选定部分电耦合于焊料连接34的相应部分。将每个焊料连接34设计为有效匹配半导体芯片12上的接触部件30的图形。最好使不超过一个的接触部件30与半导体芯片12下的其中一个电镀通孔或通孔50、52匹配，以提供从每个接触部件30通过焊料连接34、导电部件28和电镀通孔50、52到达相应焊料球24的直接电路径。从接触部件30到焊料球24的直接电路径为电信号从半导体芯片12通过多层互连结构20传送到通过焊料球24外部环境的相对较短且有效的电路径。
放置电镀通孔(PTH)或通孔允许布线槽51有足够的空间容纳用于为电信号、电源和接地信号选择路由的导电条。如图2和图3所示，布线槽51从一电镀通孔50的边缘伸到另一电镀通孔52的边缘。从A伸到A′所示的布线槽51的宽度表示为信号路径40选择路由的可用空间显著增加。相关的现有技术局限在从B到B′所示的布线槽宽度(图2)。
参照图2，电子封装10还可以包括在第一表面42上的多个接触焊盘18的电路化衬底16(例如，印刷电路板)。接触焊盘18电连接于多层互连结构20上的相应焊料球24。焊料球24典型以球栅阵列(BGA)结构安排焊料球24以有效允许传输和功率分布出入电子封装10。焊料球24也可以包括柱状或其它形状一边在多层互连结构20和电路化衬底16之间提供适当的间隔和适当的应力释放。
参照图3，表示了本发明的顶视图，还说明通孔50、52如何利用狗骨头形导电连接器28移到关栅。可以在任一层形成狗骨头形导电连接器28，但这里为了清楚起见在表面附近形成。微孔22和接触焊盘32(未示出)还在开栅上，而PTH 50、52已经移到关栅以增加为多个信号条40在内部信号层26上(见图2)选择路由可用的布线槽51的空间。在本发明的一个实施例中，在最佳布线槽51中为四个具有28微米最小线宽的信号路径40提供足够的空间。
图4说明本发明另一可能实施例的顶视图，以放射性方式说明通孔50、52如何利用狗骨头形导电连接器28移到关栅。可以在任一层形成狗骨头形导电连接器28，但这里为了清楚起见在表面附近形成。微孔22和接触焊盘32(未示出)还在开栅上，而PTH 50、52已经移到关栅以增加为在内层26上每个槽51布置多个(例如四个)信号条40可用的布线槽51的空间，同时保持更宽的条宽(例如，至少28微米)以提高生产能力。
图5说明本发明另一可能实施例的顶视图，其中表示了两种可能的连接图形。图形54表示两个微孔22连接到一个通孔50；而图形56表示一个微孔22连接到两个通孔50。在这两种图形中，利用狗骨头形导电连接器28进行从微孔22到通孔50的连接。
上面的说明希望是说明性的，而且不希望用来作为限制。在本发明精神和范围内的其它改变是可能的，并且很容易由本领域技术人员提出。

Claims (28)

1.一种包含叠置组件的集成电路载体结构，包括：
第一表面；
与所述第一表面大致平行的第二表面；
一组在所述第一表面上以第一阵列图形排列的接触焊盘；
一组在所述第二表面上以第二阵列图形排列的接触焊盘；
所述结构内的通孔，用于连接第一和第二表面上各自的接触焊盘，其中所述通孔从第一表面上的阵列图形水平移动；和
连接接触焊盘和通孔的导电元件。
2.权利要求1的集成电路载体结构，还包括：
所述结构内的柱状体，最大化这些柱状体以便在几组通孔之间形成最大可能的布线槽，其中这些柱状体位于通孔之间。
3.权利要求1的集成电路载体结构，其中所述导电元件是狗骨头形的。
4.权利要求1的集成电路载体结构，其中所述导电元件用于变换所述通孔至少一次。
5.权利要求2的集成电路载体结构，其中所述布线槽包含多个电信号线。
6.权利要求1的集成电路载体结构，其中排列在所述第二表面的接触微孔是盲孔。
7.权利要求6的集成电路载体结构，其中所述盲孔是激光剥落的。
8.权利要求6的集成电路载体结构，其中所述盲孔是光成像的。
9.权利要求6的集成电路载体结构，其中所述盲孔是等离子体蚀刻的。
10.权利要求6的集成电路载体结构，其中所述盲孔是机械钻孔的。
11.权利要求1的集成电路载体结构，其中该结构由一种有机材料形成。
12.权利要求1的集成电路载体结构，其中该结构由陶瓷材料形成。
13.一种印刷电路板组件，包括
半导体集成电路；
印刷电路板；
将半导体集成电路装在印刷电路板上的集成电路装置，包括：
具有第一表面和与所述第一表面大致平行的第二表面的分层结构；
一组在所述第一表面上以第一阵列图形排列的接触焊盘；
一组在所述第二表面上以第二阵列图形排列的接触焊盘；
所述结构内的通孔，用于连接第一和第二表面上各自的接触焊盘，其中所述通孔从第一表面上的阵列图形水平移动，为了最大化可用布线槽的体积；和
连接接触焊盘和通孔的导电元件。
14.权利要求13的印刷电路板组件，还包括：
所述结构内的柱状体，最大化这些柱状体以便在几组通孔之间形成最大可能的布线槽，其中这些柱状体位于通孔之间。
15.权利要求13的印刷电路板组件，其中该结构由一种有机材料形成。
16.权利要求13的印刷电路板组件，其中该结构由陶瓷材料形成。
17.一种组装具有叠置组件集成电路载体结构的方法，其中叠置组件包括大致平行的第一和第二表面；包括：
在所述第一表面上以第一阵列图形排列一组接触焊盘；
在所述第二表面上以第二阵列图形排列一组接触焊盘；
所述结构内形成通孔，用于连接第一和第二表面上各自的接触焊盘，其中所述通孔从第一表面上的阵列图形水平移动；和
采用导电元件以连接接触焊盘和通孔。
18.权利要求17的方法，还包括步骤：
在所述结构内和所述通孔之间生成具有最大布线槽体积的柱状体，在所述柱状体中形成布线槽。
19.权利要求17的方法，其中所述导电元件是狗骨头形的。
20.权利要求17的方法，其中所述导电元件用于变换所述通孔至少两次。
21.权利要求17的方法，其中所述布线槽包含多个电信号线。
22.权利要求17的方法，其中排列在所述第二表面的接触微孔是盲孔。
23.权利要求22的方法，其中所述盲孔是激光剥落的。
24.权利要求22的方法，其中所述盲孔是等离子体蚀刻的。
25.权利要求22的方法，其中所述盲孔是机械钻孔的。
26.权利要求22的方法，其中所述盲孔是光成像的。
27.权利要求17的方法，其中该结构由一种有机材料形成。
28.权利要求17的方法，其中该结构由陶瓷材料形成。
CNB011046457A 2000-02-18 2001-02-16 有机芯片载体的高密度设计 Expired - Lifetime CN1203546C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/506951 2000-02-18
US09/506,951 2000-02-18
US09/506,951 US6538213B1 (en) 2000-02-18 2000-02-18 High density design for organic chip carriers

Publications (2)

Publication Number Publication Date
CN1349258A true CN1349258A (zh) 2002-05-15
CN1203546C CN1203546C (zh) 2005-05-25

Family

ID=24016645

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011046457A Expired - Lifetime CN1203546C (zh) 2000-02-18 2001-02-16 有机芯片载体的高密度设计

Country Status (7)

Country Link
US (1) US6538213B1 (zh)
JP (1) JP2001274288A (zh)
CN (1) CN1203546C (zh)
IL (1) IL140857A (zh)
MY (1) MY124540A (zh)
SG (1) SG99347A1 (zh)
TW (1) TW478118B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295784C (zh) * 2003-06-27 2007-01-17 尔必达存储器株式会社 用于使得存储器阵列区域小型化的布局方法
CN101673886B (zh) * 2004-11-29 2012-07-25 Fci公司 改进的匹配阻抗表面贴装技术基底面
CN105789142A (zh) * 2016-05-05 2016-07-20 中国工程物理研究院电子工程研究所 一种有机基板高密度集成的三维微波电路结构
CN110008490A (zh) * 2015-03-17 2019-07-12 英飞凌科技奥地利有限公司 用于双重区域分割的系统和方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7069646B2 (en) * 2000-06-19 2006-07-04 Nortel Networks Limited Techniques for reducing the number of layers in a multilayer signal routing device
US7256354B2 (en) * 2000-06-19 2007-08-14 Wyrzykowska Aneta O Technique for reducing the number of layers in a multilayer circuit board
US7259336B2 (en) 2000-06-19 2007-08-21 Nortel Networks Limited Technique for improving power and ground flooding
US7281326B1 (en) 2000-06-19 2007-10-16 Nortel Network Limited Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device
JP3527229B2 (ja) 2002-05-20 2004-05-17 沖電気工業株式会社 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法
TW586676U (en) * 2003-06-16 2004-05-01 Via Tech Inc Hybrid IC package substrate
US6919635B2 (en) * 2003-11-04 2005-07-19 International Business Machines Corporation High density microvia substrate with high wireability
US7214886B2 (en) * 2003-11-25 2007-05-08 International Business Machines Corporation High performance chip carrier substrate
US7284221B2 (en) * 2004-11-29 2007-10-16 Fci Americas Technology, Inc. High-frequency, high-signal-density, surface-mount technology footprint definitions
US7709747B2 (en) * 2004-11-29 2010-05-04 Fci Matched-impedance surface-mount technology footprints
JP4824397B2 (ja) * 2005-12-27 2011-11-30 イビデン株式会社 多層プリント配線板
KR100852176B1 (ko) * 2007-06-04 2008-08-13 삼성전자주식회사 인쇄회로보드 및 이를 갖는 반도체 모듈
JP2010153831A (ja) * 2008-11-25 2010-07-08 Shinko Electric Ind Co Ltd 配線基板、半導体装置、及び半導体素子
US9459285B2 (en) 2013-07-10 2016-10-04 Globalfoundries Inc. Test probe coated with conductive elastomer for testing of backdrilled plated through holes in printed circuit board assembly
KR102542594B1 (ko) * 2016-12-16 2023-06-14 삼성전자 주식회사 다층 인쇄 회로 기판 및 이를 포함하는 전자 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072075A (en) 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same
US5483421A (en) 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
US5491303A (en) * 1994-03-21 1996-02-13 Motorola, Inc. Surface mount interposer
US6031723A (en) 1994-08-18 2000-02-29 Allen-Bradley Company, Llc Insulated surface mount circuit board construction
US5574630A (en) 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
US5689091A (en) * 1996-09-19 1997-11-18 Vlsi Technology, Inc. Multi-layer substrate structure
US5815374A (en) * 1996-09-30 1998-09-29 International Business Machines Corporation Method and apparatus for redirecting certain input/output connections of integrated circuit chip configurations
US5894173A (en) 1996-11-27 1999-04-13 Texas Instruments Incorporated Stress relief matrix for integrated circuit packaging
US5900675A (en) 1997-04-21 1999-05-04 International Business Machines Corporation Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates
US5808873A (en) * 1997-05-30 1998-09-15 Motorola, Inc. Electronic component assembly having an encapsulation material and method of forming the same
US6288347B1 (en) * 1997-05-30 2001-09-11 Kyocera Corporation Wiring board for flip-chip-mounting
US6162997A (en) * 1997-06-03 2000-12-19 International Business Machines Corporation Circuit board with primary and secondary through holes
JPH11121897A (ja) * 1997-10-14 1999-04-30 Fujitsu Ltd 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造
JP3466443B2 (ja) * 1997-11-19 2003-11-10 新光電気工業株式会社 多層回路基板
US6163462A (en) * 1997-12-08 2000-12-19 Analog Devices, Inc. Stress relief substrate for solder ball grid array mounted circuits and method of packaging
US5962922A (en) * 1998-03-18 1999-10-05 Wang; Bily Cavity grid array integrated circuit package
US6137062A (en) * 1998-05-11 2000-10-24 Motorola, Inc. Ball grid array with recessed solder balls
US6239980B1 (en) * 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process
US6335495B1 (en) * 1999-06-29 2002-01-01 International Business Machines Corporation Patterning a layered chrome-copper structure disposed on a dielectric substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295784C (zh) * 2003-06-27 2007-01-17 尔必达存储器株式会社 用于使得存储器阵列区域小型化的布局方法
US7418685B2 (en) 2003-06-27 2008-08-26 Elpida Memory, Inc. Layout method for miniaturized memory array area
CN101673886B (zh) * 2004-11-29 2012-07-25 Fci公司 改进的匹配阻抗表面贴装技术基底面
CN110008490A (zh) * 2015-03-17 2019-07-12 英飞凌科技奥地利有限公司 用于双重区域分割的系统和方法
CN110008490B (zh) * 2015-03-17 2022-11-25 英飞凌科技奥地利有限公司 用于双重区域分割的系统和方法
CN105789142A (zh) * 2016-05-05 2016-07-20 中国工程物理研究院电子工程研究所 一种有机基板高密度集成的三维微波电路结构
CN105789142B (zh) * 2016-05-05 2019-10-08 中国工程物理研究院电子工程研究所 一种有机基板高密度集成的三维微波电路结构

Also Published As

Publication number Publication date
IL140857A (en) 2005-12-18
US6538213B1 (en) 2003-03-25
IL140857A0 (en) 2002-02-10
MY124540A (en) 2006-06-30
JP2001274288A (ja) 2001-10-05
TW478118B (en) 2002-03-01
SG99347A1 (en) 2003-10-27
CN1203546C (zh) 2005-05-25

Similar Documents

Publication Publication Date Title
CN1203546C (zh) 有机芯片载体的高密度设计
US5847936A (en) Optimized routing scheme for an integrated circuit/printed circuit board
US5574630A (en) Laminated electronic package including a power/ground assembly
CN1951161B (zh) 区域阵列零件的共用通路退耦
US8179693B2 (en) Apparatus for electrically connecting two substrates using a land grid array connector provided with a frame structure having power distribution elements
US7323787B2 (en) Off-grid decoupling of ball grid array (BGA) devices and method
US20020089831A1 (en) Module with one side stacked memory
JP2005515611A (ja) インターポーザを有する高性能低コスト超小型回路パッケージ
US20080064207A1 (en) Semiconductor Device Power Interconnect Striping
JP2000164765A (ja) 電源及び接地ラップを具備したクロスト―クノイズ低減形の高密度信号介挿体、並びに、介挿体の製造方法
US6407343B1 (en) Multilayer wiring board
EP1753275A2 (en) Using rows/columns of micro-vias in a BGA interconnect grid to create improved PCB routing channels
US20050251777A1 (en) Method and structure for implementing enhanced electronic packaging and PCB layout with diagonal vias
US6121678A (en) Wrap-around interconnect for fine pitch ball grid array
EP1361612B1 (en) Organic substrate for flip chip bonding
CN100525578C (zh) 用于提高电路板的定线密度的方法和这种电路板
US6919635B2 (en) High density microvia substrate with high wireability
US7161812B1 (en) System for arraying surface mount grid array contact pads to optimize trace escape routing for a printed circuit board
GB2092830A (en) Multilayer Printed Circuit Board
JPH0519316B2 (zh)
US8063481B2 (en) High-speed memory package
US20100175911A1 (en) High-Speed Two-Layer and Multilayer Circuit Boards
JPH05152702A (ja) プリント配線板
CN219678793U (zh) 印刷电路板及其布线结构
US8125087B2 (en) High-density flip-chip interconnect

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INTERNATIONAL BUSINESS MACHINES CORPORATION

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORP.

Effective date: 20110414

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: NEW YORK, THE USA TO: CALIFORNIA, THE USA

TR01 Transfer of patent right

Effective date of registration: 20110414

Address after: American California

Patentee after: Taisala Intellectual Property Corp.

Address before: American New York

Patentee before: International Business Machines Corp.

C56 Change in the name or address of the patentee

Owner name: EVENSARCE CO., LTD.

Free format text: FORMER NAME: TESALA INTELLECTUAL PROPERTY COMPANY

CP01 Change in the name or title of a patent holder

Address after: American California

Patentee after: Tessera Inc.

Address before: American California

Patentee before: Taisala Intellectual Property Corp.

CX01 Expiry of patent term

Granted publication date: 20050525

CX01 Expiry of patent term