CN100525578C - 用于提高电路板的定线密度的方法和这种电路板 - Google Patents

用于提高电路板的定线密度的方法和这种电路板 Download PDF

Info

Publication number
CN100525578C
CN100525578C CN200580004012.0A CN200580004012A CN100525578C CN 100525578 C CN100525578 C CN 100525578C CN 200580004012 A CN200580004012 A CN 200580004012A CN 100525578 C CN100525578 C CN 100525578C
Authority
CN
China
Prior art keywords
layer
hole
circuit board
subclass
ground floor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200580004012.0A
Other languages
English (en)
Other versions
CN1914962A (zh
Inventor
L·赵
M·罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1914962A publication Critical patent/CN1914962A/zh
Application granted granted Critical
Publication of CN100525578C publication Critical patent/CN100525578C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

公开了一种多层电路板(MPCB)，包括第一层(201)和基本平行于第一层(201)的第四层(204)。多个电接触(207aa，207ca，207ea，207bb，207db，207ac，207cc，207ec，207bd，207dd，207ba，207da，207ab，207cb，207eb，207bc，207dc，207ad，207cd，207ed；311)形成在该多层电路板的第一层(201)上并设置在第一格栅中。该多个电接触分成用于在第一层(201)内定线的第一子集(207aa，207ca，207ea，207bb，207db，207ac，207cc，207ec，207bd，207dd)、和用于在第四层(204)内定线的第二子集(207ba，207da，207ab，207cb，207eb，207bc，207dc，207ad，207cd，207ed)。多个通孔(210aa，210ba，210ab，210bb，210bc，210ac，210bc，210ad，210bd，210cd；310)形成在第一层(201)和第四层(204)之间并且均设置成邻近该多个电接触的第二子集(207ba，207da，207ab，207cb，207eb，207bc，207dc，207ad，207cd，207ed)中的至少一个，该多个通孔(210aa，210ba，210ab，210bb，210bc，210ac，210bc，210ad，210bd，210cd；310)在其每对之间具有间距，所述间距大于该多个电接触(207aa，207ca，207ea，207bb，207db，207ac，207cc，207ec，207bd，207dd，207ba，207da，207ab，207cb，207eb，207bc，207dc，207ad，207cd，207ed；311)的相邻电接触之间的最小间距。

Description

用于提高电路板的定线密度的方法和这种电路板
技术领域
本发明涉及电路板领域，更具体地说，涉及多层电路板领域。
背景技术
消费者要求将电子器件制作得更小。结果，半导体行业将更多的功能集成到集成电路中，并且这些电路还表现出占用的面积(footprint)减小。近年来，在电子器件制造过程中渐增地推进利用与更传统的DIP封装相反的表面安装IC封装和部件。然而，由于表面安装封装(SOIC)具有更紧密且间隔开的引脚，所以就增加了往来于这些封装的信号迹线和电源迹线之间定线的难度，尤其是在其引脚之间，另外，利用球栅阵列(BGA)安装到电路板表面的IC封装已经很常见。
为了便于BGA和SOIC封装的表面安装，采用多层PCB来方便在这些封装之间对信号和电源定线。一般，每个PCB具有上和下外层，接近该上和下外层的上和下内层，以及设置在该上和下内层之间的核心层，这些多层以彼此基本平行的关系相互层叠。导电迹线设置在这些层上以便提供用于连接设置在PCB表面上的电部件的信号路径。通过首先钻入PCB中并且然后通过用导电材料填充该钻孔形成通孔，以便连接形成在这些层之间的各种电源和信号迹线。例如，对于三层PCB，第二层和第三层之间的通孔用于把信号迹线和电源迹线定线到IC和设置在PCB的表面层上的其它部件。
传统地，对于设置在PCB的上层上的部件的信号迹线，是使用上层和尽可能靠近该上层的内层来定线，这导致在核心层中进行最小化的通孔下钻。通过核心层钻出的通孔越多，对遵守更紧密的容差的要求更高，如果没有遵守较紧密的容差，则在核心层上产生通孔间隙违背(clearanceviolation)，这不利地影响PCB的成本。
题为“Routing density enhancement for semiconductor BGA packagesand printed wiring boards”的美国专利No.6,150,729公开了一种用于多层印刷线路板或者半导体封装的定线方案。第一组电接触(例如接合焊盘)的每一个被设置在第一表面上并电耦接到多个导电表面连接器(例如通孔)中的一个上。第二组电接触的每一个被设置在第一表面上并通过第二多个迹线中的一个而被定线。第一组中的某些电接触和它们相关联的通孔之间的定位不同于第一组中的某些其它电接触和它们相关联的通孔之间的定位，这种变化的定位允许第二表面上有更大的定线密度。不幸地是，由于通孔和内层与核心层上的导电迹线之间所需的容差，这种类型的印刷线路板并不便于低制造成本。
因此，需要提供一种可以以节约成本的方式制造的多层印刷电路板(MPCB)。
发明内容
本发明提供克服了现有技术的缺陷的多层印刷电路板。
根据本发明，提供一种多层电路板，包括：第一层；与第一层基本平行的第四层；形成在该多层电路板的第一层上并设置在第一格栅中的多个电接触，该第一格栅具有用于在第一层内定线的该多个电接触的第一子集，以及用于在第四层内定线的该多个电接触的第二子集；以及形成在第一和第四层之间并且分别邻近该多个电接触的第二子集中的至少一个而设置的多个通孔，该多个通孔具有在相邻的通孔之间的间距，所述间距大于该多个电接触的相邻电接触之间的最小间距。
根据本发明，提供一种制造多层电路板的方法，包括：提供第一层；提供与第一层基本平行的第四层；在第一层内的第一格栅中设置多个电接触，该多个电接触排列成第一子集和第二子集；在第一层内对该第一子集的电接触进行定线；在第一和第四层之间形成通孔，每个通孔邻近该多个电接触的第二子集中的至少一个，并且每个通孔与相邻的通孔之间的间距是第一和第二子集的电接触之间的最小间距的至少1.2倍；以及在第四层内对该多个电接触的第二子集进行定线。
附图说明
现在将结合附图描述本发明的示例性实施例，其中：
图1a、1b、1c和1d示出现有技术的多层印刷电路板(MPCB)，其由第一层、第二层、第三层和第四层形成；
图2a、2b、2c和2d示出使用根据本发明的第一实施例的定线策略而定线的MPCB；
图3a、3c和3d示出具有八层和十层的MPCB，其使用根据本发明的第一实施例的定线策略而定线；以及
图3b示出使用根据本发明的第一实施例的定线原理而定线的八层的MPCB。
具体实施方式
图1a示出现有技术的多层印刷电路板(MPCB)100，由第一层101、第二层102形成，实现根据第三层103和第四层104的定线原理变化的发明，第一层形成在第一衬底101a的上表面上。第二和第三层102和103，形成在第二衬底102a的相对侧上，第四层104形成在第三衬底103a的底表面上。
根据图1b示出的现有技术的实例，一行108交替的电源105和地106电接触以及四行109电接触107被定线用于四层MPCB 100。参考图1a，与电接触107相关联的导电迹线设置在MPCB 100的第一和第四层101和104内。与电源和地信号相关联的导电迹线设置在第二和第三层102和103内。
返回参考图1a，导电通孔111、112和113形成在MPCB 100内，以便将电源和地信号从核心层102和103定线到表面层，其包括第一层101和第四层104。第一导电通孔111用于定线第一层101和第二层102之间的电信号，第二导电通孔112用于定线第二层102和第三层103之间的电信号，第三导电通孔113用于定线第三层113和第四层114之间的电信号。例如，为了将电源和地信号定线到第一层101，第二导电通孔112将电源信号从第三层113定线到第二层111并且第一导电通孔将电源信号从第二层112定线到第一层111。类似地，第三导电通孔113用于使用第一和第二导电通孔定线第四层114和第一层之间的电信号，这样，多个第一至第三导电通孔111至113，结合设置在第一至第四层101至104上的多个导电迹线，用于定线第一至第四层101至104中的任何一个之间的多个电信号。可替换地，导电通孔由第一层111至第四层114形成以便将信号从第一层111定线到第四层114，当然，导电通孔的形成取决于对MPCB 100的定线要求，因而，导电通孔按照需要形成以方便定线。
如图1b所示，接地、电源和信号电接触的定位在本领域技术人员已知的封装衬底定线或PCB定线(例如供球栅阵列(B6A)使用)中是常见的。图1b所示的五行，108和109，是倒装片凸起或BGA球焊盘的示例。正如本领域技术人员已知的，通过交替的信号层和电源或接地层的方式而层叠MPCB 100降低了双平面串扰。这样，电源和接地层就典型地把信号层隔开。
为了在制造MPC B100时降低装配容差，一般在核心层(例如第二和第三层102和103)上使用较大直径的非导电区域，以便抵销层叠MPCB 100时所需的容差并用于形成导电通孔。因此，对于内层通孔直径和间距的MPCB设计规则需要比对外层更高的制造容差。
参考现有技术图1c，开头的两行信号焊盘109a和109b，从它们相应的信号焊盘沿第一层101被定线。第三和第四行信号焊盘109c和109d，使用导电通孔来定线，所述导电通孔向下通过第一至第三衬底101a至103a，钻到第四层104。在该第四层内，来自形成第三和第四行109c和109d的信号焊盘的电信号被定线到MPCB 100之外。不幸地是，由于形成在内层上的非导电区域需要更大的直径和其间更大的间距，因此一般可观察到核心层上的间隙违背。为了解决间隙违背的问题，通常使用附加定线层或实施更紧密的设计规则。不幸地是，这导致需要增加MPCB 100的层叠容差并由此增加MPCB 100的制造成本。
图2a、2b、2c和2d示出用于根据本发明的第一实施例的多层印刷电路板(MPCB)200的定线。为了实施该实施例，MPCB 200由四层201至204形成。当然，还可设想具有从两层至十层或更多的任何数量的层的多层板。MPCB 200包括第一层201和基本平行于第一层201的第四层204，以及第二和第三核心层，202和203。
类似地，与现有技术图1c所示的MPCB相对照，图2a示出形成在根据本发明的多层电路板的第一层201内并设置在第一格栅中的多个电接触。交替设置的电源电接触205a、205b和205c以及地焊盘206a和206b的第一行208。除此之外，第一至第四行的信号电接触209a至209d设置在MPCB 200的第一层201内。信号电接触分成两组。该多个电接触的第一子集用于第一层201内的定线，以及该多个电接触的第二子集用于第四层204内的定线。当然，在其中对第二子集定线的层取决于形成MPCB 200的层的数目，并且不限于第四层204。由于在该实例中示出了四层MPCB 200，并且优选没有将两个信号层设置得彼此邻近，因此第四层204用于信号定线。然而，如果使用八层的MPCB来定线，则优选地可以使用任何其它非邻近层来对第二子集定线。
参考图2c，电接触207aa、207ca、207ea、207bb、207db、207ac、207cc、207ec、207bd、和207dd属于第一子集以及电接触207ba、207da、207ab、207cb、207eb、207bc、207dc、207ad、207cd和207ed属于第二子集。
多个通孔，210aa、210ba、210ab、210bb、210bc、210ac、210bc、210ad、210bd和210cd形成在第一和第四层201和204之间，并且该多个通孔的每一个都被设置得邻近该多个电接触的第二子集的至少一个，其中该多个通孔在其间具有大于该多个电接触的每一个之间的间距的间距。
如图2a和图2c所示，参考设置在采用笛卡尔网格(是由列和正交行形成的阵列)形式的第一格栅中的该多个电接触，对于所有四行的单信号行的交替电接触和单列中的交替电接触，根据本发明的第一实施例的定线策略通过定线和钻孔以形成通孔，降低了容差问题。电接触优选被设置成笛卡尔网格的列和正交行的交叉点。图2c示出图2a的放大图，以便例证本发明的特性。对于第一行电接触209a，电接触207aa、207ca和207ea沿着第一层使用导电迹线来定线。电接触207ba和207da利用形成在第一层上的导电迹线分别连接到通孔210aa和210ba以便沿第四层204来定线。对于第二行电接触209b，电接触207ab、207cb和207eb利用形成在第一层201内的导电迹线分别耦接到通孔210ab和210bb以便在第四层204内定线。电接触207bb和207db利用导电迹线在第一层内被定线。对于第三行电接触209c，电接触207ac、207cc和207ec利用导电迹线在第一层内被定线。电接触207bc和207dc利用形成在第一层内的导电迹线分别连接到通孔210ac和210bc以便在第四层204内定线。对于第四行电接触209d，电接触207ad、207cd和207ed利用形成在第一层上的导电迹线分别连接到通孔210ad、210bd和210cd以便在第四层204内定线。电接触207bd和207dd利用导电迹线在第一层内被定线。
参考现有技术图1d，示出了MPCB 100的接地或电源层。为了便于降低MPCB装配成本，大的非导电区域150形成在电源层的接地上以便于在其中形成通孔。由于形成在第三和第四行109c和109d的电接触之间的间距的原因，所以在电源层的接地上形成非导电区域重叠。在这种情况下，通孔的间距等于或小于单个通孔的直径。非导电区域之间的这种重叠不利于形成连续导电表面，这样不能形成连续的接地或电源平面。
当然，如果在MPCB 100的层叠和钻孔中坚持更紧密的容差，那么电源和接地层的非导电区域之间的这种重叠可能不会发生，然而制造成本显著地增加。参考图2b，示出MPCB 200的地和电源层202和203的非导电区域250。非导电区域250由形成接地和电源层202和203的导电材料251所包围。在这些非导电区域250内，用于对从第一层201到第四层204的第二子集的电接触207ba、207da、207ab、207cb、207eb、207bc、207dc、207ad、207cd和207ed定线的通孔形成并设置在第二格栅中。相对于第一格栅，第二格栅沿对角线方向与第一格栅成角度。设置在第二格栅中的通孔的间距优选是设置在第一格栅中的电接触的间距的
Figure C200580004012D0012085243QIETU
倍。这样，本发明的第一实施例对于底部信号层(用于定线的第四信号层)准备了避免通孔间隙违背的条件。由于非导电区域以电接触的间距的
Figure C200580004012D0012085250QIETU
倍相间隔开，因此便于非导电区域周围的连续电连接，所以在其内形成这些非导电区域的接地或电源层也就同样地便于充当用于降低相邻信号层之间的双平面串扰的层。
优选地，第一格栅使得属于第一和第二子集的接地-206a和206b，电源-205a至205c，和信号电接触的定位与BGA封装或倒装片凸起相连。另外优选地，根据本发明的实施例的MPCB200通过层叠交替的信号层和电源层或接地层形成以便降低双平面串扰。
根据本发明的第一实施例的定线原理可应用于更复杂的定线情形，其中例如在八层或甚至十层电路板中定线更大量的多个电接触。
图3a、3c和3d示出一个MPCB 300，其利用根据本发明的第一实施例的定线策略。图3a示出MPCB 300的单层上的电接触的示例性布置。例如，对于如图3c所示的MPCB 300的十层的横截面，第一层(L1)321是电源层并被定线至电焊盘315。第二层L2302是信号层，其被定线至电接触319a。第三层323是地层，其被定线至电接触316。第四层324是信号层，其被定线至电接触319b。第五和第六层325和326是核心电源层和核心地层，这些层分别被定线至电接触318和317。第七层327是信号层，其被定线至电接触319c。第八层和第十层328和330是电源层和地层，其分别被定线至电接触315和316。第九层329是信号层，其被定线至电接触319d。
图3b示出八层的MPCB 350并且图3c示出十层的MPCB 300。参考图3b和3c，由于由层325和326以及304和305形成的MPCB的核心，350和300，所以与用于表面层301和308和321和330的通孔和间距相比，则需要更大的通孔和间距。返回参考现有技术图1a至1d，由于对核心层需要更大的非导电区域，所以一般信号层的90％的定线在MPCB 100的外层上执行。不幸地是，底部信号层104大部分是空的并不用于定线。代替大多数定线在上层101上执行，一般在第一至第四层上执行，从而避免使用穿过核心层102和103的通孔。然而，为了获得在上信号层101上的高迹线密度，可制造性难题一般导致这些MPCB的高制造成本。在一些情况下，如果信号定线不可以处于专用信号层内，那么电源层和接地层部分地用于信号定线，这导致MPCB 100的不良电性能。在定线密度的性能和成本之间存在已知的折衷。
参考图3d，根据本发明的第一实施例的定线方案用于如图所示的信号层之一。对于该第二层322-接地或电源层，非导电区域和形成在其中用310表示的通孔排列成z字形图案，以便通孔能够通过MPCB的核心层325和326。这样，在第三层323上，由于通孔310处于对角位置并由此为其间的定线提供更多空间，因此更多的信号被定线。结果，剩余信号被定线至底部信号层。在核心层上，通孔310能够在不违背间隙规则的情况下通过，因为它们的间距至少是电接触311的间距的倍。照这样，上和下信号层322和329都用于定线并且每个上的定线密度近似平衡。这样就提供了一种MPCB 300，具有表现出性能并以节约成本的方式实现的定线。
根据本发明的第一实施例的定线策略能够通过对角地钻孔来进行定线。与现有技术中可达到的效果相比，它不但在通孔之间提供的空间增加了，而且在核心层上通孔被钻成z字形图案，获得了是电接触的间距的
Figure C200580004012D0013085335QIETU
倍的通孔间距。这样就能够避免通孔间隙违背并能够利用底部信号层来高效地进行信号或电源定线。另外，在上面形成有非导电区域的地和电源层用于降低相邻信号层之间的双平面串扰，因为用于功率或接地的导电的导电材料包围了多个非导电区域。
在不脱离本发明的精神或范围的情况下可以设计多个其它实施例。

Claims (24)

1.一种多层电路板，包括：第一层(201)；与第一层(201)平行的第四层(204)；形成在该多层电路板的第一层(201)内并设置在第一格栅中的多个电接触(207aa，207ca，207ea，207bb，207db，207ac，207cc，207ec，207bd，207dd，207ba，207da，207ab，207cb，207eb，207bc，207dc，207ad，207cd，207ed；311)，该第一格栅具有用于在第一层(201)内定线的该多个电接触的第一子集(207aa，207ca，207ea，207bb，207db，207ac，207cc，207ec，207bd，207dd)，以及用于在第四层(204)内定线的该多个电接触的第二子集(207ba，207da，207ab，207cb，207eb，207bc，207dc，207ad，207cd，207ed)；以及形成在第一层(201)和第四层(204)之间并且分别邻近该多个电接触的第二子集(207ba，207da，207ab，207cb，207eb，207bc，207dc，207ad，207cd，207ed)中的至少一个设置的多个通孔(210aa，210ba，210ab，210bb，210bo，210ac，210bc，210ad，210bd，210cd；310)，该多个通孔(210aa，210ba，210ab，210bb，210bc，210ac，210bc，210ad，210bd，210cd；310)在相邻的通孔之间具有间距，该间距大于该多个电接触(207aa，207ca，207ea，207bb，207db，207ac，207cc，207ec，207bd，207dd，207ba，207da，207ab，207cb，207eb，207bc，207dc，207ad，207cd，207ed；311)的相邻电接触之间的最小间距。
2.根据权利要求1的多层电路板，其中该多个通孔(210aa，210ba，210ab，210bb，210be，210ac，210be，210ad，210bd，210cd；310)的间距是第一格栅间距的至少1.1倍，
3.根据权利要求2的多层电路板，其中电接触的第一子集(207aa，207ca，207ea，207bb，207db，207ac，207cc，207ec，207bd，207dd)中的电接触与电接触的第二子集(207ba，207da，207ab，207cb，207eb，207bc，207dc，207ad，207cd，207ed)中的电接触交替设置。
4.根据权利要求1的多层电路板，其中第一格栅包括包含列和行的笛卡尔网格，其中每行和每列包括来自第一子集(207aa，207ca，207ea，207bb，207db，207ac，207cc，207ec，207bd，207dd)和第二子集(207ba，207da，207ab，207cb，207eb，207bc，207dc，207ad，207cd，207ed)的交替电接触，多个通孔(210aa，210ba，210ab，210bb，210bc，210ac，210bc，210ad，210bd，210cd；310)设置在包括列和行的第二格栅中，在相邻的通孔之间具有间距，其中第一子集(207aa，207ca，207ea，207bb，207db，207ac，207cc，207ec，207bd，207dd)的电接触在第一层(201)内使用多个第一电迹线之一来定线，并且第二子集(207ba，207da，207ab，207cb，207eb，207bc，207dc，207ad，207cd，207ed)的电接触沿第四层(204)使用多个第二电迹线之一来定线。
5.根据权利要求4的多层电路板，其中设置在第二格栅中的通孔(210aa，210ba，210ab，210bb，210bc，210ac，210bc，210ad，210bd，和210cd；310)的间距比设置在第一格栅中的电接触的间距至少大1.1倍。
6.根据权利要求5的多层电路板，其中设置在第二格栅中的通孔(210aa，210ba，210ab，210bb，210bc，210ac，210bc，210ad，210bd，20cd；310)的间距比设置在第一格栅中的所述多个电接触的间距大二的平方根倍。
7.根据权利要求4的多层电路板，其中第一格栅和第二格栅之间的角度是45度。
8.根据权利要求1的多层电路板，其中所述多个电接触的第一子集(207aa，207ca，207ea，207bb，207db，207ac，207cc，207ec，207bd，207dd)包括接合焊盘。
9.根据权利要求1的多层电路板，其中通孔(210aa，210ba，210ab，210bb，210bc，210ac，210bc，210ad，210bd，210ed；310)设置在属于第二子集(207ba，207da，207ab，207cb，207eb，207bc，207dc，207ad，207cd，207ed)的相邻电接触的相对侧。
10.根据权利要求1的多层电路板，包括第一衬底，其中第一层(201)设置在第一衬底的第一外表面内，并且其中所述多个通孔(210aa，210ba，210ab，210bb，210bc，210ac，210bc，210ad，210bd，210cd；310)通过第一衬底钻到第一衬底的第二另一外表面，其中第四层(204)设置在第一衬底的第二另一外表面内。
11.根据权利要求1的多层电路板，包括设置在第一和第四层之间的核心层，其中该核心层包括与第一层(201)和第四层(203)平行的多个其它层(202，203)，并且该多个其它层(202，203)包括多个非导电区域(250)，所述多个非导电区域(250)包围所述多个通孔(210aa，210ba，210ab，210bb，210bc，210ac，210bc，210ad，210bd，210cd；310)。
12.根据权利要求11的多层电路板，包括设置在所述多个非导电区域(250)周围用于降低第一层(201)和第四层(204)之间的双平面串扰的导电材料(251)。
13.根据权利要求12的多层电路板，其中所述多个非导电区域(250)被设置成使得在来自所述多个电接触(207aa，207ca，207ea，207bb，207db，207ac，207cc，207ec，207bd，207dd，207ba，207da，207ab，207cb，207eb，207bc，207dc，207ad，207cd，207ed)的相邻电接触上形成的通孔不同于由于相邻非导电区域(250)之间的重叠而被支持的通孔。
14.根据权利要求13的多层电路板，其中一旦形成所述多层电路板，在所述多个非导电区域(250)的每一个中设置有通孔(210aa，210ba，210ab，210bb，210bo，210ac，210bc，210ad，210bd，210cd；310)，而没有任何其它的电接触。
15.根据权利要求1的多层电路板，其中每个通孔(210aa，210ba，210ab，210bb，210bc，210ac，210bc，210ad，210bd，210cd；310)邻近至少两个电接触。
16.一种制造多层电路板的方法，包括：提供第一层(201)；提供与第一层(201)平行的第四层(204)；在第一层内的第一格栅中设置多个电接触(207aa，207ca，207ea，207bb，207db，207ac，207cc，207ec，207bd，207dd，207ba，207da，207ab，207cb，207eb，207bc，207dc，207ad，207cd，207ed；311)，该多个电接触排列成第一子集(207aa，207ca，207ea，207bb，207db，207ac，207cc，207ec，207bd，207dd)和第二子集(207ba，207da，207ab，207cb，207eb，207bc，207dc，207ad，207cd，207ed)；在第一层(201)内对该第一子集(207aa，207ca，207ea，207bb，207db，207ac，207cc，207ec，207bd，207dd)的电接触进行定线；在第一层(201)和第四层(204)之间形成通孔(210aa，210ba，210ab，210bb，210bc，210ac，210be，210ad，210bd，210cd；310)，每个通孔邻近该多个电接触的第二子集(207ba，207da，207ab，207cb，207eb，207bc，207dc，207ad，207cd，207ed)中的至少一个，并且每个通孔与相邻的通孔相互间隔开的间距是第一子集(207aa，207ca，207ea，207bb，207db，207ac，207cc，207ec，207bd，207dd)和第二子集(207ba，207da，207ab，207cb，207eb，207bc，207dc，207ad，207cd，207ed)的电接触之间的最小间距的至少1.2倍；以及，在第四层(204)内对该多个电接触的第二子集(207ba，207da，207ab，207cb，207eb，207bc，207dc，207ad，207cd，207ed)进行定线。
17.根据权利要求16的方法，其中相邻通孔之间的间距是所述多个电接触(207aa，207ca，207ea，207bb，207db，207ac，207cc，207ec，207bd，207dd，207ba，207da，207ab，207cb，207eb，207bc，207dc，207ad，207cd，207ed；311)的间距的二的平方根倍。
18.根据权利要求16的方法，包括：提供设置在第一层(201)内用于电接触的第一子集(207aa，207ca，207ea，207bb，207db，207ac，207cc，207ec，207bd，207dd)的定线的第一多个电迹线；以及提供设置在第四层内用于电接触的第二子集(207ba，207da，207ab，207cb，207eb，207bc，207dc，207ad，207cd，207ed)的定线的第二多个电迹线，其中第二多个电迹线内的元件数目为第一多个电迹线的元件数目的50％以内。
19.根据权利要求18的方法，其中第二多个电迹线内的元件的数目为第一多个电迹线的元件的数目的10％以内。
20.根据权利要求16的方法，其中第一格栅和第二格栅之间的角度是45度。
21.根据权利要求16的方法，包括在第一层(201)和第四层(204)之间提供核心层，其中该核心层包括平行于第一层(201)和第四层(2叫)的多个其它层(202，203)，该多个其它层(202，203)包括包围所述多个通孔(210aa，210ba，210ab，210bb，210bc，210ac，210bc，210ad，210bd，210cd；310)的多个非导电区域(250)。
22.根据权利要求21的方法，包括设置在所述多个非导电区域(250)周围用于降低第一层(201)和第四层(204)之间的双平面串扰的导电材料(251)。
23.根据权利要求21的方法，其中所述多个非导电区域(250)被设置成使得在来自所述多个电接触的相邻电接触上形成的通孔(210aa，210ba，210ab，210bb，210bc，210ac，210bc，210ad，210bd，210cd；310)不同于由于相邻非导电区域(250)之间的重叠而支持的通孔。
24.根据权利要求23的方法，其中一旦形成所述多层电路板，在所述多个非导电区域(250)的每一个中设置有通孔(210aa，210ba，210ab，210bb，210bc，210ac，210bc，210ad，210bd，210cd；310)，而没有任何其它的电接触。
CN200580004012.0A 2004-02-04 2005-02-03 用于提高电路板的定线密度的方法和这种电路板 Expired - Fee Related CN100525578C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US54126104P 2004-02-04 2004-02-04
US60/541,261 2004-02-04

Publications (2)

Publication Number Publication Date
CN1914962A CN1914962A (zh) 2007-02-14
CN100525578C true CN100525578C (zh) 2009-08-05

Family

ID=34837472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580004012.0A Expired - Fee Related CN100525578C (zh) 2004-02-04 2005-02-03 用于提高电路板的定线密度的方法和这种电路板

Country Status (8)

Country Link
US (1) US20080251286A1 (zh)
EP (1) EP1714530B1 (zh)
JP (1) JP2007520888A (zh)
CN (1) CN100525578C (zh)
AT (1) ATE395806T1 (zh)
DE (1) DE602005006745D1 (zh)
TW (1) TW200531611A (zh)
WO (1) WO2005076677A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100175911A1 (en) * 2009-01-15 2010-07-15 Ralph Morrison High-Speed Two-Layer and Multilayer Circuit Boards
TWI433614B (zh) 2011-08-23 2014-04-01 Mstar Semiconductor Inc 製作於印刷電路板上的球柵陣列
CN105704918B (zh) * 2016-02-01 2018-09-07 浪潮(北京)电子信息产业有限公司 一种高密度印制电路板
CN107734842A (zh) * 2017-09-22 2018-02-23 郑州云海信息技术有限公司 一种提升高密度孔印刷电路板信赖性的方法
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
US10784199B2 (en) * 2019-02-20 2020-09-22 Micron Technology, Inc. Component inter-digitated VIAS and leads
CN111739807B (zh) * 2020-08-06 2020-11-24 上海肇观电子科技有限公司 布线设计方法、布线结构以及倒装芯片

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784262A (en) * 1995-11-06 1998-07-21 Symbios, Inc. Arrangement of pads and through-holes for semiconductor packages
US6232564B1 (en) * 1998-10-09 2001-05-15 International Business Machines Corporation Printed wiring board wireability enhancement
US6198635B1 (en) * 1999-05-18 2001-03-06 Vsli Technology, Inc. Interconnect layout pattern for integrated circuit packages and the like
US6150729A (en) * 1999-07-01 2000-11-21 Lsi Logic Corporation Routing density enhancement for semiconductor BGA packages and printed wiring boards
US6762366B1 (en) * 2001-04-27 2004-07-13 Lsi Logic Corporation Ball assignment for ball grid array package

Also Published As

Publication number Publication date
EP1714530A1 (en) 2006-10-25
CN1914962A (zh) 2007-02-14
EP1714530B1 (en) 2008-05-14
WO2005076677A1 (en) 2005-08-18
ATE395806T1 (de) 2008-05-15
DE602005006745D1 (de) 2008-06-26
JP2007520888A (ja) 2007-07-26
US20080251286A1 (en) 2008-10-16
TW200531611A (en) 2005-09-16

Similar Documents

Publication Publication Date Title
US7326860B2 (en) Routing vias in a substrate from bypass capacitor pads
US5847936A (en) Optimized routing scheme for an integrated circuit/printed circuit board
US5995379A (en) Stacked module and substrate therefore
CN100525578C (zh) 用于提高电路板的定线密度的方法和这种电路板
US20180082884A1 (en) Process for making a semiconductor system
JP2005515611A (ja) インターポーザを有する高性能低コスト超小型回路パッケージ
KR100852176B1 (ko) 인쇄회로보드 및 이를 갖는 반도체 모듈
CN109962046B (zh) 半导体封装件和包括其的半导体模块
US7095107B2 (en) Ball assignment schemes for integrated circuit packages
US6538213B1 (en) High density design for organic chip carriers
US7081672B1 (en) Substrate via layout to improve bias humidity testing reliability
US6815621B2 (en) Chip scale package, printed circuit board, and method of designing a printed circuit board
US11810850B2 (en) Signal routing in integrated circuit packaging
EP1361612B1 (en) Organic substrate for flip chip bonding
US6919635B2 (en) High density microvia substrate with high wireability
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
US7394026B2 (en) Multilayer wiring board
US6744130B1 (en) Isolated stripline structure
JPH0239101B2 (zh)
US8728874B2 (en) Method and apparatus for low inductive design pattern
CN219678793U (zh) 印刷电路板及其布线结构
CN211376635U (zh) 一种嵌入式无源桥接芯片及其封装结构
JP2024041688A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090805

Termination date: 20130203