JP3466443B2 - 多層回路基板 - Google Patents

多層回路基板

Info

Publication number
JP3466443B2
JP3466443B2 JP31831397A JP31831397A JP3466443B2 JP 3466443 B2 JP3466443 B2 JP 3466443B2 JP 31831397 A JP31831397 A JP 31831397A JP 31831397 A JP31831397 A JP 31831397A JP 3466443 B2 JP3466443 B2 JP 3466443B2
Authority
JP
Japan
Prior art keywords
lands
layer
circuit
circuit board
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31831397A
Other languages
English (en)
Other versions
JPH11150158A (ja
Inventor
道夫 堀内
之治 竹内
知章 田窪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Shinko Electric Industries Co Ltd
Original Assignee
Toshiba Corp
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Shinko Electric Industries Co Ltd filed Critical Toshiba Corp
Priority to JP31831397A priority Critical patent/JP3466443B2/ja
Priority to DE69831467T priority patent/DE69831467T2/de
Priority to EP98309456A priority patent/EP0921567B1/en
Priority to US09/195,831 priority patent/US6271478B1/en
Priority to KR1019980050125A priority patent/KR19990045494A/ko
Publication of JPH11150158A publication Critical patent/JPH11150158A/ja
Application granted granted Critical
Publication of JP3466443B2 publication Critical patent/JP3466443B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はエリアアレイ状に配
列された接続電極を有する半導体チップあるいはエリア
アレイ状に外部接続端子が配列された半導体装置等の電
子部品を搭載するための多層回路基板に関する。
【０００２】
【従来の技術】最近の半導体装置ではロジックデバイス
の高機能化、高密度化が進み、入出力数が増大して実装
密度がさらに高まっている。このため半導体チップの電
極形成面でエリアアレイ状に電極を配列し、電極形成ス
ペースの不足を補う製品が提供されるようになってき
た。図１１は通常のフリップチップ接続により半導体チ
ップ４を回路基板５に搭載した例である。この半導体チ
ップ４は周縁部に電極６を配列したもので、一つの平面
内ですべての電極６と回路パターン７とを接続してい
る。
【０００３】図１２は半導体チップを搭載する回路基板
に設けたランド８とランド８から引き出した回路パター
ン７の配置例である。この例ではランド８を２列に配列
し、ランド８の中間から１本ずつ回路パターン７を引き
出すことにより、一平面ですべてのランド８から回路パ
ターン７を引き出すことができる。しかしながら、電極
形成面に縦横に多数列で電極を配列したような場合に
は、ランド間隔やランド数にもよるが一つの平面内です
べてのランドから外側に配線を引き出すことができなく
なる。
【０００４】このような問題を解決する方法として、半
導体チップを搭載する回路基板を多層に形成し、積層す
る各回路基板の回路パターンを適当に配置することによ
って半導体チップのすべての電極と回路パターンとを電
気的に接続する方法がある。図１３は多層回路基板にエ
リアアレイ状に電極６を配列した半導体チップ４を搭載
した例である。このような多層回路基板を用いれば回路
パターンを短絡させることなく、エリアアレイ状に配列
された電極６を有する半導体チップ４であってもすべて
の電極６と回路パターン７、７ａとを電気的に接続して
搭載することができる。同図で７ａは内層の回路パター
ン、５ａ〜５ｄは第１層〜第４層の回路基板、９は外部
接続端子である。
【０００５】
【発明が解決しようとする課題】上記のように、電極を
エリアアレイ状に配列した半導体チップを回路基板に搭
載する場合、電極数がそれほど多くない場合は２層程度
の多層回路基板ですむのであるが、３０×３０ピン、４
０×４０ピンといったきわめて多くの電極を配列した半
導体チップを搭載するような場合には、６〜１０層とい
った層数が必要になってくる。
【０００６】高密度に回路パターンが形成された回路基
板を積層して多層回路基板を構成する場合は、ビルドア
ップ法等の高密度配線方法が利用される。しかし、多層
回路基板の製造では製品の歩留り、信頼性、製造コスト
の点で大きな問題がある。すなわち、回路基板を多層に
形成する場合は、１層ごとに回路パターンと層間の回路
パターンを電気的に接続するためのビアを形成して順次
積み上げていくようにするから、その製造プロセスには
高精度が要求され、現在の製造プロセスにおいても必ず
しも信頼性が高くはない。そして、多層に形成する場合
はすべての層で不良がないことが要求されるため、技術
的な困難さが増大するという問題点がある。
【０００７】したがって、多層回路基板を歩留りよく製
造する方法として、配線層の層数を減らすことがきわめ
て有効になる。本発明は実装面側に４０×４０ピンとい
った多ピンでエリアアレイ状に電極を配置した半導体チ
ップ、あるいは実装面側にエリアアレイ状に電極を配置
した半導体装置等の電子部品を搭載する多層回路基板に
関するものであり、これらの半導体チップあるいは半導
体装置等を搭載する多層回路基板として、回路基板の積
層数を減らし、これによって多層回路基板の製造歩留り
を向上させ、信頼性の高い製品として提供できるように
することを目的としている。
【０００８】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、電子部品が実装
される面側にエリアアレイ状に多数個配列されたランド
および／またはビアと、一端が前記ランドおよび／また
はビアに接続され、他端が前記ランドおよび／またはビ
アがエリアアレイ状に配列された領域内から、連続して
配置された３つのランドおよび／またはビアから中間の
１つのランドおよび／またはビアを取り除くことによ
り、両端のランドおよび／またはビアの間に４本以上の
回路パターンを通過させる条件下で引き出された回路パ
ターンとを有する複数の回路基板を積層して成る多層回
路基板であって、前記電子部品が実装される面側の第１
層目の回路基板に形成された回路パターンが、エリアア
レイ状に配列されたランドの最も外側に位置するすべて
のランドと、その内側の第２列目および第３列目のラン
ドから交互に一つずつ選択されたランドに各々接続され
て配置され、第２層目の回路基板に形成された回路パタ
ーンが、第１層目で回路パターンが接続されない第２列
目のランドに電気的に接続するすべてのビアと、第１層
目での第４列目および第５列目のすべてのランドに電気
的に接続するビアに各々接続されて配置され、第３層目
の回路基板に形成された回路パターンが、第１層目で回
路パターンが接続されない第３列目のランドに電気的に
接続するすべてのビアと、第１層目での第６列目および
第７列目のすべてのランドに電気的に接続するビアに各
々接続されて配置され、第４層目の回路基板に形成され
た回路パターンが、第１層目での第８列目および第９列
目のランドに電気的に接続するすべてのビアに各々接続
されて配置されていることを特徴とする。また、前記第
１層〜第３層の回路基板に設けられた回路パターンと同
配置で回路パターンが設けられた回路基板を前記第１層
〜第３層と同一順で繰り返して多層に積層し、さらに前
記第４層目の回路パターンと同配置で回路パターンが設
けられた回路基板を積層して成ることを特徴とする。
【０００９】
【発明の実施の形態】以下、本発明に係る多層回路基板
の実施形態について、添付図面とともに詳細に説明す
る。本発明に係る多層回路基板は、多層回路基板を構成
する各回路基板での回路パターンの配置を工夫すること
によって、エリアアレイ状に多数個の電極が配列された
電子部品を搭載する多層回路基板の層数を減らし、多層
回路基板の製作を容易にしようとするものであり、以下
では、具体的に各層に設ける回路パターンの配置につい
て説明する。
【００１０】なお、電子部品とは半導体チップあるいは
半導体チップを搭載した半導体装置を意味するものであ
り、いずれもエリアアレイ状に電極あるいは外部接続端
子を配列したものを対象とする。回路パターンは、これ
らの電極あるいは外部接続端子に一端が接続され、他端
がこれらの電極あるいは外部接続端子が配列された領域
から外側に引き出されるものである。
【００１１】本発明に係る多層回路基板は４層を単位と
して回路パターンの引き出し状態が元の状態に戻るよう
になる。したがって、以下では回路パターンの引き出し
方法が一巡する４層部分の構成を示すが、５層以上の多
層回路基板として構成する場合も同様に適用できるもの
である。図１〜４は第１層〜第４層の各層での回路パタ
ーンの配置を示し、図５〜８は各層の回路パターンの断
面図を示す。
【００１２】図１は多層回路基板の第１層目の回路基板
に形成する回路パターン１０の配置（引き出し方法）を
示す。本実施形態の多層回路基板は電極等の接続部が格
子状に配列された電子部品を搭載するものであり、第１
層にはこれら接続部の配置ピッチに合わせて格子状にラ
ンド１２が配列されている。図１０に示すように、搭載
する半導体チップ等の搭載物の実装面には所定の行数お
よび列数で電極等の接続部が配列されている。多層回路
基板の第１層には、これら接続部の配置と同一配置でラ
ンド１２が形成される。図１はこのようなランド１２の
配列領域のうちの一部を示す。
【００１３】図１で１４は第１層のランド１２と第２層
もしくは第３、４層の回路パターン１０とを電気的に接
続するビアの配置位置を示す。多層回路基板に形成され
るビアには、製法によってランド１２と同位置に形成す
る場合と、図示例のようにランド１２の位置から横に偏
位した位置に形成する場合がある。なお、第１層ですで
に回路パターン１０が接続しているランド１２について
はビア１４を形成する必要がないから、このようなラン
ド１２についてはビア１４の配置位置を示していない。
【００１４】図１に示す第１層での回路パターン１０の
配置として特徴的な構成は、エリアアレイ状に配列され
たランドの最外周のランド１２ａ（１列目のランド）に
ついてはすべて回路パターン１０を接続し、その内側の
第２列目のランド１２ｂと、さらにその内側の第３列目
のランド１２ｃについては、交互に回路パターン１０を
引き出すことにある。第２列目と第３列目のランド１２
ｂ、１２ｃからの回路パターン１０の引き出しは、従来
方法と同様に隣接するランド間を通過して引き出すもの
である。
【００１５】このように、第２列目のランド１２ｂと第
３列目のランド１２ｃから交互に回路パターン１０を引
き出すことにより、第２列目のランド１２ｂと第３列目
のランド１２ｃが配列された列には一つおきにランド１
２ｂ、１２ｃが残ることになる。残ったランド１２ｂ、
１２ｃについてはビア１４を介して次層との間で電気的
に接続する。なお、ランド１２ｂに接続するビア１４ｂ
については他のビア１４の配置とは逆にランド１２ｂに
対し外側に偏位させて配置する。これは、第２層目以降
で回路パターン１０を配置する際に、余裕をもって回路
パターン１０が配置できるようにするためである。
【００１６】図５は多層回路基板を断面方向から見た第
１層の回路パターン１０の配置を示す。第１層では最も
外側のランド１２と、その内側の第２列目、第３列目の
ランド１２に回路パターン１２が接続されることを示
す。
【００１７】図２は多層回路基板の第２層目の回路基板
に形成する回路パターン１０の配置を示す。第２層目で
は第１層目で回路パターン１０を引き出した以外のラン
ドについて回路パターン１０を引き出す。第２層目以降
については、ビア１４を介して第１層のランド１２と電
気的に接続するから、第２層目以降の各層ではビア１４
と回路パターン１０とが接続されるようになる。したが
って、ビア１４と回路パターン１０とを接続した状態の
図で示している。
【００１８】第２層では、第１層で回路パターン１０が
接続されていないランド１２ｂ、１２ｃと電気的に接続
するビア１４ｂ、１４ｃと、第１層の残りのランド１２
と電気的に接続するビア１４が形成されている。第２層
での回路パターン１０の配置として特徴的な構成は、第
２列目のランド１２ｂに接続するランド１４ｂから回路
パターン１０を引き出す一方、第３列目のランド１２ｃ
に接続するランド１４ｃと回路パターン１０とを接続さ
せず、さらに内側の第４列目と第５列目のランドに接続
するビア１４ｄ、１４ｅに回路パターン１０を接続する
ことにある。
【００１９】第２列目のランド１２ｂに対応するビア１
４ｂは、第２層では最も外側に位置するから、これらの
ビア１４ｂに回路パターン１０を接続することについて
はなんら制約がない。上記のように、第２層目では第４
列目と第５列目のビア１４ｄ、１４ｅと回路パターン１
０とを接続するが、図示したように、第４列目のビア１
４ｄと第５列目のビア１４ｅについては、すべてのビア
１４が回路パターン１０に接続される点が特徴である。
図６は第２層目で、ビア１４ｄ、１４ｅを介して回路パ
ターン１０がランドと電気的に接続されること、ビア１
４ｂを介して第１層で取り残されたランドと回路パター
ン１０とが電気的に接続されることを示す。
【００２０】このように、第４列目と第５列目のすべて
のビア１４ｄ、１４ｅが回路パターン１０と接続できる
のは、第１層目の回路パターン１０を配置する際に、第
２列目と第３列目のランド１２ｂ、１２ｃと交互に回路
パターン１０を残すようにしたことによる。すなわち、
交互にランド１２ｂ、１２ｃを残すということは、第２
層目には、第２列目と第３列目でランド１２ｂ、１２ｃ
を取り除いたことによる空きスペースが交互にできてい
るということである。
【００２１】多層回路基板を構成する回路基板での回路
パターン１０を設計する場合、決められたスペース内に
何本の回路パターン１０を通過させることができるか
は、多層回路基板の層数を有効に減らすことができるか
否か判断する基準となる。本実施形態では、第１層目で
第２列目と第３列目のランド１２ｂ、１２ｃを交互に選
択したことにより、回路パターン１０を通過させる空き
スペースを確保し、これによって回路パターン１０の効
率的な配置を可能にしたものである。
【００２２】ランド間に回路パターンを引き回す設計を
する場合は、製品によって回路パターンの線幅、回路パ
ターンの離間間隔、ランド径、ランドピッチ等があらか
じめ決められており、これらの条件に従って設計され
る。回路パターンの配置で単純な形式として、ランド間
に１本のみ回路パターンを通過させる条件の場合がある
が、この場合、特定のランドを取り除いてそれが有効か
否かは、そのランドを取り除いたことによって本来配置
できる回路パターンの数よりも本数を増やせるか否かに
かかる。そして、特定のランドを取り除いて回路パター
ンをより多く通すことができる場合には、ランドを適宜
取り除く設計をすることにより、多層回路基板の層数を
減らすことが可能である。
【００２３】図９は回路パターン１０を配置する場合の
簡単な例を示す。図９(a) は中間にランド１２がある場
合で、回路パターン１０が３本引けているのに対し、図
９(b) は中間のランド１２を取り除くことによって、回
路パターン１０が４本引けるようになることを示す。こ
のように、ランド１２を取り除くことによって回路パタ
ーン１０が本来の本数よりも多く配置できる場合には、
ランド１２を取り除く設計は多層回路基板の層数を減ら
すことに有効になる。
【００２４】本実施形態の多層回路基板では、３つ並ん
でいるランド１２のうち中間の１つのランド１２を取り
除くことによって、３つのランド１２の中間に回路パタ
ーン１０を４本引くことができて、図２に示すように、
第４列目と第５列目のすべてのビア１４ｄ、１４ｅに回
路パターン１０を接続することを可能としている。
【００２５】なお、一般に、ランドがｎ個均等間隔で並
ぶ配置で、両端のランドを除いて中間の（ｎ−２）個の
ランドがないとした場合、両端のランドを除いて両端の
ランド間に通す（配置する）ことができる配線の数をｍ
とすると、ｍは次式で与えられる。 ｍ＝｛（ランドピッチ）×（ｎ−１) −（ランド径）−
（パターン間スペース）｝÷（パターン幅＋スペース) ここで、ランドピッチとはランドの中心間距離、ランド
径とはランドの直径、パターン間スペースとは隣接する
回路パターン間であけなければならない最小間隔であ
る。
【００２６】ここで、隣接するランド間には１本の回路
パターンしか通すことができないという条件になってい
る場合で考えると、両端のランドではさまれた中間に配
置できる回路パターンの数ｌは ｌ＝（ｎ−１）＋（ｎ−２）＝２ｎ−３ である。これは、ｎ個のランドの間には回路パターンを
通過させるチャネルが（ｎ−１）個あることと、両端の
ランドを除いた中間に（ｎ−２）個のランドが含まれ、
これらのランドから１本ずつ回路パターンを引き出すこ
とによる。
【００２７】したがって、前記ｍとｌとを比較し、ｍ＝
ｌの場合にはｎ個のランドのうち、中間のすべてのラン
ドを取り除く設計をしたとしても、回路パターンを増加
させる効果が得られず、一方、ｍ＞ｌの場合には、中間
のランドを取り除く設計をすることにより、回路パター
ンを増やす効果が得られることになる。したがって、多
層回路基板の層数をできるだけ少なくするには、整数ｎ
をパラメータとしてｍ＞ｌとなる最小のｎの値を選び、
そのｎの値にしたがって回路パターンを配列するように
デザインすればよい。本実施形態の場合は、ｎ＝３の場
合にあたっている。
【００２８】図３は第３層目の回路基板での回路パター
ン１０の配置を示す。第３層目では第１層で残した第３
列目のランド１２ｃと電気的に接続するビア１４ｃと、
第６列目および第７列目のビア１４ｆ、１４ｇとに回路
パターン１０を接続する。ビア１４ｃは最も外側に位置
するから、これらのビア１４ｃに回路パターン１０を接
続する際の制約はない。また、第６列目と第７列目のビ
ア１４ｆ、１４ｇについては、第２層目と同様にすべて
のビア１４ｆ、１４ｇに回路パターン１０を接続するこ
とができる。すなわち、上述した第２層目での回路パタ
ーン１０の配置の工夫により、ビア１４ｆ、１４ｇの外
側に位置するビア１４ｂ、１４ｄ、１４ｅが回路パター
ン１０の引き出しに制約とならないようになっている。
【００２９】図７では、第３層目で第６列目と第７列目
のビア１４ｆ、１４ｇと回路パターン１０とを接続し、
かつ第１層目で残したランド１２ｃにビア１４ｃを介し
て電気的に接続して、回路パターン１０が接続すること
を示す。
【００３０】図４は第４層目の回路基板での回路パター
ン１０の配置を示す。第４層目では内周の第８列目と第
９列目のビア１４ｈ、１４ｉのみが残るだけである。し
たがって、通常の配置方法ですべてのビア１４ｈ、１４
ｉに回路パターン１０を接続することができる。図８は
ビア１４ｈ、１４ｉが回路パターン１０に接続し、ビア
１４ｈ、１４ｉを介して第１層のランド１２と回路パタ
ーン１０とが電気的に接続されることを示している。
【００３１】以上説明したように、４層構造をもって最
も外側のランド１２が一線にならぶ状態、いわば元の状
態と同じ状態になる。この状態は、エリアアレイ状に配
列されたランド１２に対して、新たに回路パターン１０
を引き出す状態と同じであり、さらに内側にランド１２
が配列されている場合には、上記実施形態と同様にして
さらに内側のランド１２に対して回路パターン１０を配
置していく。たとえば、第４層目については図１に示し
た第１層目とまったく同一の配置で回路パターン１０を
配置し、第５層目については図２に示した第２層目での
回路パターン１０とまったく同一の配置として設計して
いくといった方法を続ければよい。
【００３２】本発明に係る多層回路基板は、このよう
に、上述した回路パターン１０の配置方法を４層ごと繰
り返して、最終的に多層形成して成るものである。ただ
し、エリアアレイ状に配列されているランドの数がある
程度以下の場合には、４層までですべてのランドに回路
パターンを接続することができる。すなわち、図１〜４
に示す説明でわかるように、ランド数が９列の場合に
は、４層ですべてのランドに回路パターンを接続するこ
とができる。図１０に示すように、外側が３０×３０ピ
ンで内側の１２×１２ピンの配列部分を除いたロの字形
の領域に電極（ランド）を配列した製品の場合には、上
記の４層構造ですべてのランドに回路パターンを接続す
ることができる。
【００３３】このように本発明に係る多層回路基板はラ
ンド数が９列以下といったある程度以下の搭載物につい
ては特に有効に利用することができる。また、本発明に
係る多層回路基板では、回路パターン１０を引き出す際
に、ある程度外側から順次回路パターン１０を引き出す
ように配列されるから、引き出し順が大きく変わらない
という利点がある。
【００３４】また、比較的単純な回路パターン１０の配
置方法によって層数を減らすことができ、これによって
多層回路基板の製作を容易にし、歩留りを向上させ、製
造コストを引き下げることができるとともに、短納期で
信頼性の高い多層回路基板として提供することが可能に
なる。
【００３５】
【発明の効果】本発明に係る多層回路基板は、上述した
ように、ランドまたはビアを配列した領域内から効率的
に回路パターンを引き出すことを可能とする。これによ
って、多層回路基板の層数を減らすことを可能とし、多
層回路基板の製造歩留りを向上させ、信頼性の高い多層
回路基板として短納期で提供することができる等の著効
を奏する。
【図面の簡単な説明】
【図１】本発明に係る多層回路基板の一実施形態での第
１層の回路パターンの配置を示す説明図である。
【図２】一実施形態での第２層の回路パターンの配置を
示す説明図である。
【図３】一実施形態での第３層の回路パターンの配置を
示す説明図である。
【図４】一実施形態での第４層の回路パターンの配置を
示す説明図である。
【図５】一実施形態での第１層の回路パターンの配置を
示す断面図である。
【図６】一実施形態での第２層の回路パターンの配置を
示す断面図である。
【図７】一実施形態での第３層の回路パターンの配置を
示す断面図である。
【図８】一実施形態での第４層の回路パターンの配置を
示す断面図である。
【図９】ランドを取り除いた場合での回路パターンの配
置例を示す説明図である。
【図１０】半導体チップ等の電子部品での接続部の配列
例を示す説明図である。
【図１１】フリップチップ接続により半導体チップを搭
載する方法を示す説明図である。
【図１２】ランドに回路パターンを接続した従来例を示
す説明図である。
【図１３】多層回路基板に半導体チップを搭載した状態
の断面図である。
【符号の説明】
４ 半導体チップ ５ａ、５ｂ、５ｃ、５ｄ 回路基板 ６ 電極 ７ 回路パターン １０ 回路パターン １２、１２ａ、１２ｂ、１２ｃ ランド １４、１４ｂ〜１４ｉ ビア
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田窪 知章 神奈川県横浜市磯子区新磯子町33番地 株式会社東芝 生産技術研究所内 (56)参考文献 特開 平８−330474（ＪＰ，Ａ) 特開 平10−303562（ＪＰ，Ａ) 特開 平11−135676（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/12 H05K 3/40 H05K 3/46

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 電子部品が実装される面側にエリアアレ
    イ状に多数個配列されたランドおよび／またはビアと、 一端が前記ランドおよび／またはビアに接続され、他端
    が前記ランドおよび／またはビアがエリアアレイ状に配
    列された領域内から、連続して配置された３つのランド
    および／またはビアから中間の１つのランドおよび／ま
    たはビアを取り除くことにより、両端のランドおよび／
    またはビアの間に４本以上の回路パターンを通過させる
    条件下で引き出された回路パターンとを有する複数の回
    路基板を積層して成る多層回路基板であって、 前記電子部品が実装される面側の第１層目の回路基板に
    形成された回路パターンが、エリアアレイ状に配列され
    たランドの最も外側に位置するすべてのランドと、その
    内側の第２列目および第３列目のランドから交互に一つ
    ずつ選択されたランドに各々接続されて配置され、 第２層目の回路基板に形成された回路パターンが、第１
    層目で回路パターンが接続されない第２列目のランドに
    電気的に接続するすべてのビアと、第１層目での第４列
    目および第５列目のすべてのランドに電気的に接続する
    ビアに各々接続されて配置され、 第３層目の回路基板に形成された回路パターンが、第１
    層目で回路パターンが接続されない第３列目のランドに
    電気的に接続するすべてのビアと、第１層目での第６列
    目および第７列目のすべてのランドに電気的に接続する
    ビアに各々接続されて配置され、 第４層目の回路基板に形成された回路パターンが、第１
    層目での第８列目および第９列目のランドに電気的に接
    続するすべてのビアに各々接続されて配置されているこ
    とを特徴とする多層回路基板。
  2. 【請求項２】 前記第１層〜第３層の回路基板に設けら
    れた回路パターンと同配置で回路パターンが設けられた
    回路基板を前記第１層〜第３層と同一順で繰り返して多
    層に積層し、さらに前記第４層目の回路パターンと同配
    置で回路パターンが設けられた回路基板を積層して成る
    ことを特徴とする請求項１記載の多層回路基板。
JP31831397A 1997-11-19 1997-11-19 多層回路基板 Expired - Fee Related JP3466443B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP31831397A JP3466443B2 (ja) 1997-11-19 1997-11-19 多層回路基板
DE69831467T DE69831467T2 (de) 1997-11-19 1998-11-18 Mehrschicht-Schaltungsplatte
EP98309456A EP0921567B1 (en) 1997-11-19 1998-11-18 Multi-layer circuit board
US09/195,831 US6271478B1 (en) 1997-11-19 1998-11-19 Multi-layer circuit board
KR1019980050125A KR19990045494A (ko) 1997-11-19 1998-11-19 다중층 회로 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31831397A JP3466443B2 (ja) 1997-11-19 1997-11-19 多層回路基板

Publications (2)

Publication Number Publication Date
JPH11150158A JPH11150158A (ja) 1999-06-02
JP3466443B2 true JP3466443B2 (ja) 2003-11-10

Family

ID=18097812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31831397A Expired - Fee Related JP3466443B2 (ja) 1997-11-19 1997-11-19 多層回路基板

Country Status (5)

Country Link
US (1) US6271478B1 (ja)
EP (1) EP0921567B1 (ja)
JP (1) JP3466443B2 (ja)
KR (1) KR19990045494A (ja)
DE (1) DE69831467T2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174153A (ja) 1998-12-01 2000-06-23 Shinko Electric Ind Co Ltd 多層配線基板
DE60039569D1 (de) * 1999-11-02 2008-09-04 Canon Kk Gedruckte Leiterplatte
US6538213B1 (en) * 2000-02-18 2003-03-25 International Business Machines Corporation High density design for organic chip carriers
JP3407025B2 (ja) 2000-06-08 2003-05-19 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US7281326B1 (en) 2000-06-19 2007-10-16 Nortel Network Limited Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device
US20040212103A1 (en) * 2000-06-19 2004-10-28 Herman Kwong Techniques for pin arrangements in circuit chips
US7069646B2 (en) * 2000-06-19 2006-07-04 Nortel Networks Limited Techniques for reducing the number of layers in a multilayer signal routing device
US7725860B1 (en) 2000-06-19 2010-05-25 Herman Kwong Contact mapping using channel routing
US7259336B2 (en) 2000-06-19 2007-08-21 Nortel Networks Limited Technique for improving power and ground flooding
US7107673B2 (en) * 2000-06-19 2006-09-19 Nortel Networks Limited Technique for accommodating electronic components on a multiplayer signal routing device
US6459039B1 (en) * 2000-06-19 2002-10-01 International Business Machines Corporation Method and apparatus to manufacture an electronic package with direct wiring pattern
US6388890B1 (en) * 2000-06-19 2002-05-14 Nortel Networks Limited Technique for reducing the number of layers in a multilayer circuit board
US6762366B1 (en) * 2001-04-27 2004-07-13 Lsi Logic Corporation Ball assignment for ball grid array package
US6384341B1 (en) * 2001-04-30 2002-05-07 Tyco Electronics Corporation Differential connector footprint for a multi-layer circuit board
US6664483B2 (en) * 2001-05-15 2003-12-16 Intel Corporation Electronic package with high density interconnect and associated methods
US7061116B2 (en) * 2001-09-26 2006-06-13 Intel Corporation Arrangement of vias in a substrate to support a ball grid array
US20030102159A1 (en) * 2001-12-04 2003-06-05 Loo Mike C. Optimum power and ground bump pad and bump patterns for flip chip packaging
EP1472730A4 (en) * 2002-01-16 2010-04-14 Mann Alfred E Found Scient Res HOUSING FOR ELECTRONIC CIRCUITS WITH REDUCED SIZE
US6814463B2 (en) 2002-02-14 2004-11-09 Tektite Industries, Inc. LED flashlight and printed circuit board therefor
US7227254B2 (en) * 2002-04-02 2007-06-05 Agilent Technologies, Inc. Integrated circuit package
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
DE102004047753B4 (de) 2004-09-30 2009-01-02 Advanced Micro Devices, Inc., Sunnyvale Verbesserte Chip-Kontaktierungsanordnung für Chip-Träger für Flip-Chip-Anwendungen
JP4860994B2 (ja) * 2005-12-06 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置
US7838778B1 (en) 2006-04-26 2010-11-23 Marvell Israel (M.I.S.L.) Ltd. Circuit board layout
US8053349B2 (en) * 2007-11-01 2011-11-08 Texas Instruments Incorporated BGA package with traces for plating pads under the chip
JP2009135147A (ja) * 2007-11-28 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及び電子素子の接続構造及び電子装置
CN102097333B (zh) * 2010-11-01 2012-10-17 华为终端有限公司 电路板设计方法、电路板及电子设备
US9466578B2 (en) * 2013-12-20 2016-10-11 Qualcomm Incorporated Substrate comprising improved via pad placement in bump area
CN105513498B (zh) * 2016-02-04 2018-12-25 京东方科技集团股份有限公司 一种覆晶薄膜及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4202007A (en) * 1978-06-23 1980-05-06 International Business Machines Corporation Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers
US4782193A (en) * 1987-09-25 1988-11-01 Ibm Corp. Polygonal wiring for improved package performance
US4887148A (en) * 1988-07-15 1989-12-12 Advanced Micro Devices, Inc. Pin grid array package structure
US5467252A (en) * 1993-10-18 1995-11-14 Motorola, Inc. Method for plating using nested plating buses and semiconductor device having the same
US5650660A (en) * 1995-12-20 1997-07-22 Intel Corp Circuit pattern for a ball grid array integrated circuit package
JP3050807B2 (ja) * 1996-06-19 2000-06-12 イビデン株式会社 多層プリント配線板
US5812379A (en) * 1996-08-13 1998-09-22 Intel Corporation Small diameter ball grid array pad size for improved motherboard routing
JP2000100851A (ja) * 1998-09-25 2000-04-07 Sony Corp 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法

Also Published As

Publication number Publication date
KR19990045494A (ko) 1999-06-25
JPH11150158A (ja) 1999-06-02
EP0921567A2 (en) 1999-06-09
DE69831467D1 (de) 2005-10-13
US6271478B1 (en) 2001-08-07
EP0921567B1 (en) 2005-09-07
DE69831467T2 (de) 2006-02-23
EP0921567A3 (en) 2000-05-10

Similar Documents

Publication Publication Date Title
JP3466443B2 (ja) 多層回路基板
JP3386977B2 (ja) 多層回路基板
JP3380151B2 (ja) 多層回路基板
KR101218011B1 (ko) 플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법
US20100237492A1 (en) Semiconductor device and method for designing the same
JPH07272932A (ja) プリントインダクタ
EP1075026A2 (en) Multilayer circuit board layout
JP2000174153A (ja) 多層配線基板
EP1714530B1 (en) Method for increasing a routing density for a circuit board and such a circuit board
KR101033169B1 (ko) 다층 배선 기판
JP2005166794A (ja) 部品パッケージとプリント配線基板および電子機器
JP3610262B2 (ja) 多層回路基板及び半導体装置
JP3462385B2 (ja) 多層回路基板
CN113035864B (zh) 电源配置结构、集成电路器件和电子设备
JPH11297885A (ja) 多層回路基板
JPH11260955A (ja) 多層回路基板
JP2006339335A (ja) 半導体装置
JP2009164294A (ja) 多層回路基板および半導体装置
JP2017163011A (ja) プリント配線板、プリント回路板及び電子機器
JPH11283832A (ja) インダクタ

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees