-
Die
vorliegende Erfindung betrifft eine Mehrlagenleiterplatte zur Befestigung
an einem elektronischen Bauteil, wie z. B. ein Halbleiterchip, der
in der Form eines Gebiets-Arrays angeordnete Anschlusselektroden
aufweist, oder eine Halbleitervorrichtung, die externe Verbindungsanschlüsse aufweist,
die in der Form eines Gebiets-Arrays angeordnet sind, wie z. B.
in einer gleichmäßigen Gitteranordnung
oder auf gleichmäßig versetzte
Weise.
-
Bei
modernen Halbleitervorrichtungen werden die logischen Vorrichtungen
in hohem Maß funktional
und stark integriert, besitzen mehr Eingänge und Ausgänge und
sind immer dichter befestigt. Daher sind Produkte hergestellt worden,
um ein Fehlen von Raum zum Bilden von Elektroden zu kompensieren,
indem Elektroden als Gebiets-Array
auf der Elektroden bildenden Oberfläche eines Halbleiterchips angeordnet
werden.
-
11 veranschaulicht
ein Beispiel, bei dem ein Halbleiterchip 4 auf einer Leiterplatte 5 befestigt ist,
die auf einer gewöhnlichen
Flip-Chip-Verbindung beruht. Der Halbleiterchip 4 weist
Elektroden 6 auf, die an peripheren Rändern desselben angeordnet sind.
Schaltkreismuster 7 sind mit jeder Elektrode 6 in einer
einzelnen Ebene verbunden.
-
12 veranschaulicht
die Anordnung von Verdrahtungsstellen 8 auf einer Leiterplatte
zur Befestigung eines Halbleiterchips und die Anordnung von Schaltkreismustern 7,
die ausgehend von den Verdrahtungsstellen 8 gezogen sind.
Bei diesem Beispiel sind die Verdrahtungsstellen 8 in zwei
Folgen angeordnet, ist jedes Schaltkreismuster 7 zwischen den
Verdrahtungsstellen verlaufend gezogen; d. h. das Schaltkreismuster 7 ist
ausgehend von jeder Verdrahtungsstelle 8 auf einer einzelnen
Oberfläche
gezogen.
-
Wenn
die Elektroden in vielen Folgen in den Längs- und Querrichtungen auf
der Elektroden bildenden Oberfläche
angeordnet sind, ist es jedoch nicht länger möglich, die Verdrahtung ausgehend
von jeder Verdrahtungsstelle auf der Oberfläche in Rich tung zu der äußeren Seite
zu führen,
auch wenn dies abhängig
von dem Abstand zwischen den Verdrahtungsstellen und der Anzahl
der Verdrahtungsstellen variieren kann.
-
Um
dieses Problem zu lösen,
ist ein Verfahren vorgeschlagen worden, gemäß dem die Leiterplatte zur
Befestigung eines Halbleiterchips in vielen Schichten ausgebildet
ist und Schaltkreismuster der laminierten Leiterplatte in geeigneter
Weise angeordnet sind, um alle Elektroden auf dem Halbleiterchip mit
den Schaltkreismustern elektrisch zu verbinden. 13 veranschaulicht
ein Beispiel, wo ein Halbleiterchip 4, auf dem die Elektroden 6 als
Gebiets-Array angeordnet sind, auf einer Mehrlagenleiterplatte befestigt
ist. Indem diese Mehrlagenleiterplatte verwendet wird, ist es möglich, jede
Elektrode 6 mit den Schaltkreismustern 7, 7a elektrisch
zu verbinden, obwohl der Halbleiterchip 4 Elektroden 6 aufweist,
die als Gebiets-Array angeordnet sind. In 13 bezeichnet
das Bezugszeichen 7a ein Schaltkreismuster einer inneren
Schicht, bezeichnen 5a bis 5d erste bis vierte
Leiterplatten und bezeichnet das Bezugszeichen 9 externe
Verbindungsanschlüsse.
-
Wenn
der Halbleiterchip, der Elektroden aufweist, die als Gebiets-Array
angeordnet sind, an der Leiterplatte zu befestigen ist, müssen nur
etwa zwei Leiterplatten aufeinander laminiert werden, vorausgesetzt,
die Anzahl der Elektroden ist nicht sehr groß. Wenn der Halbleiterchip
jedoch viele Anschlussstifte aufweist, wie z. B. 30 × 30 Anschlussstifte
oder 40 × 40
Anschlussstifte, müssen
6 bis 10 Leiterplatten aufeinander laminiert werden.
-
Wenn
eine Mehrzahl an Leiterplatten, auf denen die Schaltkreismuster
sehr dicht ausgebildet sind, laminiert werden sollen, um eine Mehrlagenleiterplatte
herzustellen, wird ein Verdrahtungsverfahren hoher Dichte verwendet,
wie z. B. ein Aufbauverfahren (engl: Build-up-Verfahren). Diese
Verfahren weisen jedoch hinsichtlich Ertrag der Produkte, Zuverlässigkeit
und Kosten der Herstellung bedeutsame Probleme auf. Das heißt, wenn
viele Leiterplatten aufeinander zu laminieren sind, sollten die
Platten nacheinander so laminiert werden, dass elektrische Verbindungen
durch Durchkon taktierungen hergestellt werden müssen, die in jeder Leiterplatte
zwischen den Schaltkreismustern und zwischen den Schaltkreismustern
entlang der Leiterplatten ausgebildet sind. Daher wäre ein hohes
Maß an
Präzision erforderlich.
Derzeit bieten derartige Verfahren jedoch kein hohes Maß an Zuverlässigkeit.
Wenn viele Leiterplatten zu laminieren sind, ist es ferner erforderlich,
dass keine der Leiterplatten fehlerhaft ist, was eine weitere erhöhte technische
Schwierigkeit mit sich bringt.
-
Um
eine Mehrlagenleiterplatte zu erzeugen, die ein gutes Ergebnis beibehält, wäre daher
eine Verringerung der Anzahl von Verdrahtungsschichten eine wirksame
Lösung.
-
Die
vorliegende Erfindung betrifft eine Mehrlagenleiterplatte zur Befestigung
auf einem elektronischen Bauteil, wie z. B. ein Halbleiterchip,
der nicht weniger als 40 × 40
Anschlussstifte, die in der Form eines Gebiets-Arrays angeordnet
sind, auf der Seite der Befestigungsoberfläche aufweist, oder wie z. B. eine
Halbleitervorrichtung, die Elektroden aufweist, die in der Form
eines Gebiets-Arrays an der Seite der Befestigungsoberfläche angeordnet
sind.
-
Daher
ist es eine Aufgabe der vorliegenden Erfindung, ungeachtet einer
erhöhten
Anzahl von aufeinander zu laminierenden Leiterplatten, eine Mehrlagenleiterplatte
zur Befestigung auf einem solchen Halbleiterchip oder Halbleitervorrichtung
bereitzustellen, die ein verbessertes Ergebnis bei der Herstellung
der Mehrlagenleiterplatte hervorbringt und die als in hohem Maß zuverlässiges Produkt
verwendet werden kann.
-
Die
vorliegende Erfindung stellt eine Mehrlagenleiterplatte, die durch
Laminieren einer Mehrzahl von Leiterplatten hergestellt ist, die
jeweils eine Leiterplatte aufweisen, die umfasst:
Mehrlagenleiterplatte,
die durch Laminieren einer Mehrzahl von Leiterplatten hergestellt
ist, wobei jede Leiterplatte umfasst:
ein Substrat mit einer
Oberfläche;
einer
Mehrzahl von Verdrahtungsstellen (12) und/oder Durchkontaktierungen
(14), die in der Form eines Gebiets-Arrays auf der Oberfläche des
Substrats ange
ordnet sind; und
Schaltkreismuster (10)
auf der Oberfläche
des Substrats, die jeweils ein Ende aufweisen, das mit einer der Verdrahtungsstellen
und/oder Durchkontaktierungen verbunden ist, wobei sich das andere
Ende über
den Bereich hinaus erstreckt, wo die Verdrahtungsstellen und/oder
Durchkontaktierungen in der Form des Gebiets-Arrays angeordnet sind;
wobei
ein Schaltkreismuster (10) zwischen zwei aufeinanderfolgend
angeordneten, benachbarten Verdrahtungsstellen (12) und/oder
Durchkontaktierungen (14) in dem Gebiets-Array untergebracht
ist, und wobei vier Schaltkreismuster (10) zwischen zwei
abwechselnd angeordneten benachbarten Verdrahtungsstellen (12)
und/oder Durchkontaktierungen (14) in dem Gebiets-Array
untergebracht sind, wo die dazwischen liegende Verdrahtungsstelle
und/oder Durchkontaktierung fehlt; wobei:
eine erste der Leiterplatten
(1) eine Mehrzahl der Verdrahtungsstellen und/oder
Durchkontaktierungen aufweist, die in Spalten- und Reihenrichtungen
gleich beabstandet angeordnet sind, um ein Gebiets-Array zu bilden,
das einer Anordnung von Elektroden an einer elektronischen Vorrichtung
entspricht, die bei Verwendung auf der Leiterplatte befestigt ist,
so dass Elektroden mit den entsprechenden Verdrahtungsstellen und/oder
Durchkontaktierungen elektrisch verbunden sind;
wobei die erste
Leiterplatte Schaltkreismuster (10) aufweist, die mit allen
Verdrahtungsstellen (12) und/oder Durchkontaktierungen
(14) verbunden sind, die in einem ersten Ring positioniert
sind, der den äußersten
Umfang des Gebiets-Arrays bildet, und die mit ausgewählten Verdrahtungsstellen
und/oder Durchkontaktierungen (12b, 12c, 14b, 14c)
abwechselnd verbunden sind, die in den zweiten und dritten Ringen
der Gebiets-Anordnung angeordnet sind;
eine zweite der Leiterplatten
(2) eine Mehrzahl der Verdrahtungsstellen und/oder
Durchkontaktierungen aufweist, die in einem Gebiets-Array angeordnet
sind, um den Verdrahtungsstellen und/oder Durchkontaktierungen der
ersten Leiterplatte zu entsprechen, mit denen keine Schaltkreismuster
der ersten Leiterplatte verbunden sind;
wobei die zweite Leiterplatte
Schaltkreismuster (10), die mit allen in dem zweiten Ring
positionierten Verdrahtungsstellen und/oder Durchkontaktierungen (12b, 14b)
verbunden sind, die den Verdrahtungsstellen und/oder Durchkontaktierungen
der ersten Leiterplatte entsprechen, mit denen keine Schaltkreismuster
auf der ersten Leiterplatte verbunden sind, und Schaltkreismuster
(10) aufweist, die mit allen Verdrahtungsstellen und/oder
Durchkontaktierungen verbunden sind, die in den vierten und fünften Ringen
des Gebiets-Arrays positioniert sind;
eine dritte der Leiterplatten
(3) eine Mehrzahl der Verdrahtungsstellen und/oder
Durchkontaktierungen aufweist, die so angeordnet sind, dass sie
den Verdrahtungsstellen und/oder Durchkontaktierungen der zweiten
Leiterplatte entsprechen, mit denen keine Schaltkreismuster der
zweiten Leiterplatte verbunden sind;
wobei die dritte Leiterplatte
Schaltkreismuster (10), die mit allen in dem dritten Ring
positionierten Verdrahtungsstellen und/oder Durchkontaktierungen verbunden
sind, die Verdrahtungsstellen und/oder Durchkontaktierungen der
ersten Leiterplatte entsprechen, mit denen keine Schaltkreismuster
auf der ersten Leiterplatte verbunden sind, und Schaltkreismuster
(10) aufweist, die mit allen Verdrahtungsstellen und/oder
Durchkontaktierungen verbunden sind, die in den sechsten und siebten
Ringen des Gebiets-Arrays positioniert sind.
-
Die
Leiterplatte kann auch aufweisen:
Eine Mehrlagenleiterplatte
nach Anspruch 1, ferner mit vierten, fünften und sechsten Leiterplatten,
wobei die vierten, fünften
und sechsten Leiterplatten Schaltkreismuster aufweisen, die denjenigen
der ersten, zweiten bzw. dritten Leiterplatten entsprechen, aber mit
den achten bis vierzehnten Ringen des Gebiets-Arrays entsprechend
verbunden sind.
-
Vorzugsweise
weist die laminierte Leiterplatte eine abschließende Mehrlagenleiterplatte
gemäß Anspruch
1 oder 2 auf, wobei eine Endleiterplatte (4) Schaltkreismuster
(10) aufweist, die mit allen Verdrahtungsstellen und/oder
Durchkontaktierungen (14h, 14i) verbunden sind,
die in den innersten oder vorletzten Ringen des Array-Gebiets positioniert sind.
-
Spezielle
Ausführungsformen
gemäß dieser Erfindung
sind nun unter Bezugnahme auf die beigefügten Zeichnungen beschrieben,
in denen:
-
1 eine
Ansicht ist, die in einer Ebene eine Anordnung von Schaltkreismustern
auf einer ersten Leiterplatte in einer Mehrlagenleiterplatte gemäß einer
Ausführungsform
der vorliegenden Erfindung veranschaulicht;
-
2 bis 4 Ansichten
sind, die jeweils in einer Ebene die Anordnungen von Schaltkreismustern
der zweiten bis vierten Leiterplatten gemäß der Ausführungsform veranschaulichen;
-
5 bis 8 Querschnittsansichten
sind, die jeweils die Anordnung der Schaltkreismuster der ersten
bis vierten Leiterplatten gemäß der Ausführungsform
veranschaulichen;
-
9(a) und 9(b) Diagramme
sind, die die Anordnung von Schaltkreismustern veranschaulichen,
bei denen die Verdrahtungsstellen entfernt sind;
-
10 eine
Ansicht ist, die Anordnung von Verbindungsbereichen eines elektronischen
Bauteils ist, wie z. B. ein Halbleiterchip, veranschaulicht;
-
11 eine
Ansicht ist, die ein Verfahren veranschaulicht, einen Halbleiterchip
gemäß der Flip-Chip-Verbindung
anzubringen;
-
12 eine
Ansicht ist, die ein herkömmliches
Beispiel veranschaulicht, bei dem Schaltkreismuster mit den Verdrahtungsstellen
verbunden sind; und
-
13 eine
Querschnittsansicht ist, die einen herkömmlichen Zustand veranschaulicht,
bei dem ein Halbleiterchip auf einer Mehrlagenleiterplatte befestigt
ist.
-
Die
Mehrlagenleiterplatte gemäß der vorliegenden
Erfindung soll die Anzahl von Leiterplatten zur Befestigung eines
elektronischen Bauteils erhöhen,
das viele Elektroden aufweist, die in der Form eines Gebiets-Arrays
angeordnet sind, indem eine Anordnung von Schaltkreismustern auf
jeder Leiterplatte entworfen wird, die die Mehrlagenleiterplatte
bildet, und die Herstellung der Mehrlagenleiterplatte erleichtern.
Eine Anordnung der auf jeder Leiterplatte bereitgestellten Schaltkreismuster
wird nun konkret beschrieben.
-
Das
elektronische Bauteil steht vertretend für einen Halbleiterchip oder
eine Halbleitervorrichtung mit einem darauf befestigten Halbleiterchip,
die jeweils Elektroden oder externe Verbindungsanschlüsse aufweisen,
die in der Form eines "Gebiets-Arrays" angeordnet sind.
Die Schaltkreismuster sind diejenigen, die an einem Ende einer Seite
mit einer Elektrode oder einem externen Verbindungsanschluss des Bauteils
verbunden sind und jeweils an dem anderen Ende der anderen Seite
ausgehend von einem Bereich nach außen gezogen sind, wo die externe
Elektrode oder Verbindungsanschluss angeordnet ist.
-
Bei
der Mehrlagenleiterplatte gemäß der vorliegenden
Erfindung führt
ein Zustand, die Schaltkreismuster zu ziehen oder anzuordnen, zu
dem anfänglichen
Zustand mit den vier Leiterplatten als Einheit zurück. Dabei
beschäftigt
sich die folgende Beschreibung mit der Bildung der vierten Leiterplatte, bei
der sich die Anordnung der Schaltkreismuster einmal umkehrt. Die
gleiche Idee kann jedoch auf gleiche Weise auf den Fall angepasst
werden, bei dem die Mehrlagenleiterplatte durch fünf oder
mehr Leiterplatten gebildet ist.
-
1 bis 4 veranschaulichen
die Anordnungen von Schaltkreismustern auf den ersten bis vierten
Leiterplatten und 5 bis 8 veranschaulichen
im Querschnitt die Schaltkreismuster auf diesen Leiterplatten.
-
1 veranschaulicht
die Anordnung (Ziehverfahren) von Schaltkreismustern 10,
die auf einer ersten Leiterplatte in der Mehrlagenleiterplatte ausgebildet
sind. Die Mehrlagenleiterplatte dieser Ausführungsform sitzt auf einem
elektronischen Bauteil, das Verbindungsbereiche, wie z. B. Elektroden,
aufweist, die in der Form eines Gitters angeordnet sind. Auf der
ersten Leiterplatte sind Verdrahtungsstellen 12 in der
Form eines Gitters angeordnet, um zu der Teilung der Anordnung von
Verbindungsbereichen zu passen. Bezugnehmend auf 10 sind
Verbindungsbereiche, wie z. B. Elektroden, in einer vorbestimmten
Anzahl von Reihen und in einer vorbestimmten Anzahl von Spalten
auf der Befestigungsoberfläche
eines Gegenstands angeordnet, der befestigt ist, wie z. B. einer
Halbleiterchip. Auf der ersten Leiterplatte der Mehrlagenleiterplatte
sind die Verdrahtungsstellen 12 angeordnet, wobei die gleiche Anordnung
wie die der Verbindungsbereiche beibehalten wird. 1 veranschaulicht
einen Teil des Bereichs, wo die Verdrahtungsstellen 12 angeordnet sind.
-
In 1 bezeichnet
das Bezugszeichen 14 Positionen zum Anordnen der Durchkontaktierungen, durch
die die Verdrahtungsstellen 12 der ersten Leiterplatte
mit den Schaltkreismustern der zweiten Leiterplatte oder der dritten
und vierten Leiterplatten elektrisch verbunden sind.
-
Abhängig von
dem Herstellungsverfahren sind die Durchkontaktierungen bei der
Mehrlagenleiterplatte an den gleichen Stellen wie die Verdrahtungsstellen 12 oder
an Positionen lateral von den Positionen der Verdrahtungsstellen 12 versetzt
ausgebildet, wie gezeigt. Es ist nicht erforderlich, die Durchkontaktierungen 14 für die Verdrahtungsstellen 12 auszubilden,
mit denen die Schaltkreismuster 10 auf der ersten Leiterplatte
bereits verbunden worden sind. Daher sind die Positionen zum Anordnen
der Durchkontaktierungen 14 für derartige Verdrahtungsstellen 12 nicht
gezeigt.
-
Die
Anordnung von Schaltkreismustern 10 auf der in 1 gezeigten,
ersten Leiterplatte weist das Merkmal auf, dass die Schaltkreismuster 10 mit jeder
Verdrahtungsstelle 12a in dem äußersten Ring von Verdrahtungsstellen
von den Verdrahtungsstellen verbunden sind, die in der Form eines
Gebiets-Arrays angeordnet sind, wobei die Schaltkreismuster 10 ausgehend
von den Verdrahtungsstellen 12b des zweiten Rings, die
sich an der Innenseite befinden, und ausgehend von den Verdrahtungsstellen 12c des
dritten Rings abwechselnd gezogen sind, die sich noch weiter innerhalb
derselben befinden. Die Schaltkreismuster 10 sind ausgehend
von den Verdrahtungsstellen 12b, 12c des zweiten
und dritten Rings auf die gleiche Weise wie bei dem herkömmlichen
Verfahren an den benachbarten Verdrahtungsstellen vorbeiführend gezogen.
-
Indem
die Schaltkreismuster 10 ausgehend von den Verdrahtungsstellen 12b des
zweiten Rings und ausgehend von den Verdrahtungsstellen 12c des
dritten Rings, wie oben beschrieben, abwechselnd gezogen sind, bleiben
alle anderen Verdrahtungsstellen 12b, 12c der
Ringe übrig,
wo die Verdrahtungsstelle 12b des zweiten Rings und die
Verdrahtungsstellen 12c des dritten Rings angeordnet sind.
Die verbleibenden Verdrahtungsstellen 12b und 12c sind
durch die Durchkontaktierungen 14 mit der nächsten Leiterplatte
elektrisch verbunden. Die mit den Verdrahtungsstellen 12b verbundenen
Durchkontaktierung 14b sind, im Gegensatz zu der Anordnung
anderer Durchkontaktierungen 14, in Richtung zu der äußeren Seite
relativ zu den Verdrahtungsstellen 12b versetzt angeordnet.
Das heißt,
Spielraum für
die Anordnung von Schaltkreismustern 10 freizulassen, die
auf den zweiten und nachfolgenden Leiterplatten angeordnet sind.
-
5 veranschaulicht
die Anordnung der Schaltkreismuster 10 der ersten Leiterplatte
betrachtet ausgehend von einer Querschnittsrichtung der Mehrlagenleiterplatte.
Auf der ersten Leiterplatte sind die Schaltkreismuster 10 mit
den Verdrahtungsstellen 12 des ersten Rings, den Verdrahtungsstellen 12 des
zweiten Rings und mit den Verdrahtungsstellen 12 des dritten
Rings an der Innenseite desselben verbunden.
-
2 veranschaulicht
die Anordnung von Schaltkreismustern 10, die auf einer
zweiten Leiterplatte in der Mehrlagenleiterplatte ausgebildet sind. Auf
der zweiten Leiterplatte sind die Schaltkreismuster 10 ausgehend
von Verdrahtungsstellen gezogen, die sich von denjenigen unterscheiden,
von denen ausgehend die Muster 10 auf der ersten Leiterplatte gezogen
sind. Die zweite und nachfolgende Leiterplatten sind mit den Verdrahtungsstellen 12 der
ersten Leiterplatte über
die Durchkontaktierungen 14 elektrisch verbunden. Bei den
zweiten und nachfolgenden Leiterplatten sind daher die Durchkontaktierungen 14 und
die Schaitkreismuster 10 miteinander verbunden. Daher veranschaulicht
die Zeichnung einen Zustand, in dem die Durchkontaktierungen 14 und
die Schaltkreismuster 10 miteinander verbunden sind.
-
Auf
der zweiten Leiterplatte sind Durchkontaktierungen 14b und 14c,
die mit den Verdrahtungsstellen 12b, 12c elektrisch
verbunden sind, mit denen kein Schaltkreismuster 10 auf
der ersten Leiterplatte verbunden ist, und Durchkontaktierungen 14 ausgebildet,
die mit den verbleibenden Verdrahtungsstellen 12 auf der
ersten Leiterplatte elektrisch verbunden sind.
-
Die
Anordnung von Schaltkreismustern 10 auf der zweiten Leiterplatte
weist das Merkmal auf, wonach die Schaltkreismuster 10 ausgehend
von den Durchkontaktierungen 14b, die mit den Verdrahtungsstellen 12b des
zweiten Rings verbunden sind, gezogen sind, aber kein Schaltkreismuster 10 mit den
Durchkontaktierungen 14c verbunden ist, die mit den Verdrahtungsstellen 12 des
dritten Rings verbunden sind, und die Schaltkreismuster 10 mit
den Durchkontaktierungen 14d, 14e verbunden sind,
die mit den Verdrahtungsstellen des vierten Rings und des fünften Rings
verbunden sind, die sich weiter in Richtung zu der Innenseite befinden.
-
Die
Durchkontaktierung 14b, die den Verdrahtungsstellen 12b des
zweiten Rings entsprechen, sind an der äußersten Seite auf der zweiten Leiterplatte
angeordnet. Daher gibt es keine Beschränkung beim Verbinden der Schaltkreismuster 10 mit
diesen Durchkontaktierungen 14b. Wie oben beschrieben sind
die Schaltkreismuster 10 auf der zweiten Leiterplatte mit
den Durchkontaktierungen 14d und 14e des vierten
Rings und des fünften
Rings verbunden. Wie dargestellt, beruht ein Merkmal hier darin,
dass die Schaltkreismuster 10 mit jeder Durchkontaktierung 14d des
vierten Rings und mit jeder Durchkontaktierung 14e des
fünften
Rings verbunden sind.
-
6 veranschaulicht
den Umstand, dass die Schaltkreismuster 10 auf der zweiten
Leiterplatte mit den Verdrahtungsstellen über die Durchkontaktierungen 14d und 14e elektrisch
verbunden sind und die Schaltkreismuster 10 mit den übrigen Verdrahtungsstellen
auf der ersten Leiterplatte über
die Durchkontaktierungen 14b elektrisch verbunden sind.
-
Wie
oben beschrieben sind die Schaltkreismuster 10 mit jeder
Durchkontaktierung 14d, 14e des vierten Rings
und des fünften
Rings aufgrund des Umstands verbunden, dass die Schaltkreismuster 10 zum
Zeitpunkt der Anordnung der Schaltkreismuster 10 auf der
ersten Leiterplatte abwechselnd mit den Verdrahtungsstellen 12b, 12c des
zweiten Rings und des dritten Rings verbunden werden. Das heißt, der Umstand,
dass die Verdrahtungsstellen 12b und 12c abwechselnd
ausgelassen werden, bedeutet, dass unbesetzte Räume aufgrund der Entfernung
der Verdrahtungsstellen 12b und 12c in dem zweiten
Ring und den dritten Ring abwechselnd beibehalten werden.
-
Wie
viele Schaltkreismuster 10 in einem vorbestimmten Raum
beim Auslegen der Schaltkreismuster 10 auf einer Leiterplatte,
die die Mehrlagenleiterplatte bildet, hindurchgeführt werden
können, dient
als Referenz zur Beurteilung, ob die Anzahl von Leiterplatten der
Mehrlagenleiterplatte effizient erhöht werden kann oder nicht.
Bei dieser Ausführungsform
sind die Verdrahtungsstellen 12b, 12c des zweiten
Rings und des dritten Rings auf der ersten Leiterplatte abwechselnd
ausgewählt,
um Freiraum zu gewährleisten,
um die Schaltkreismuster 10 so zu führen, dass die Schaltkreismuster 10 effizient
angeordnet werden können.
-
Die
Breite der Schaltkreismuster, der Zwischenraum zwischen den Schaltkreismustern,
der Durchmesser der Verdrahtungsstellen und die Teilung zwischen
den Verdrahtungsstellen sind vorab in Abhängigkeit der Produkte festgelegt
worden und die Schaltkreismuster sind so ausgelegt, dass sie unter diesen
Bedingungen zwischen den Verdrahtungsstellen verlaufend gezogen
werden.
-
Bei
einer einfachen Form, Schaltkreismuster anzuordnen, kann nur ein
Schaltkreismuster zwischen den Verdrahtungsstellen hindurch geführt werden.
Ob spezielle Verdrahtungsstellen besser entfernt werden oder nicht,
wird in diesem Fall abhängig davon
festgelegt, ob die Anzahl der Schaltkreismuster als Ergebnis der
Entfernung der Verdrahtungsstellen so erhöht werden kann, dass sie größer als die
ursprünglich
ausgelegte Anzahl der Schaltkreismuster ist. Wenn eine erhöhte Anzahl
an Schaltkreismustern aufgrund der Entfernung der speziellen Verdrahtungsstellen
hindurch geführt
werden kann, wird die Vorrichtung ausgelegt, um auf geeignete Weise die
Verdrahtungsstellen zu entfernen, so dass die Anzahl der Leiterplatten,
die die Mehrlagenleiterplatte bilden, verringert werden kann.
-
9(a) und 9(b) veranschaulichen
ein einfaches Beispiel, bei dem die Schaltkreismuster 10 angeordnet
sind. 9(a) veranschaulicht den Fall, bei
dem die Verdrahtungsstelle 12 in einer dazwischenliegenden
Position vorhanden ist, was es ermöglicht, drei Schaltkreismuster 10 zu
ziehen. 9(b) veranschaulicht den Fall,
bei dem die dazwischen liegende Verdrahtungsstelle 12 entfernt
ist, was es ermöglicht,
vier Schaltkreismuster 10 zu ziehen. Wenn die Schaltkreismuster 10 in
einer Anzahl größer als
die ursprünglich
vorgesehene aufgrund einer Entfernung der Verdrahtungsstellen 12 gezogen werden
können,
dann ist daher die Entfernung der Verdrahtungsstellen 12 beim
Verringern der Anzahl der Leiterplatten der Mehrlagenleiterplatte
wirksam.
-
Bei
der Mehrlagenleiterplatte dieser Ausführungsform wird von den drei
Verdrahtungsstellen 12 eine dazwischenliegende Verdrahtungsstelle 12 entfernt,
was es er laubt, vier Schaltkreismuster 10 zwischen den
Verdrahtungsstellen 12 zu ziehen. Wie in 2 gezeigt
können
daher die Schaltkreismuster 10 mit allen der Durchkontaktierungen 14d, 14e des vierten
Rings und des fünften
Rings verbunden werden.
-
Wenn
die Verdrahtungsstellen zur Beibehaltung eines gleichen Abstands
mit einer Anzahl von "n" angeordnet sind
und wenn die dazwischen liegenden Verdrahtungsstellen der Anzahl
von "(n – 2)" abgesehen von den
Verdrahtungsstellen an den zwei äußersten
Enden nicht vorhanden sind, dann ist die Anzahl "m" der
Leitungen, die an den zwei äußersten Enden
zwischen den Verdrahtungsstellen hindurchgeführt (angeordnet) werden können, abgesehen von
den Leitungen der Verdrahtungsstellen an den äußersten Enden, gegeben durch
die Formel m = {(Verdrahtungsstellenteilung) × (n – 1) – (Verdrahtungsstellendurchmesser) – (Raum
zwischen Mustern)}/(Musterbreite) + (Raum zwischen Mustern)wobei "Verdrahtungsstellenteilung" ein Abstand zwischen
den Mittelpunkten der Verdrahtungsstellen ist, "Verdrahtungsstellendurchmesser" ein Durchmesser der
Verdrahtungsstelle ist und "Raum
zwischen Mustern" ein
minimaler Abstand ist, der zwischen benachbarten Schaltkreismustern
eingehalten werden muss.
-
Berücksichtigt
man, dass nur ein Schaltkreismuster zwischen den benachbarten Verdrahtungsstellen
hindurch geführt
werden kann, dann ist die Anzahl "k" von
Schaltkreismustern, die zwischen den Verdrahtungsstellen an zwei
Enden angeordnet werden können,
gegeben durch k = (n – 1) + (n – 2) = 2n – 3.
-
Dies
bedeutet, dass es "(n – 1)" Kanäle gibt, die
den Durchgang von Schaltkreismustern zwischen den Verdrahtungsstellen
einer Anzahl von "n" erlauben, dass es
eine Anzahl von "n – 2)" dazwischen liegenden
Verdrahtungsstellen gibt, abgesehen von den Verdrahtungsstellen
an den beiden Enden, und dass ein Schaltkreismuster ausgehend von
jeder dieser Verdrahtungsstellen gezogen werden kann.
-
Beim
Vergleich von "m" mit "(k + 1)" wenn m < (k + 1), wird keine
Wirkung erreicht, um die Schaltkreismuster zu erhöhen, auch
wenn alle dazwischen liegenden Verdrahtungsstellen von den Verdrahtungsstellen
einer Anzahl von "n" entfernt sind. Wenn m ≤ (k + 1) wird
anderseits ein Effekt zum Erhöhen der
Schaltkreismuster erreicht, wenn die dazwischen liegenden Verdrahtungsstellen
entfernt sind.
-
Um
eine Mehrlagenleiterplatte unter Verwendung einer kleinstmöglichen
Anzahl an Leiterplatten aufzubauen, wird daher eine minimale ganze
Zahl "n", die m ≥ (k + 1) liefert,
als Parameter gewählt
und die Schaltkreismuster werden gemäß dem Wert "n" angeordnet.
-
3 veranschaulicht
die Anordnung von Schaltkreismustern 10 auf der dritten
Leiterplatte. Die Schaltkreismuster 10 auf der dritten
Leiterplatte sind mit den Durchkontaktierungen 14c, die
mit den Verdrahtungsstellen 12c des dritten Rings elektrisch
verbunden sind, die auf der ersten Leiterplatte ausgelassen wurden,
und mit den Durchkontaktierungen 14f, 14g des
sechsten Rings und des siebten Rings verbunden. Da die Durchkontaktierungen 14c an
der äußersten
Seite angeordnet sind, gibt es keine Einschränkung beim Verbinden der Schaltkreismuster 10 mit
diesen Durchkontaktierungen 14c. Wie bei den Durchkontaktierungen 14f, 14g des
sechsten Rings und des siebten Rings können die Schaltkreismuster 10,
wie diejenigen der zweiten Leiterplatte, mit allen der Durchkontaktierungen 14f, 14g verbunden
werden. Das heißt,
dass, indem die Anordnung der Schaltkreismuster 10 auf
der zweiten Leiterplatte bewerkstelligt wird, es keine Einschränkung beim Ziehen
der Schaltkreismuster 10 ausgehend von den Durchkontaktierungen 14b, 14d, 14e gibt,
die an der äußeren Seite
der Durchkontaktierung 14f, 14g angeordnet sind.
-
7 veranschaulicht
den Fall, bei dem die Schaltkreismuster 10 mit den Durchkontaktierungen 14f, 14g des
sechsten Rings und des siebten Rings auf der dritten Leiterplatte
verbunden sind und die Schaltkreismuster 10 über die
Durchkontaktierung 14d mit den auf der ersten Leiterplatte
frei gelassenen Verdrahtungsstellen 12c elektrisch verbunden sind.
-
4 veranschaulicht
die Anordnung von Schaltkreismustern 10 auf der vierten
Leiterplatte. Auf der vierten Leiterplatte sind nur die Durchkontaktierungen 14h, 14i des
achten Rings und des neunten Rings des Innenumfangs frei gelassen.
Daher können
die Schaltkreismuster 10 gemäß einem gewöhnlichen Anordnungsverfahren
mit allen der Durchkontaktierungen 14h, 14i verbunden
werden.
-
8 veranschaulicht
den Fall, bei dem die Durchkontaktierung 14h, 14i mit
den Schaltkreismustern 10 verbunden sind und die Verdrahtungsstellen 12 der
ersten Leiterplatte über
die Durchkontaktierungen 14h, 14i mit den Schaltkreismustern 10 elektrisch
verbunden sind.
-
Wie
oben beschrieben, sind die äußersten Verdrahtungsstellen 12 auf
der vierten Leiterplatte in einer Reihe angeordnet, d. h. es wird
angenommen, dass sie sich in dem anfänglichen Zustand befinden. Dieser
Zustand ist der gleiche wie der, bei dem die Schaltkreismuster 10 ausgehend
von den Verdrahtungsstellen 12, die in der Form eines Gebiets-Arrays angeordnet
sind, neu gezogen werden. Wenn die Verdrahtungsstellen 12 ferner
an der inneren Seite angeordnet sind, werden die Schaltkreismuster 10 für die Verdrahtungsstellen
der inneren Seite auf die gleiche Weise wie bei der oben genannten
Ausführungsform
angeordnet. Beispielsweise werden die Schaltkreismuster 10 für die vierte
Leiterplatte auf die völlig
gleiche Weise wie auf der ersten Leiterplatte angeordnet. Die Schaltkreismuster
für die
fünfte
Leiterplatte werden auf die völlig
gleiche Weise wie die Schaltkreismuster 10 auf der zweiten
Leiterplatte angeordnet.
-
Gemäß der Mehrlagenleiterplatte
der vorliegenden Erfindung, wie oben beschrieben, werden die Anordnungen
des Schaltkreismusters 10 jedes Mal nach drei Leiterplatten
wiederholt, um schließlich eine
Mehrlagenstruktur zu bilden.
-
Wenn
die Anzahl von Verdrahtungsstellen, die in der Form eines Gebiets-Arrays
angeordnet sind, nicht groß ist,
können
die Schaltkreismuster jedoch mit allen der Verdrahtungsstellen bis
zu der vierten Leiterplatte verbunden werden. Das bedeutet, dass,
wenn die Anzahl von Verdrahtungsstellen in neun Ringen vorliegt,
wie aus der Beschreibung unter Bezugnahme auf 1 bis 4 verständlich, die
Schaltkreismuster mit jeder Verdrahtungsstelle auf der vierten Leiterplatte
verbunden werden können.
Im Fall eines Produkts, bei dem die Elektroden (Verdrahtungsstellen)
in einem Bereich mit quadratischer Form ausschließlich des
Teils angeordnet sind, wo 30 × 30
Anschlussstifte an der äußeren Seite
angeordnet sind und 12 × 12
Anschlussstifte an der inneren Seite angeordnet sind, können die
Schaltkreismuster unter Verwendung der oben genannten Struktur mit
vier Leiterplatten mit jeder Verdrahtungsstelle verbunden werden.
-
Wie
oben beschrieben, kann die Mehrlagenleiterplatte gemäß der vorliegenden
Erfindung insbesondere für
eine Vorrichtung effektiv verwendet werden, die mit einer Anzahl
von Verdrahtungsstellen befestigt ist, die nicht größer als
neun Folgen sind.
-
Bei
der Mehrlagenleiterplatte der vorliegenden Erfindung werden ferner
die Schaltkreismuster 10 nach einander von der äußeren Seite
gezogen, was einen Vorteil dahingehend bietet, die Reihenfolge beim
Ziehen nicht stark zu ändern.
-
Außerdem kann
beruhend auf einem relativ einfachen Verfahren, die Schaltkreismuster 10 anzuordnen,
die Anzahl der Leiterplatten reduziert werden, was es möglich macht,
eine Mehrlagenleiterplatte einfacher herzustellen, wobei ein verbessertes
Ergebnis beibehalten wird, das die Herstellungskosten drückt, und
daher eine sehr zuverlässige
Mehrlagenleiterplatte innerhalb eines kurzen Zeitraums herzustellen.