DE102020116233A1

DE102020116233A1 - Schaltungsträger mit Anschlussflächenfeld und Verfahren zum Herstellen eines Anschlussflächenfelds auf einem Schaltungsträger

Info

Publication number: DE102020116233A1
Application number: DE102020116233.2A
Authority: DE
Inventors: Eric Pertermann; Jörg Bürkle
Original assignee: SEG Automotive Germany GmbH
Current assignee: SEG Automotive Germany GmbH
Priority date: 2020-06-19
Filing date: 2020-06-19
Publication date: 2021-12-23

Abstract

Die Erfindung betrifft einen Schaltungsträger (100) mit einem Anschlussflächenfeld (110) zur elektrisch leitenden Verbindung von Anschlusspins (211, 311) eines Halbleiterbauelements (200, 300) mit Leiterbereichen (120) des Schaltungsträgers (100), wobei das Anschlussflächenfeld (110) mehrere Padbereiche (111, 112, 113) aufweist, die jeweils zur elektrisch leitenden Verbindung mit jeweils einem oder mehreren Anschlusspins (211, 311) einer vorbestimmten Art (P1, P2, P3) vorgesehen sind, und die jeweils mit einem oder mehreren Leiterbereichen (120), die den Anschlusspins zugeordnet sind, elektrisch leitend verbunden sind, wobei das Anschlussflächenfeld (110) derart ausgebildet ist, dass es gleichzeitig eine Kontaktierung der mehreren Padbereiche (111, 112, 113) in einer Kontaktierungsebene (x-y) mit den zugeordneten Anschlusspins eines ersten Halbleiterbauelements (200) erlauben, und wobei das Anschlussflächenfeld (110) derart ausgebildet ist, dass es gleichzeitig eine Kontaktierung der mehreren Padbereiche (111, 112, 113) in der Kontaktierungsebene (x-y) mit den zugeordneten Anschlusspins eines zweiten Halbleiterbauelements (300) erlaubt, wobei das erste (200) und das zweite Halbleiterbauelement (300) hinsichtlich ihrer geometrischen Anordnung und/oder geometrischen Abmessungen und/oder Anzahl voneinander verschieden ausgebildete Anschlusspins (211, 311) aufweisen, sowie ein Verfahren zum Herstellen eines Anschlussflächenfelds auf einer Schaltungsträger.

Description

Die vorliegende Erfindung betrifft einen Schaltungsträger mit einem Anschlussflächenfeld zur elektrisch leitenden Verbindung von Anschlusspins eines Halbleiterbauelements mit Leiterbereichen des Schaltungsträgers, eine Verwendung eines solchen Schaltungsträgers sowie ein Verfahren zum Herstellen eines Anschlussflächenfelds auf einem Schaltungsträger.
Stand der Technik
Für verschiedene Anwendungen, z.B. für Stromrichter (Inverter) von elektrischen Maschinen, insbesondere bei solchen, die als Motor und/oder Generator verwendet werden, und insbesondere auch bei Verwendung in Fahrzeugen, wird eine immer höhere Leistungsdichte gefordert. Gerade im Inverter (Stromrichter) solcher elektrischen Maschinen werden Halbleiterbauelemente, insbesondere Halbleiterschalter wie MOSFETs, verwendet. Diese werden dabei auf einem Schaltungsträger wie einer Leiterplatte (PCB, Printed Circuit Board) aufgebracht und darauf verlötet. Hierzu kann auf dem Schaltungsträger ein sog. Anschlussflächenfeld mit einer Anzahl von Anschlussflächen (sog. Lötpads) vorgesehen sein, auf das Anschlusspins des Halbleiterbauelements aufgelegt werden, sodass sie damit verlötet werden können.
Offenbarung der Erfindung
Erfindungsgemäß werden ein Schaltungsträger mit Anschlussflächenfeld, eine Verwendung eines Schaltungsträgers sowie ein Verfahren zum Herstellen eines Anschlussflächenfelds auf einem Schaltungsträger mit den Merkmalen der unabhängigen Patentansprüche vorgeschlagen. Vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche sowie der nachfolgenden Beschreibung.
Die Erfindung beschäftigt sich mit einem Schaltungsträger mit einem Anschlussflächenfeld zur elektrisch leitenden Verbindung von Anschlusspins eines Halbleiterbauelements mit Leiterbereichen (oder insbesondere Leiterbahnen) des Schaltungsträgers. Unter einem Anschlussflächenfeld sind hierbei Lötflächen auf der Schaltungsträger zu verstehen, auf die zu verlötende Bauteile bzw. deren Anschlusspins aufgelegt werden (ggf. kann auch noch ein geringer Spalt zwischen Anschlussflächenfeld und Anschlusspin verbleiben, der dann mit Lot gefüllt wird) und dann mit Lot an den Lötstellen festgelötet werden. Ein Anschlussflächenfeld umfasst sämtliche Lötflächen, die für den Anschluss eines Halbleiterbauelements bzw. dessen Anschlusspins nötig sind.
Insofern weist das Anschlussflächenfeld auch mehrere Anschlussfeld- bzw. (Löt-) Padbereiche auf, die jeweils zur elektrisch leitenden Verbindung mit jeweils einem oder mehreren Anschlusspins einer vorbestimmten Art wie z.B. einem Gate-Pin oder mehreren Source- oder Drain-Pins (im Falle eines MOSFETs als das Halbleiterbauelement) vorgesehen sind, und die jeweils mit einem oder mehreren Leiterbereichen, die den Anschlusspins zugeordnet sind, elektrisch leitend verbunden sind. Insbesondere kommen als Halbleiterbauelemente dabei sog. SMD-Bauteile (sog. Surface-Mounted-Devices) und auch solche mit Gehäuse (sog. Packages) in Betracht.
Auf diese Weise kann das Halbleiterbauelement mit den Anschlusspins auf das Anschlussflächenfeld bzw. die entsprechenden Padbereiche aufgelegt werden, dann können die Anschlusspins mit den Padbereichen verlötet werden. Durch die Anbindung des Anschlussflächenfelds an die entsprechenden Leiterbereiche (bzw. Leiterbahnen) wird dann die ordnungsgemäße Verschaltung des Halbleiterbauelements auf dem Schaltungsträger bzw. innerhalb einer damit gebildeten Schaltungsanordnung erreicht.
Zum Aufbringen von Lot bei einem solchen Anschlussflächenfeld können entsprechende, sog. „stencil aperatures“ verwendet werden, also Öffnungen in einer Art Schablone oder Maske, die die entsprechenden Abmessungen des Anschlussflächenfelds, ggf. etwas kleiner oder größer, aufweisen.
Je nach Anwendung ist nun z.B. ein bestimmtes Halbleiterbauelement zu verwenden, für das ein entsprechendes Anschlussflächenfeld auf dem Schaltungsträger vorzusehen ist, damit eine ordnungsgemäße Anbindung des Halbleiterbauelement an den Schaltungsträger und damit auch eine ordnungsgemäße Funktion des später verlöteten Halbleiterbauelements ermöglicht wird. Die Abmessungen des Anschlussflächenfelds sind für ein bestimmtes Halbleiterbauelement dabei in der Regel fest vorgegeben. Daher eignen sich fertige Schaltungsträger nur für die dafür vorgesehenen Halbleiterbauelemente. Ein Austausch eines Halbleiterbauelements gegen ein gleichwirkendes eines anderen Herstellers ist nicht immer möglich, da diese oft unterschiedliche Anschlussflächenfelder benötigen.
Im Rahmen der Erfindung wurde nun jedoch erkannt, dass durch eine geschickte Ausgestaltung des Anschlussflächenfelds auch gleichwirkende Halbleiterbauelemente mit unterschiedlichen Ausgestaltungen und Abmessungen der Anschlusspins verwendet und darauf verlötet werden können.
In diesem Sinne ist das Anschlussflächenfeld bei dem vorgeschlagenen Schaltungsträger derart ausgebildet, d.h. es weist eine solche geometrische Form auf, dass es gleichzeitig eine Kontaktierung der mehreren Padbereiche in einer Kontaktierungsebene (also typischerweise der Oberfläche der Padbereiche, auf die die aufzulötenden Anschlusspins aufgelegt werden bzw. die später mit Lot bedeckt werden) mit den zugeordneten Anschlusspins eines ersten Halbleiterbauelements erlaubt, dass das Lötpad aber außerdem derart ausgebildet ist, d.h. eine solche geometrische Form aufweist, dass es gleichzeitig eine Kontaktierung der mehreren Padbereiche in der Kontaktierungsebene mit den zugeordneten Anschlusspins eines zweiten Halbleiterbauelements (das von dem ersten Halbleiterbauelement verschieden ist) erlaubt. Es ist also eine Kontaktierung mit dem ersten oder mit dem zweiten Halbleiterbauelement möglich. Das erste und das zweite Halbleiterbauelement weisen dabei hinsichtlich ihrer geometrischen Anordnung und/oder geometrischen Abmessungen und/oder Anzahl voneinander verschieden ausgebildete Anschlusspins auf.
Mit anderen Worten weist also jeder der mehreren Padbereiche jeweils zwei Teilbereiche auf, wobei ein erster Teilbereich zur Kontaktierung mit den zugeordneten Anschlusspins des ersten Halbleiterbauelements vorgesehen ist, ein zweiter Teilbereich hingegen zur Kontaktierung mit den zugeordneten Anschlusspins des zweiten Halbleiterbauelements. Entsprechend den voneinander verschieden ausgebildeten Anschlusspins bei dem ersten und zweiten Halbleiterbauelement sind diese Teilbereiche dann für die mehreren Padbereiche hinsichtlich ihrer geometrischen Anordnung und/oder geometrischen Abmessungen und/oder Anzahl voneinander verschieden, womit der erste und zweite Teilbereich eines Padbereichs zwar überlappen können, aber zumindest bei einem der Teilbereiche nicht identisch sind und insbesondere auch höchstens zum Teil überlappen.
Während die ersten Teilbereiche der mehreren Padbereiche somit (zumindest in etwa) dem Anschlussflächenfeld entsprächen, wenn es nur für das erste Halbleiterbauelement nutzbar wäre, entsprächen die zweiten Teilbereiche der mehreren Padbereiche (zumindest in etwa) dem Anschlussflächenfeld, wenn es nur für das zweite Halbleiterbauelement nutzbar wäre. Dabei gibt es in zumindest einem der ersten Teilbereiche einen Teil, der nicht mit einem zweiten Teilbereich überlappt, und in zumindest einem der zweiten Teilbereiche einen Teil, der nicht mit einem ersten Teilbereich überlappt.
Vorteile eines Schaltungsträgers mit einem solchen Anschlussflächenfeld sind neben den Bestückungsalternativen (z.B. verschiedene MOSFETs verschiedener Hersteller) eine gewisse Flexibilität in Bezug auf Lieferantenunabhängigkeit und eine Flexibilität in Bezug auf Bestückbarkeit in Abhängigkeit von der Leistung (je nach MOSFET bzw. MOSFET-Gehäuse) und entsprechenden Kosten.
Durch dieses kombinierte Anschlussflächenfeld (auch als Kombi-Footprint bezeichnet) kann ein Standard-Layout für verschiedene Bestückungsvarianten verwendet werden, was ein hohes Volumen der Schaltungsträger erlaubt, was wiederum zu geringeren Kosten führt. Das Kombi-Footprint bietet zudem die Möglichkeit, das Produkt skalierbar für mehrere Leistungsbereiche zu gestalten. Ein erprobtes Standard-Layout kann für verschiedene Leistungen verwendet werden, es ist kein Re-Design (oder neues Design) nötig. Außerdem ist nur ein geringer Aufwand für die Anpassung an neue Kunden-Anforderungen nötig, insbesondere bzgl. Leistung. Damit verbunden ist auch eine Anpassung der Kosten an die Anforderungen.
Vorzugsweise unterscheidet sich eine geometrische Abmessung jedes Anschlusspins zumindest einer vorbestimmten Art in der Kontaktierungsebene bei dem ersten und zweiten Halbleiterbauelement um zumindest einen Faktor 1,2. Entsprechend unterscheiden sich dann auch die ersten und zweiten Teilbereiche der Padbereiche des Anschlussflächenfelds
Vorteilhafterweise unterscheidet sich eine Anzahl an Anschlusspins zumindest einer vorbestimmten Art bei dem ersten und zweiten Halbleiterbauelement um zumindest einen, bevorzugt zumindest zwei, weiter bevorzugt zumindest vier, Anschlusspins. Während zwar z.B. jedes der beiden Halbleiterbauelemente (nur) einen Gate-Pin aufweisen kann (für die sich die Padbereiche aber unterscheiden können), kann eines der Halbleiterbauelemente z.B. sieben Source-Pins aufweisen, das andere z.B. nur drei Source-Pins. Entsprechend unterscheiden sich dann auch die ersten und zweiten Teilbereiche der Padbereiche des Anschlussflächenfelds, z.B. für die Source-Pins.
Bevorzugt unterscheidet sich ein Abstand zwischen zwei benachbarten Anschlusspins zumindest einer vorbestimmten Art in der Kontaktierungsebene bei dem ersten und zweiten Halbleiterbauelement um zumindest einen Faktor 1,2. Entsprechend unterscheiden sich dann auch die ersten und zweiten Teilbereiche der Padbereiche des Anschlussflächenfelds.
Es ist auch von Vorteil, wenn sich von Einhüllenden der Anschlussflächen für die Anschlusspins in der Kontaktierungsebene von jeder der vorbestimmten Art umschlossenen Bereiche (also z.B. eine Einhüllende von sieben nebeneinander angeordneten Source-Pins) bei dem ersten und zweiten Halbleiterbauelement um höchstens 75% überlappen.
Vorzugsweise unterscheidet sich eine geometrische Abmessung (z.B. die Länge oder Breite) eines von einer Einhüllenden der Anschlussflächen zumindest einer bestimmten Art in der Kontaktierungsebene umschlossenen Bereichs bei dem ersten und zweiten Halbleiterbauelement um zumindest einen Faktor 1,2.
Ein Beispiel für zwei verschiedene Halbleiterbauelemente mit insgesamt acht bzw. sechzehn Anschlusspins, die zudem jeweils hinsichtlich Abstand und Abmessungen voneinander verschieden sind, sowie ein hierfür geeignetes Anschlussflächenfeld wird in den Figuren gezeigt und in Bezug darauf näher beschrieben.
Die vorliegende Erfindung stellt insbesondere einen Schaltungsträger mit einem Anschlussflächenfeld vor, welches sich für Bausteine des Typs „PG-HDSOP-16-1“ und „PowerPAK 8 x 8L Reverse Single“ eignet.
Gegenstand der Erfindung ist auch eine Verwendung eines erfindungsgemäßen Schaltungsträgers mit entweder dem ersten Halbleiterbauelement oder mit dem zweiten Halbleiterbauelement, wobei das erste bzw. zweite Halbleiterbauelement mit den Anschlusspins in der Kontaktebene mit den Padbereichen des Anschlussflächenfelds in Kontaktgebracht wird, und wobei die Anschlusspins mit den Padbereichen verlötet werden.
Gegenstand der Erfindung ist außerdem ein Verfahren zum Herstellen bzw. Ausbilden eines Anschlussflächenfelds auf einem Schaltungsträger, das zur elektrisch leitenden Verbindung von Anschlusspins eines Halbleiterbauelements mit Leiterbereichen des Schaltungsträgers dient. Dabei werden für das Anschlussflächenfeld mehrere Padbereiche gebildet, die jeweils zur elektrisch leitenden Verbindung mit jeweils einem oder mehreren Anschlusspins einer vorbestimmten Art vorgesehen sind, und die jeweils mit einem oder mehreren Leiterbereichen, die den Anschlusspins zugeordnet sind, elektrisch leitend verbunden werden. Das Anschlussflächenfeld wird (in seiner geometrischen Form) derart ausgebildet, dass es gleichzeitig eine Kontaktierung der mehreren Padbereiche in einer Kontaktierungsebene mit den zugeordneten Anschlusspins eines ersten Halbleiterbauelements erlaubt, und zudem, dass es gleichzeitig auch eine Kontaktierung der mehreren Padbereiche in der Kontaktierungsebene mit den zugeordneten Anschlusspins eines zweiten Halbleiterbauelements erlaubt. Dabei weisen das erste und das zweite Halbleiterbauelement hinsichtlich ihrer geometrischen Anordnung und/oder geometrischen Abmessungen und/oder Anzahl voneinander verschieden ausgebildete Anschlusspins auf. Hinsichtlich weiterer Vorteile und Ausgestaltungen des Verfahrens sei zur Vermeidung von Wiederholungen auf vorstehende Ausführungen zum Schaltungsträger verwiesen, die hier entsprechend gelten.
Weitere Vorteile und Ausgestaltungen oder Varianten der Erfindung ergeben sich aus der Beschreibung und der beiliegenden Zeichnung.
Die Erfindung ist anhand von Ausführungsbeispielen in der Zeichnung schematisch dargestellt und wird im Folgenden unter Bezugnahme auf die Zeichnung beschrieben.
Figurenliste

1 zeigt schematisch einen Schaltungsträger mit einem Anschlussflächenfeld und einem Halbleiterbauelement.
2 und 3 zeigen schematisch zwei verschiedene Halbleiterbauelemente.
4, 5 und 6 zeigen schematisch erfindungsgemäße Anschlussflächenfelder in verschiedenen bevorzugten Ausführungsformen.

Ausführungsform(en) der Erfindung
In 1 ist schematisch ein Schaltungsträger 100 mit einem Anschlussflächenfeld 110 auf der Oberseite des Schaltungsträgers 100 in Schnittansicht dargestellt. Von dem Anschlussflächenfeld 110 sind hierbei zwei Padbereiche zu sehen, die jeweils mit einem Leiterbereich bzw. einer Leiterbahn 120 auf der Unterseite oder innerhalb des Schaltungsträgers 100 elektrisch leitend verbunden sind.
Weiterhin ist ein Halbleiterbauelement 200, bei dem es sich z.B. um einen MOSFET handeln kann, gezeigt, von dem zwei Anschlusspins 211 gezeigt sind, die auf die Padbereiche des Anschlussflächenfelds 110 aufzulegen sind, wie mittels Pfeilen angedeutet. Dabei sind die individuellen Anschlusspins z.B. bestimmten Padbereichen zugeordnet, damit der MOSFET ordnungsgemäß verschaltet wird.
In 2 ist das Halbleiterbauelement bzw. der MOSFET 200 aus 1 schematisch in einer Draufsicht (links) in der x-y-Ebene und in einer Schnittansicht (rechts, hier in y-z-Ebene) dargestellt, das im Rahmen der Erfindung auch als erstes Halbleiterbauelement bezeichnet werden kann. Hierbei sind insbesondere ein Gehäuse 210 des MOSFETs 200 sowie insgesamt sechzehn Anschlusspins 211, die auf acht Anschlusspins oben (in Bezug auf die gezeigt y-Richtung) und acht Anschlusspins unten aufgeteilt sind, zu sehen. Die Anschlusspins sind von rechts unten beginnend im Uhrzeigersinn mit 1 bis 16 durchnummeriert. Die Anschlusspins weisen eine Breite (in x-Richtung) von b₁ und einen Abstand von d₁ auf, insgesamt weisen alle Anschlusspins zusammen an der oberen Seite eine Breite von B₁ auf. Eine Länge der einzelnen Anschlusspins in y-Richtung beträgt I₁, eine Länge über alle Anschlusspins (und damit des MOSFETs) beträgt L₁.
Es kann sich dabei insbesondere um ein Halbleiterbauelement des Typs „PG-HDSOP-16-1“ handeln.
Weiterhin sind die Anschlusspins rein beispielhaft in drei verschiedene Arten von Anschlusspins P₁, P₂ und P₃ eingeteilt. Beispielsweise kann es sich bei der Art P₁ (hier Pin mit Nummer 1) um einen Gate-Pin handeln, bei der Art P₂ (hier Pin-Nummern 2 bis 8) um Drain-Pins und bei der Art P₃ (hier Pin-Nummern 9 bis 16) um Source-Pins. Wie schon erwähnt, muss auf dem Anschlussflächenfeld dann jeder Art von Anschlusspin entsprechend ein Padbereich zugeordnet sein, um eine ordnungsgemäße Funktion zu gewährleisten.
In 3 ist ein Halbleiterbauelement 300, beispielsweise ebenfalls ein MOSFET 200 schematisch in einer Draufsicht (links) und in einer Schnittansicht (rechts) dargestellt, das im Rahmen der Erfindung auch als zweites Halbleiterbauelement bezeichnet werden kann. Hierbei sind insbesondere ein Gehäuse 310 des MOSFETs 300 sowie insgesamt acht Anschlusspins 311, die auf vier Anschlusspins oben und vier Anschlusspins unten aufgeteilt sind, zu sehen. Die Anschlusspins sind von rechts unten beginnend im Uhrzeigersinn mit 1 bis 8 durchnummeriert. Die Anschlusspins weisen eine Breite (in x-Richtung) von b₂ und einen Abstand von d₂ auf, insgesamt weisen alle Anschlusspins an der oberen Seite eine Breite von B₂ auf. Eine Länge der einzelnen Anschlusspins in y-Richtung beträgt I₂, eine Länge über alle Anschlusspins (und damit des MOSFETs) beträgt L₂.
Es kann sich dabei insbesondere um ein Halbleiterbauelement des Typs „PowerPAK 8 x 8L Reverse Single“ handeln.
Weiterhin sind die Anschlusspins rein beispielhaft und wie auch beim MOSFET 200 gemäß 2, in drei verschiedene Arten von Anschlusspins P₁ (hier Pin-Nummer 1), P₂ (hier Pin-Nummern 2 bis 4) und P₃ (hier Pin-Nummern 5 bis 8) eingeteilt. Auch hier muss eine entsprechende Zuordnung zu Padbereichen gegeben sein.
Wie anhand eines Vergleichs der MOSFETS 200 und 300 - die Größenverhältnisse der beiden MOFETS sowie der Anschlusspins zueinander soll hier realistisch sein - ersichtlich ist, kann ein speziell für den MOSFET 200 angefertigtes Anschlussflächenfeld, das typischerweise nur die Anschlussflächen der Anschlusspins 211, ggf. einen etwas größeren Bereich, abdeckt, nicht für den MOSFET 300 verwendet werden. Gleiches gilt umgekehrt. Im gezeigten Beispiel sind nicht nur die Anzahl der Pins, zumindest bei den Arten P₂ und P₃, verschieden, sondern auch deren Abmessungen und Abstände in x- und y-Richtung.
In 4 sind nun die beiden MOSFETs 200 und 300 mit ihren Draufsichten, also deren Abmessungen in der x-y-Ebene und wie in den 2 und 3 gezeigt, übereinandergelegt. Hierbei ist nun deutlich zu sehen, dass z.B. bei einem nur für die Anschlusspins des MOSFETS 300 ausgebildeten Anschlussflächenfeld die Anschlusspins ganz links (oben und unten) des MOSFETs 200 hier nicht kontaktiert werden können. Vergleichbares gilt umgekehrt (ggf. mit Ausnahme des Anschlusspins der Art P₃).
Weiterhin sind hier nun beispielhaft drei Padbereiche 111, 112 und 113 eingezeichnet, die den Anschlusspins der ersten Art P₁, der zweiten Art P₂ bzw. der dritten Art P₃ zugeordnet sind und die sowohl mit den zugeordneten Anschlusspins der betreffenden Art des MOSFETs 200 als auch des MOSFETs 300 in einer Kontaktierungsebene, die hier durch die x-y-Ebene gebildet wird, in Kontakt bringbar sind.
In 5 sind diese drei Padbereiche 111, 112 und 113, die das Anschlussflächenfeld 110 bilden, der besseren Übersichtlichkeit halber nochmals ohne die MOSFETs dargestellt. Hierbei sind beispielhaft für den Padbereich 111, der der erste Art P₁ von Anschlusspins, von denen jeder der MOSFETs 200 und 300 nur einen aufweist, ein erster Teilbereich 111.1 und ein zweiter Teilbereich 111.2 gezeigt, die den zugehörigen Padbereichen entsprächen, wenn diese nur für einen der beiden MOSFETs vorgesehen wären. Diese beiden Teilbereiche 111.1 und 111.2 überlappen zwar zum Teil, jedoch gibt es in beiden Teilbereichen jeweils einen Teil, der nicht mit dem anderen Teilbereich überlappt.
Weiterhin sind geometrische Abmessungen bzw. Maße des Anschlussflächenfelds 110 gezeigt, die sich durch die geometrischen Abmessungen bzw. Anordnung und ggf. Anzahl der Anschlusspins der zwei MOSFETs 200 und 300 ergeben. So beträgt eine Abmessung des gesamten Anschlussflächenfelds in x-Richtung x₁ (entspricht der Breite B₁ gemäß 2), was auch für den Padbereich 113 gilt. Die Padbereiche 111 und 112 messen zusammen ebenfalls x₁, sind jedoch durch ein Maß x₃ (entspricht hier d₁ gemäß 2) voneinander getrennt, wodurch den verschiedenen Arten von Anschlusspins Rechnung getragen wird. Das Maß des Padbereichs 111 in x-Richtung beträgt dabei x₄ (entspricht b₂ gemäß 3).
In y-Richtung beträgt eine Abmessung des gesamten Anschlussflächenfelds y₁ (entspricht L₁ gemäß 2), wobei der Pabereich 113 einerseits (oben) und die Padbereiche 111 und 112 andererseits (unten) an der linken Seite um das Maß y₂ (entspricht L₁-2*I₁ gemäß 2) voneinander getrennt sind. Dort beträgt deren Abmessung in y-Richtung jeweils y₃ (entspricht I₁ gemäß 2). Auf der rechten Seite und über eine Abmessung x₂ (entspricht B₂ gemäß 3) in x-Richtung beträgt deren Abmessung in y-Richtung aber jeweils y₄ (entspricht I₁ gemäß 2). Diese Abmessung y₄ gilt damit für den gesamten Padbereich 111.
Wie schon erwähnt, ergeben sich diese geometrischen Abmessungen bzw. Maße des Anschlussflächenfelds 110 durch die geometrischen Abmessungen bzw. Anordnung und ggf. Anzahl der Anschlusspins der zwei MOSFETs 200 und 300. Dabei werden die Maße x_1, y₁, y₂ und y₃ durch den MOSFET 200 bzw. dessen Anschlusspins vorgegeben, die Maße x₂ und y₄ hingegen durch den MOSFET 300 bzw. dessen Anschlusspins, wie vorstehend durch den Bezug auf die 2 und 3 und die dort gezeigten Abmessungen ausgedrückt.
Die Maße x₃ und x₄ sind so gewählt, dass zum einen der Padbereich 111 mit jedem betreffenden Anschlusspin eines jeden der zwei MOSFETs in Kontakt gebracht werden kann, dass zugleich aber eine ausreichende Trennung zum Padbereich 112 besteht.
Beispiele für konkrete Maße sind x₁=9,5 mm, x₂=7,2 mm, y₁=15,2 mm, y₂=10,42 mm, y₃=2,45 mm, y₄=3,55 mm, x₃=0,5 mm und x₄=1,18 mm.
In 6 ist ein Anschlussflächenfeld 110' gemäß einer weiteren bevorzugten Ausführungsform der Erfindung dargestellt. Dieses Anschlussflächenfeld 110' basiert auf dem Anschlussflächenfeld 110 gemäß Figur, 5 jedoch sind die einzelnen Padbereiche noch weiter bzw. feiner unterteilt, und zwar mit den nachfolgend erwähnten Maßen (soweit die Maße zu denen gemäß 5 identisch sind, sind auch dieselben Bezeichnungen verwendet).
Der Padbereich 111' entspricht dem Padbereich 111 gemäß 5, wobei das Maß y₆ z.B. gleich dem Maß y₄ sein kann. Allerdings gilt für die Abmessung in x-Richtung das Maß x₄ nur am oberen Bereich, auf eine Höhe von y₇ in y-Richtung hingegen gilt ein geringeres Maß als x₄, das dann z.B. dem Maß x₅ (wie weiter links dargestellt, entspricht z.B. d₁ gemäß 2) entsprechen kann.
Die Padbereiche 112 und 113 gemäß 5 sind hier nun feiner unterteilt, nämlich so, dass nur die für die Kontaktierung der betreffenden Anschlusspins nötigen Bereiche verwendet werden. So sind z.B. die sich aus den den Anschlusspins des MOSFETs 200 ergebenden Padbereiche in x-Richtung ein Maß x₅ (entspricht z.B. b₁ gemäß 2) breit, haben einen Abstand von x₆ (entspricht d₁ gemäß 2) und einen Mittenabstand von x₇. Dagegen sind die sich aus den den Anschlusspins des MOSFETs 300 ergebenden Padbereiche in x-Richtung ein Maß x₄ breit, und haben einen Mittenabstand von x₈. In y-Richtung gilt der Abstand y5, für den wiederum y₅=y₁-2*y₄ gilt. Auf diese Weise kann ein insgesamt möglichst wenig Raum einnehmendes Anschlussflächenfeld gebildet werden, das jedoch für die beiden MOSFETs 200 und 300 verwendet werden kann.
Beispiele für konkrete Maße sind x₅=0,8 mm, x₆=0,4 mm, x₇=1,2 mm, x₈=2 mm, y₁=15,2 mm, y₂=10,42 mm.

Claims

Schaltungsträger (100) mit einem Anschlussflächenfeld (110) zur elektrisch leitenden Verbindung von Anschlusspins (211, 311) eines Halbleiterbauelements (200, 300) mit Leiterbereichen (120) des Schaltungsträgers (100), wobei das Anschlussflächenfeld (110) mehrere Padbereiche (111, 112, 113) aufweist, die jeweils zur elektrisch leitenden Verbindung mit jeweils einem oder mehreren Anschlusspins (211, 311) einer vorbestimmten Art (P₁, P₂, P₃) vorgesehen sind, und die jeweils mit einem oder mehreren Leiterbereichen (120), die den Anschlusspins zugeordnet sind, elektrisch leitend verbunden sind, wobei das Anschlussflächenfeld (110) derart ausgebildet ist, dass es gleichzeitig eine Kontaktierung der mehreren Padbereiche (111, 112, 113) in einer Kontaktierungsebene (x-y) mit den zugeordneten Anschlusspins eines ersten Halbleiterbauelements (200) erlaubt, und wobei das Lötpad (110) derart ausgebildet ist, dass es gleichzeitig eine Kontaktierung der mehreren Padbereiche (111, 112, 113) in der Kontaktierungsebene (x-y) mit den zugeordneten Anschlusspins eines zweiten Halbleiterbauelements (300) erlaubt, wobei das erste (200) und das zweite Halbleiterbauelement (300) hinsichtlich ihrer geometrischen Anordnung und/oder geometrischen Abmessungen und/oder Anzahl voneinander verschieden ausgebildete Anschlusspins (211, 311) aufweisen.
Schaltungsträger (100) nach Anspruch 1, wobei sich eine geometrische Abmessung (b₁, b₂) jedes Anschlusspins zumindest einer vorbestimmten Art in der Kontaktierungsebene (x-y) bei dem ersten (200) und zweiten Halbleiterbauelement (300) um zumindest einen Faktor 1,2 unterscheidet.
Schaltungsträger (100) nach Anspruch 1 oder 2, wobei sich eine Anzahl an Anschlusspins (211, 311) zumindest einer vorbestimmten Art bei dem ersten (200) und zweiten Halbleiterbauelement (300) um zumindest einen, bevorzugt zumindest zwei, weiter bevorzugt zumindest vier, Anschlusspins unterscheidet.
Schaltungsträger (100) nach einem der vorstehenden Ansprüche, wobei sich ein Abstand (d₁, d₂) zwischen zwei benachbarten Anschlusspins (211, 311) zumindest einer vorbestimmten Art in der Kontaktierungsebene (x-y) bei dem ersten und zweiten Halbleiterbauelement um zumindest einen Faktor 1,2 unterscheidet.
Schaltungsträger (100) nach einem der vorstehenden Ansprüche, wobei sich von Einhüllenden der Anschlussflächen für die Anschlusspins in der Kontaktierungsebene von jeder der vorbestimmten Art umschlossenen Bereiche bei dem ersten und zweiten Halbleiterbauelement um höchstens 75% überlappen.
Schaltungsträger (100) nach einem der vorstehenden Ansprüche, wobei sich eine geometrische Abmessung eines von einer Einhüllenden der Anschlussflächen für die Anschlusspins (211, 311) zumindest einer bestimmten Art in der Kontaktierungsebene (x-y) umschlossenen Bereichs bei dem ersten (200) und zweiten Halbleiterbauelement (300) um zumindest einen Faktor 1,2 unterscheidet.
Verwendung eines Schaltungsträges (100) nach einem der vorstehenden Ansprüche mit dem ersten Halbleiterbauelement (200) oder mit dem zweiten Halbleiterbauelement (300), wobei das erste bzw. zweite Halbleiterbauelement mit den Anschlusspins (1211, 311) in der Kontaktierungsebene (x-y) mit den Padbereichen (111, 112, 113) des Anschlussflächenfelds in Kontakt gebracht wird, und wobei die Anschlusspins mit den Padbereichen verlötet werden.
Verwendung nach Anspruch 7, wobei als erstes bzw. zweites Halbleiterbauelement ein SMD-Bauteil, insbesondere ein MOSFET, verwendet wird.
Verfahren zum Herstellen eines Anschlussflächenfelds (110) auf einem Schaltungsträger (100), das zur elektrisch leitenden Verbindung von Anschlusspins (211, 311) eines Halbleiterbauelements (200, 300) mit Leiterbereichen (120) der Schaltungsträger dient, wobei für das Anschlussflächenfeld (110) mehrere Padbereiche (111, 112, 113) gebildet werden, die jeweils zur elektrisch leitenden Verbindung mit jeweils einem oder mehreren Anschlusspins (211, 311) einer vorbestimmten Art (P₁, P₂, P₃) vorgesehen sind, und die jeweils mit einem oder mehreren Leiterbereichen (120), die den Anschlusspins zugeordnet sind, elektrisch leitend verbunden werden, wobei das Anschlussflächenfeld (110) derart ausgebildet wird, dass es gleichzeitig eine Kontaktierung der mehreren Padbereiche (111, 112, 113) in einer Kontaktierungsebene mit den zugeordneten Anschlusspins eines ersten Halbleiterbauelements erlaubt, und wobei das Anschlussflächenfeld (110) derart ausgebildet wird, dass es gleichzeitig eine Kontaktierung der mehreren Padbereiche (111, 112, 113) in der Kontaktierungsebene mit den zugeordneten Anschlusspins eines zweiten Halbleiterbauelements erlaubt, wobei das erste (200) und das zweite Halbleiterbauelement (300) hinsichtlich ihrer geometrischen Anordnung und/oder geometrischen Abmessungen und/oder Anzahl voneinander verschieden ausgebildete Anschlusspins (211, 311) aufweisen.