DE19627663C2 - Hybride gedruckte Schaltungsplatine - Google Patents

Hybride gedruckte Schaltungsplatine

Info

Publication number
DE19627663C2
DE19627663C2 DE19627663A DE19627663A DE19627663C2 DE 19627663 C2 DE19627663 C2 DE 19627663C2 DE 19627663 A DE19627663 A DE 19627663A DE 19627663 A DE19627663 A DE 19627663A DE 19627663 C2 DE19627663 C2 DE 19627663C2
Authority
DE
Germany
Prior art keywords
board
sub
printed circuit
contact areas
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19627663A
Other languages
English (en)
Other versions
DE19627663A1 (de
Inventor
Terry Noe
Leonard Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of DE19627663A1 publication Critical patent/DE19627663A1/de
Application granted granted Critical
Publication of DE19627663C2 publication Critical patent/DE19627663C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0243Printed circuits associated with mounted high frequency components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10666Plated through-hole for surface mounting on PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other

Description

Die vorliegende Erfindung bezieht sich auf den Entwurf und die Herstellung von gedruckten Schaltungsplatinen und insbe­ sondere auf die zuverlässige Verbindung von Schaltungen, die auf gedruckten Schaltungsplatinensubstraten mit unterschied­ lichen Wärmeausdehnungskoeffizienten implementiert sind.
Für die meisten Hochfrequenz- und Mikrowellenschaltungen ist es notwendig nur einen Teil auf einem gedruckten Hochlei­ stungs-Schaltungsplatinensubstrat zu implementieren. Diese Hochleistungssubstrate sind teuer und schwierig zu verarbei­ ten. Aus ökonomischen Gründen bevorzugen Platinenentwickler soviel einer Schaltung als praktisch möglich auf einem preiswerten, einfach zu verarbeitenden Substrat zu implemen­ tieren, weswegen sie Hochleistungssubstrate nur dort verwen­ den, wo es notwendig ist, um einen Hochfrequenz- oder Mikro­ wellenbetrieb zu erreichen.
Wie in Fig. 1 gezeigt ist, weist das preiswerte Substrat oder die Hauptplatine 1 bei einem bekannten Ausführungsbei­ spiel ein Loch 2 auf, das flächenmäßig ein wenig größer als das Hochleistungssubstrat oder die Nebenplatine 3 ist. Die Nebenplatine 3 ist in das Loch 2 gesetzt, wobei die Platinen 1 und 3 mit einer Metallgußschirmung 4 zusammengeklammert sind. Signale werden von einer Platine zur anderen über axiale Zuführungskondensatoren 5 geführt, die zwischen den Platinen 1 und 3 angelötet sind. Dies ist aufgrund der Not­ wendigkeit nach der Schirmung 4 und aufgrund der Handarbeit, die für einen Aufbau benötigt wird, kein kosteneffektives Herstellungsverfahren. Das Loch 2 schwächt außerdem die strukturelle Integrität der Hauptplatine 1. Die charakteristische Impedanz der Signalanschlußleitungen ist schwierig zu steuern. Außerdem gibt es eine schlechte Massekontinuität zwischen der Hauptplatine 1 und der Nebenplatine 3.
Fig. 2 zeigt ein weiteres bekanntes Beispiel, bei dem eine Lötmittelpaste 6 manuell auf eine Hauptplatine 1 und eine Nebenplatine 3, die Substrate mit angepaßten Wärmeausdeh­ nungskoeffizienten aufweisen, aufgetragen ist. Zusätzlich zu den erhöhten Herstellungskosten sind die Verbindungen für Überbrückungen anfällig, da gegen ein Überlaufen von Lötmit­ tel keine Maßnahme getroffen ist. Außerdem ist keine Selbst­ ausrichtung der Nebenplatine 3 auf die Hauptplatine 1 mög­ lich, da es keine Kontaktflächen gibt, um eine Ausrichtung zu unterstützen.
Zudem sind die Lötmittelverbindungen, die in Fig. 2 gezeigt sind, in erster Linie für eine Masseebenen- und eine mecha­ nische Verbindung der Hauptplatine 1 und der Nebenplatine 3 vorgesehen. Folglich sind diese Lötmittelverbindungen wenige und groß, wobei sich eine Belastung an diesen Lötmittelver­ bindungen konzentriert. Daher würden die Lötmittelverbin­ dungen, wenn sie Temperaturänderungen ausgesetzt sind, feh­ leranfällig sein, wenn die Hauptplatine 1 und die Nebenpla­ tine 3 durch unterschiedliche Wärmeausdehnungskoeffizienten charakterisiert wären. Demgemäß ist das bekannte Beispiel, das in Fig. 2 gezeigt ist, nicht ohne weiteres für eine Im­ plementierung einer Hochfrequenz- oder Mikrowellenschaltung zugänglich, bei der gedruckte Schaltungsplatinensubstrate mit unterschiedlichen Wärmeausdehnungskoeffizienten verwen­ det werden.
Eine effiziente Verfahrensweise zum Entwurf gedruckter Schaltungsplatinen, die den modularen Platinenentwurf för­ dert, während die Nebenplatine als eine Entwurfskomponente berücksichtigt wird, ist wünschenswert. Ferner sollte jeg­ liche Differenz des Wärmeausdehnungskoeffizienten für das Substrat der Nebenplatine bezüglich des Substrats der Haupt­ platine die Zuverlässigkeit von Verbindungen zwischen den Platinen nicht beeinträchtigen. Die resultierende Platine sollte ferner sowohl einfach als auch ökonomisch herzustel­ len sein.
Die US-A-5,355,283 beschreibt ein BGA-Element, welches ein Substrat aufweist, an dem eine oder mehrere elektronische Komponenten angeordnet sind. über Durchgangskontaktierungen innerhalb des Substrats werden Leiterbahnen auf einer Ober­ fläche des Substrats mit Anschlußflächen auf einer gegen­ überliegenden Oberfläche des Substrats verbunden. Bei den elektronischen Komponenten kann es sich um eine oder mehrere integrierte Schaltungen und/oder um passive Komponenten han­ deln. Die auf dem Substrat angeordneten Komponenten sind in einer Schutzschicht eingebettet.
Die US-A-5,222,014 beschreibt eine stapelbare, dreidimensio­ nale Mehrchip-Modulanordnung, bei der jede Chipträgerebene mit einer anderen Chipträgerebene über Lotstellen verbunden ist. Jeder Chipträger, mit Ausnahme des obersten, umfaßt ein Lotmaterial auf beiden Hauptoberflächen eines Substrats. Auf den Trägern sind einzelne oder mehrere elektronische Kompo­ nenten in Form von Chips angeordnet.
Die US-A-4,553,111 beschreibt eine gedruckte Schaltungspla­ tine für TTL-Logikkomponenten, welche zwischen externen Mi­ krostreifen Signalleitungen und internen Masse- und Span­ nungsebenen eine charakteristische Impedanz von etwa 100 Ohm sicherstellt, indem eine Dicke der einzelnen Schichten der Mehrschichtstruktur auf einen geeigneten Wert eingestellt wird, um die gewünschte Charakteristik der Impedanz einzu­ stellen. Hierbei haben unterschiedliche Schichten auch un­ terschiedliche Dicken.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine verbesserte hybride gedruckte Schaltungsplatine zu schaffen, die eine Einstellung einer charakteristischen Impedanz von Zwischenverbindungen zwischen den mehreren Schaltungsplati­ nen auf einfache Art und Weise steuert, ohne die Abmessungen der verwendeten Schaltungsplatinen verändern zu müssen.
Diese Aufgabe wird durch eine hybride, gedruckte Schaltungs­ platine nach Anspruch 1 gelöst.
Eine hybride gedruckte Schaltungsplatine, die zwei Substrate mit unterschiedlichen Wärmeausdehnungskoeffizienten auf­ weist, kann unter Verwendung automatisierter Oberflächenbe­ festigungstechniken hergestellt werden. Eine Hauptplatine, die aus einem preiswerten Material besteht, ist mit einem Satz von Kontaktflächen auf ihrer oberen Oberfläche konfi­ guriert. Eine Nebenplatine mit einem entsprechenden Muster von Kontaktflächen auf ihrer unteren Oberfläche ist unter Verwendung von normalen automatisierten Oberflächenbefes­ tigungstechniken an der Hauptplatine befestigt, derart, daß die Kontaktflächen auf der Nebenplatine und der Hauptplatine in korrekter Ausrichtung sind.
Die Kontaktflächen können mit Signalleiterbahnen verbunden sein. Alternativ können die Kontaktflächen auf der Hauptpla­ tine mit einer Masseebene, die in der Hauptplatine enthalten ist, verbunden sein. Zusätzlich zu der Flexibilität beim Entwurf gibt es eine gute Massekontinuität, die die Qualität der Zwischenverbindungen verbessert. Die charakteristische Impedanz der Zwischenverbindungen kann durch Bestimmen der Größe der Stichleitungen, die unter den Kontaktflächen lie­ gen, gesteuert werden. Diese Entwurfsverfahrensweise fördert einen modularen Entwurf von gedruckten Schaltungsplatinen, derart, daß ein Befestigen unterschiedlicher Nebenplatinen an die Funktionalität, die der Hauptplatine zugeordnet ist, kundenspezifisch angepaßt ist.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die begleitenden Zeich­ nungen näher erläutert. Es zeigen:
Fig. 1 eine Nebenplatine, die in einem Loch in einer Hauptplatine positioniert ist (Stand der Technik);
Fig. 2 eine Nebenplatine, die entlang des Umfangs mit der Hauptplatine verbunden ist (Stand der Technik);
Fig. 3 eine isometrische Ansicht einer hybriden gedruckten Schaltungsplatine;
Fig. 4 eine Querschnittansicht der hybriden gedruckten Schaltungsplatine, die in Fig. 3 gezeigt ist;
Fig. 5 ein Ausführungsbeispiel der hybriden gedruckten Schaltungsplatine gemäß der Erfindung; und
Fig. 6 mit Fig. 6A und 6B eine Zwischenverbindung und das elektrische Ersatzschaltbild der Zwischenverbin­ dung.
Fig. 3 zeigt eine planare Ansicht einer hybriden gedruckten Schaltungsplatine 10. Eine Hauptplatine 12 weist ein Array von Kontaktflächen 12A in einem vorbestimmten Muster auf einer oberen Oberfläche 12B auf. Eine Nebenplatine 14 weist ein Array von Kontaktflächen 14A in einem identischen Muster auf einer unteren Oberfläche 14B auf. Die Nebenplatine 14 kann passive oder aktive Komponenten aufweisen, wie z. B. einen Widerstand 11A und einen Verstärker 11B, die auf der­ selben befestigt sind. Vorzugsweise ist eine Lötmittelzu­ sammensetzung 16 auf den Kontaktflächen 12A auf der Haupt­ platine 12 aufgetragen. Alternativ kann eine Lötmittelzu­ sammensetzung auf den Kontaktflächen 14A auf der Nebenpla­ tine 14 aufgetragen sein.
Die Hauptplatine 12 besteht typischerweise aus einem preis­ werten Material für gedruckte Schaltungsplatinen, wie z. B. einem Sechs-Schicht-Laminat aus Getek, das von General Electric hergestellt wird. Wenn die Substratdicke der Haupt­ platine 12 0,142 cm (0,056 Zoll) beträgt, beträgt der zu­ geordnete Wärmeausdehnungskoeffizient in der Ebene der Hauptplatine, die aus diesem Material besteht, 12 bis 14 ppm/°C. Die Nebenplatine 14 ist aus einem Hochleistungs­ substrat, wie z. B. Arlon CuClad 250, gebildet. Wenn die Substratdicke der Nebenplatine 14 0,152 cm (0,060 Zoll) be­ trägt, beträgt der zugeordnete Wärmeausdehnungskoeffizient in der Ebene der Nebenplatine, die aus diesem Material be­ steht, 9 bis 10 ppm/°C. Das erste und das zweite Array von Kontaktflächen 12A, 14A bestehen aus elektrisch leitfähigem Material, wie z. B. Gold oder Kupferleiterbahnen, die mit Lötmittel plattiert sind. Die Nebenplatine 14 ist unter Ver­ wendung normaler automatisierter Oberflächenbefestigungs­ techniken an der Hauptplatine 12 befestigt.
Die Lötmittelzusammensetzung 16 wird auf der Hauptplatine 12 zur Befestigung der Nebenplatine 14 und zusätzlicher Kompo­ nenten (nicht gezeigt) schablonenhaft aufgetragen. Als nä­ chstes werden die Komponenten und die Nebenplatine 14 unter Verwendung einer Aufnahme-und-Bestückungsmaschine, wie z. B. einer Fuji IP-II, auf die Hauptplatine 12 geladen. Die Kon­ taktflächen 14A der Nebenplatine 14 werden nach den Kontakt­ flächen 12A der Hauptplatine 12 ausgerichtet, derart, daß es eine Selbstausrichtung der Nebenplatine und der Hauptplatine vorhanden ist. Die Lötmittelzusammensetzung 16 wird dann ge­ schmolzen, um die Befestigung der Komponenten und der Neben­ platine 14 an der Hauptplatine sicherzustellen. Da es eine Mehrzahl von Kontaktflächen 12A, 14A in dem vorbestimmten Muster über der Oberfläche 12B der Hauptplatine 12 und über der Oberfläche 14B der Nebenplatine 14 gibt, sind Bela­ stungskräfte aufgrund des Unterschiedes zwischen den Wärme­ ausdehnungskoeffizienten der Substrate der Hauptplatine und der Nebenplatine über eine Anzahl von Lötmittelverbindungen verteilt, die räumlich über der Grenzfläche zwischen den Platinen angeordnet sind. Dies schafft eine höhere Zuverlässigkeit, als durch das be­ kannte Beispiel, das in Fig. 2 gezeigt ist, geschaffen ist.
Die resultierende, hybride gedruckte Schaltungsplatine 10 fördert einen effizienten modularen Entwurf gedruckter Schaltungsplatinen, der die Nebenplatine 14 als eine Ent­ wurfskomponente berücksichtigt. Die Hauptplatine 12 kann flexibel entworfen werden, derart, daß die Nebenplatine 14 mit den Komponenten 11A, 11B an die Funktionalität, die der Hauptplatine zugeordnet ist, kundenspezifisch angepaßt ist. Die resultierende hybride Schaltungsplatine 10 ist ebenfalls einfach herzustellen.
Fig. 4 stellt eine Querschnittansicht der hybriden gedruck­ ten Schaltungsplatine 10 dar. Die Kontaktflächen 14A können irgendwo auf der unteren Oberfläche 14B der Nebenplatine 14 positioniert sein. Die Kontaktflächen 12A, 14A der Hauptpla­ tine 12 und der Nebenplatine 14 können entweder an die Si­ gnalleiterbahnen 13 oder an die Masseebene 15, die in der Hauptplatine enthalten sind, angeschlossen werden. Die Kom­ ponenten 11A, 11B, die in Fig. 3 gezeigt sind, sind wiederum an die Signalleiterbahnen 13 auf der Nebenplatine 14 ange­ schlossen. Elektrische Verbindungen zwischen den Kontaktflä­ chen 12A, 14A und den Signalleiterbahnen 13 und zwischen den Kontaktflächen und der Masseebene 15 sind durch Zwischen­ verbindungen 17 geschaffen. Die Zwischenverbindungen 17 kön­ nen plattierte Durchgangslöcher sein. Zusätzlich zu einer Flexibilität beim Entwurf gibt es eine gute Massekontinui­ tät, die die Qualität der Zwischenverbindungen durch Steuern der charakteristischen Impedanz der Zwischenverbindungen 17 verbessert. Diese Entwurfsverfahrensweise fördert einen mo­ dularen Entwurf von gedruckten Schaltungsplatinen, derart, daß ein Befestigen der Nebenplatine 14 an die Funktionali­ tät, die der Hauptplatine 12 zugeordnet ist, kundenspezi­ fisch angepaßt ist.
Fig. 5 stellt ein Ausführungsbeispiel einer hybriden gedruckten Schaltungsplatine 10' dar. Eine zweite Nebenplatine 14 oder eine Komponente (nicht gezeigt) kann auf der Oberseite der Nebenplatine 14 positioniert werden. Die Nebenplatine 14 und die optionale Platine 18 werden unter Verwendung der Lötmittelzusammensetzung und der norma­ len automatisierten Oberflächenbefestigungstechnik, die im vorhergehenden beschrieben sind, vor der Befestigung der Ne­ benplatine 14 an die Hauptplatine 12 befestigt.
Fig. 6A und 6B zeigen eine bevorzugte Zwischenverbindung 17 und ein Ersatzschaltbildmodell derselben. Fig. 6A ist eine Darstellung der Zwischenverbindung 17. Fig. 6B zeigt ein elektrisches Modell für die Zwischenverbindung 17. Dieses Modell wird verwendet, um die Größe von Stichleitungen 19A, 19B zu bestimmen, die benötigt werden, um die Übergangsimpe­ danz zu steuern, die durch die Zwischenverbindung 17 gebil­ det wird.
Wie in Fig. 6A gezeigt ist, ist eine Ausgangsübertragungs­ leitung 20 auf der Nebenplatine 14 mit einer Eingangsüber­ tragungsleitung 22 auf der Hauptplatine 12 verbunden. In diesem Beispiel weisen die Eingangs- und die Ausgangsüber­ tragungsleitung 20, 22 eine charakteristische Impedanz Z0 auf. Unter Verwendung von Gleichung 1 wird die Induktivität L des plattierten Durchgangsloches der Zwischenverbindung 17 in Mikrohenry bestimmt.
L = .002t[Log10(2T/Rpth) - 1] (1)
Dabei ist t die Dicke der Nebenplatine 14 in Zentimeter. Die Nebenplatine 14 weist ferner eine gegebene dielektrische Konstante auf, die von dem Material abhängt, aus dem die Ne­ benplatine aufgebaut ist. Rpth ist der Radius des plattier­ ten Durchgangsloches in Zentimeter. In Gleichung 2 wird die Kapazität bestimmt, die benötigt wird, um L zu kompensieren.
Cc = L/Zo 2 (2)
Dabei ist Zo die gewünschte charakteristische Impedanz der Verbindung. Cc ist die Kapazität, die notwendig ist, um die Induktivität des plattierten Durchgangsloches zu kompen­ sieren.
Die Stichleitungen 19A, 19B, wie z. B. Kupferstellen, sind der Nebenplatine hinzugefügt, derart, daß die Kapazität von jeder Kupferfläche Cc/2 beträgt. Die Stichleitung 19B liegt vorzugsweise unter der Kontaktfläche 14A der Nebenplatine 14. Die Größe der Stichleitungen 19A, 19B, die notwendig ist, um diese Kapazität zu erreichen, hängt von der Plati­ nendicke t und der dielektrischen Konstante des Nebenplati­ nenmaterials ab. Dieselbe kann numerisch oder analytisch be­ rechnet oder experimentell bestimmt werden.

Claims (4)

1. Hybride gedruckte Schaltungsplatine (10) mit einem er­ sten und einem zweiten Wärmeausdehnungskoeffizienten, die folgende Merkmale aufweist:
eine Hauptplatine (12) mit dem ersten Wärmeausdehnungs­ koeffizienten und mit Signalleiterbahnen, wobei jede Signalleiterbahn in einer Kontaktfläche auf einer Ober­ fläche der Hauptplatine endet, und die Kontaktflächen (12A) in einem vorbestimmten Muster auf der Oberfläche der Hauptplatine angeordnet sind;
eine Nebenplatine (14) mit dem zweiten Wärmeausdeh­ nungskoeffizienten und mit Signalzwischenverbindungen, wobei jede Zwischenverbindung in einer Kontaktfläche auf einer Oberfläche der Nebenplatine endet, und die Kontaktflächen (14A) in einem vorbestimmten Muster an­ geordnet sind;
ein Array einer Lötmittelzusammensetzung (16), das zwi­ schen der Oberfläche der Hauptplatine und der Ober­ fläche der Nebenplatine positioniert ist, wobei das Array in dem vorbestimmten Muster zwischen den Kontakt­ flächen der Hauptplatine und der Nebenplatine angeord­ net ist;
zusätzliche Kontaktflächen, die in einem zweiten Muster auf einer zweiten Oberfläche der Nebenplatine angeord­ net sind;
eine zweite Nebenplatine (18) mit einer Oberfläche, wo­ bei die Oberfläche der zweiten Nebenplatine Kontaktflä­ chen aufweist, die in dem zweiten Muster angeordnet sind;
ein zweites Array einer Lötmittelzusammensetzung, das zwischen der zweiten Oberfläche der ersten Nebenplatine und der Oberfläche der zweiten Nebenplatine zwischen den zusätzlichen Kontaktflächen der ersten Nebenplatine und den Kontaktflächen der zweiten Nebenplatine posi­ tioniert ist; und
Stichleitungen (19A, 19B), wobei jede Stichleitung eine leitfähige Region mit einem Bereich aufweist, der unter den Kontaktflächen auf der Nebenplatine liegt, die ka­ pazitive Platten für die Signalzwischenverbindungen bilden;
wobei die Signalzwischenverbindungen (17) eine Indukti­ vität und eine gewünschte charakteristische Impedanz (Zo) aufweisen; und
wobei eine Fläche der leitfähigen Regionen der Stichleitungen derart gewählt ist, daß ein durch die leitfähigen Regionen gebildeter Kondensator eine Kapazität aufweist, um die Induktivität der Signalzwischenverbindung (17) zu kompensieren.
2. Hybride gedruckte Schaltungsplatine gemäß Anspruch 1, bei der leitfähige Regionen der Stichleitungen (19A, 19B) auf der Nebenplatine gleiche Flächen aufweisen.
3. Hybride gedruckte Schaltungsplatine gemäß Anspruch 1 oder 2, bei der die Nebenplatine (14) für Hochfrequenzan­ wendungen geeignet ist.
4. Hybride gedruckte Schaltungsplatine gemäß einem der An­ sprüche 1 bis 3, bei der die Hauptplatine (12) ferner eine vergrabene Masseebene und Signalzwischenverbindungen aufweist, die mit den Kontaktflächen der Hauptplatine verbunden sind, wobei mindestens eine Signalzwischenverbindung der Hauptplatine die vergrabene Masseebene schneidet.
DE19627663A 1995-07-28 1996-07-09 Hybride gedruckte Schaltungsplatine Expired - Fee Related DE19627663C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/508,731 US5657208A (en) 1995-07-28 1995-07-28 Surface mount attachments of daughterboards to motherboards

Publications (2)

Publication Number Publication Date
DE19627663A1 DE19627663A1 (de) 1997-01-30
DE19627663C2 true DE19627663C2 (de) 2003-10-02

Family

ID=24023847

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19627663A Expired - Fee Related DE19627663C2 (de) 1995-07-28 1996-07-09 Hybride gedruckte Schaltungsplatine

Country Status (4)

Country Link
US (1) US5657208A (de)
JP (1) JP3935529B2 (de)
DE (1) DE19627663C2 (de)
GB (1) GB2303971B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11119862A (ja) * 1997-10-09 1999-04-30 Canon Inc プリント配線板ユニット、および電子機器
DE19750306A1 (de) 1997-11-13 1999-05-20 Bosch Gmbh Robert Elektronisches Steuergerät
US6281446B1 (en) 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
US6761816B1 (en) 1998-06-23 2004-07-13 Clinical Micro Systems, Inc. Printed circuit boards with monolayers and capture ligands
US6137693A (en) * 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
US20020177135A1 (en) * 1999-07-27 2002-11-28 Doung Hau H. Devices and methods for biochip multiplexing
US20040053290A1 (en) * 2000-01-11 2004-03-18 Terbrueggen Robert Henry Devices and methods for biochip multiplexing
US6942771B1 (en) * 1999-04-21 2005-09-13 Clinical Micro Sensors, Inc. Microfluidic systems in the electrochemical detection of target analytes
TW443083B (en) * 1999-06-23 2001-06-23 Asustek Comp Inc Printed circuit board structure
JP2002246704A (ja) * 2001-02-16 2002-08-30 Philips Japan Ltd 電子装置及び回路装置
US6710255B2 (en) * 2001-03-30 2004-03-23 Intel Corporation Printed circuit board having buried intersignal capacitance and method of making
JP4209130B2 (ja) * 2002-04-09 2009-01-14 株式会社ザナヴィ・インフォマティクス 多層モジュール基板
CN102231616B (zh) * 2010-01-29 2014-01-08 中山大洋电机制造有限公司 一种电子驱动电机的电机控制器及其控制方法
JP2013055547A (ja) * 2011-09-05 2013-03-21 Alps Electric Co Ltd 高周波モジュールおよびそれを用いた高周波機器
JP6177427B2 (ja) * 2014-04-04 2017-08-09 三菱電機株式会社 プリント配線板ユニット
US10393908B2 (en) 2016-12-15 2019-08-27 Rockwell Automation Technologies, Inc. Bobbin construction and coil winding method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4553111A (en) * 1983-08-30 1985-11-12 Burroughs Corporation Printed circuit board maximizing areas for component utilization
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59186387A (ja) * 1983-04-07 1984-10-23 松下電器産業株式会社 プリント基板の接合方法
JPH0397975U (de) * 1990-01-24 1991-10-09
JP3167342B2 (ja) * 1991-03-14 2001-05-21 株式会社東芝 送受共用円偏波アンテナ
US5142239A (en) * 1991-05-20 1992-08-25 Motorola, Inc. High frequency linear amplifier assembly
JPH0590826A (ja) * 1991-09-26 1993-04-09 Toshiba Corp マイクロストリツプアンテナ
JPH05175357A (ja) * 1991-12-25 1993-07-13 Casio Comput Co Ltd 多層基板のストリップ線路構造
JPH06152206A (ja) * 1992-11-10 1994-05-31 Toshiba Corp 無反射終端
JPH0710969U (ja) * 1993-07-23 1995-02-14 日本無線株式会社 プリント基板
JP2565127B2 (ja) * 1993-12-13 1996-12-18 日本電気株式会社 3dB90゜ハイブリッド方向性結合器
JP2908225B2 (ja) * 1993-12-24 1999-06-21 日本電気株式会社 高周波チョーク回路
US5477933A (en) * 1994-10-24 1995-12-26 At&T Corp. Electronic device interconnection techniques
US5572405A (en) * 1995-06-07 1996-11-05 International Business Machines Corporation (Ibm) Thermally enhanced ball grid array package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4553111A (en) * 1983-08-30 1985-11-12 Burroughs Corporation Printed circuit board maximizing areas for component utilization
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection

Also Published As

Publication number Publication date
JP3935529B2 (ja) 2007-06-27
DE19627663A1 (de) 1997-01-30
JPH0946015A (ja) 1997-02-14
US5657208A (en) 1997-08-12
GB2303971A (en) 1997-03-05
GB2303971B (en) 1999-09-08
GB9614938D0 (en) 1996-09-04

Similar Documents

Publication Publication Date Title
DE19627663C2 (de) Hybride gedruckte Schaltungsplatine
DE3020196C2 (de) Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE69827687T2 (de) Träger für integrierte Schaltung und seine Herstellung
DE2911620C2 (de) Verfahren zum Herstellen von leitenden durchgehenden Bohrungen in Schaltungsplatten
DE19911731C2 (de) Gedruckte Leiterplatte
DE2752438C2 (de) Träger für eine integrierte Schaltung
DE4407492A1 (de) Einrichtung zur Abschirmung von auf einer Elektronikkarte angeordneten elektronischen Bauteilen gegen äußere, elektromagnetische Felder
DE1616734A1 (de) Verfahren zum wahlweisen Verbinden der in mehreren Ebenen verlaufenden flaechenhaften Leitungszuege eines mehrschichtigen Isolierstofftraegers
DE2355471A1 (de) Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen
DE3812021A1 (de) Flexible schaltung mit anschlussorganen und verfahren zu ihrer herstellung
DE3829153A1 (de) System zum anordnen elektronischer bauelemente
DE3616723A1 (de) Mikrowellenbaustein
DE2920564A1 (de) Duennfilm-leitungen fuer elektronische schaltkreise
DE69831390T2 (de) Vorrichtung und Verfahren zur Verbindung zwischen zwei elektronischen Anordnungen
DE2843710B2 (de) Mehrlagige flexible gedruckte Schaltung und Verfahren zu ihrer Herstellung
EP0451541B1 (de) Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte
DE69733379T2 (de) LSI-Gehäuse und Herstellungsverfahren dafür
DE102009018834A1 (de) Antennenvorrichtung
DE19650492A1 (de) Mehrschichtige Leiterplatte mit Anschlüssen zur Plattierung
DE3416107A1 (de) Busleitungsanordnung mit hoher kapazitaet in schichtbauweise
DE102007040876A1 (de) Mehrschicht-Leiterplatte
DE2758826A1 (de) Logikkarte zur verbindung integrierter schaltkreisbausteine
DE3601681A1 (de) Entkopplungskondensator fuer schaltkreisbausteine mit rasterfoermigen kontaktstiftanordnungen und daraus bestehende entkopplungsanordnungen
DE3443813A1 (de) Elektronische baugruppe aus integrierten schaltbausteinen und entkopplungskondensatoren, sowie entkopplungskondensatoren fuer derartige baugruppen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D.STAATES DELA

8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D. STAATES, US

8339 Ceased/non-payment of the annual fee