JPH0946015A - プリント回路基板 - Google Patents
プリント回路基板Info
- Publication number
- JPH0946015A JPH0946015A JP8197199A JP19719996A JPH0946015A JP H0946015 A JPH0946015 A JP H0946015A JP 8197199 A JP8197199 A JP 8197199A JP 19719996 A JP19719996 A JP 19719996A JP H0946015 A JPH0946015 A JP H0946015A
- Authority
- JP
- Japan
- Prior art keywords
- board
- daughter board
- motherboard
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10666—Plated through-hole for surface mounting on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Combinations Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】
【課題】容易かつ経済的に製造することのできる、熱膨
張係数の異なる複数の基板を有するハイブリッド・プリ
ント回路基板を提供する。 【解決手段】本発明の一実施例によれば、ドータボード
１４には底面部にいくつかの接触パッド１４Ａが形成さ
れる。マザーボード１２の上面部には、これらの接触パ
ッド１４Ａと整列する接触パッド１２Ａが形成される。
はんだコンパウンドがマザーボード上にステンシル塗布
される。ドータボードは標準の自動表面実装技法を用い
てマザーボードに取り付けられる。
張係数の異なる複数の基板を有するハイブリッド・プリ
ント回路基板を提供する。 【解決手段】本発明の一実施例によれば、ドータボード
１４には底面部にいくつかの接触パッド１４Ａが形成さ
れる。マザーボード１２の上面部には、これらの接触パ
ッド１４Ａと整列する接触パッド１２Ａが形成される。
はんだコンパウンドがマザーボード上にステンシル塗布
される。ドータボードは標準の自動表面実装技法を用い
てマザーボードに取り付けられる。
Description
【０００１】
【産業上の利用分野】本発明はプリント回路基板の設計
および製造に関し、詳細にいえば、異なる熱膨張係数を
有するプリント回路基板に実装された回路の信頼性の高
い相互接続に関する。
および製造に関し、詳細にいえば、異なる熱膨張係数を
有するプリント回路基板に実装された回路の信頼性の高
い相互接続に関する。
【０００２】
【従来の技術】ほとんどのＲＦおよびマイクロウェーブ
回路の場合、高性能プリント回路基板に実装する必要が
あるのは一部に過ぎない。これらの高性能基板は高価で
あり、加工が困難である。経済的な理由から、回路基板
設計者は実用上できるだけ多くの回路を廉価で、加工が
容易な基板に実装し、高性能基板をＲＦまたはマイクロ
ウェーブ作動を達成するのに必要なところだけに使用し
ようとしている。
回路の場合、高性能プリント回路基板に実装する必要が
あるのは一部に過ぎない。これらの高性能基板は高価で
あり、加工が困難である。経済的な理由から、回路基板
設計者は実用上できるだけ多くの回路を廉価で、加工が
容易な基板に実装し、高性能基板をＲＦまたはマイクロ
ウェーブ作動を達成するのに必要なところだけに使用し
ようとしている。
【０００３】図１に示すように、従来技術の一例では、
廉価な基板、すなわちマザーボード１は面積が高性能基
板、すなわちドータボード３よりも若干大きい穴２を有
している。ドータボード３は穴２内に設置され、回路基
板１および３は鋳造金属シールド４によってクランプさ
れている。信号は回路基板１と３の間にはんだ付けされ
た軸方向リード・コンデンサ５により一方から他方へ送
られる。シールド４が必要であり、また組立てのために
手作業が必要とされるため、これは費用効果の高い製造
プロセスではない。穴２はマザーボード１の構造的一体
性を弱めるものでもある。信号リード線５の特性インピ
ーダンスは制御が困難である。さらに、マザーボード１
とドータボード３との間の設置の連続性が低い。
廉価な基板、すなわちマザーボード１は面積が高性能基
板、すなわちドータボード３よりも若干大きい穴２を有
している。ドータボード３は穴２内に設置され、回路基
板１および３は鋳造金属シールド４によってクランプさ
れている。信号は回路基板１と３の間にはんだ付けされ
た軸方向リード・コンデンサ５により一方から他方へ送
られる。シールド４が必要であり、また組立てのために
手作業が必要とされるため、これは費用効果の高い製造
プロセスではない。穴２はマザーボード１の構造的一体
性を弱めるものでもある。信号リード線５の特性インピ
ーダンスは制御が困難である。さらに、マザーボード１
とドータボード３との間の設置の連続性が低い。
【０００４】図２は従来技術の他の例を示すものであ
り、はんだペースト６が熱膨張係数がそろっている基板
を有するマザーボード１とドータボード３に手作業で塗
布されている。製造コストが高くなることに加え、はん
だがオーバフローに関して遮蔽されていないため、接続
部がブリッジとなりやすい。さらに、マザーボード１に
対するドータボード３の自動整合は、整合の助けとなる
接触パッドがないため、不可能である。
り、はんだペースト６が熱膨張係数がそろっている基板
を有するマザーボード１とドータボード３に手作業で塗
布されている。製造コストが高くなることに加え、はん
だがオーバフローに関して遮蔽されていないため、接続
部がブリッジとなりやすい。さらに、マザーボード１に
対するドータボード３の自動整合は、整合の助けとなる
接触パッドがないため、不可能である。
【０００５】しかも、図２に示したはんだ接続部は主と
して接地面およびマザーボード１とドータボード３の機
械的相互接続のために設けられている。その結果、これ
らのはんだ接続部は数が少なく、大きなものであり、応
力がこれらのはんだ接続部に集中する。したがって、マ
ザーボード１とドータボード３が異なる熱膨張係数を特
徴としている場合には、温度変化があると、はんだ接続
部は障害を受けることとなる。それ故、図２に示した従
来技術の例は、異なる熱膨張係数を有するプリント回路
基板が使用されるＲＦまたはマイクロウェーブ回路の実
装に簡単に利用できない。設計要素としてドータボード
を考慮しながら、モジュール回路基板設計を促進する効
率のよいプリント回路基板設計法が望まれている。ま
た、マザーボードの基板に関するドータボードの基板の
熱膨張係数の相違がボード間の接続の信頼性に影響を及
ぼしてはならない。得られるボードは製造が容易で、経
済的なものでもなければならない。
して接地面およびマザーボード１とドータボード３の機
械的相互接続のために設けられている。その結果、これ
らのはんだ接続部は数が少なく、大きなものであり、応
力がこれらのはんだ接続部に集中する。したがって、マ
ザーボード１とドータボード３が異なる熱膨張係数を特
徴としている場合には、温度変化があると、はんだ接続
部は障害を受けることとなる。それ故、図２に示した従
来技術の例は、異なる熱膨張係数を有するプリント回路
基板が使用されるＲＦまたはマイクロウェーブ回路の実
装に簡単に利用できない。設計要素としてドータボード
を考慮しながら、モジュール回路基板設計を促進する効
率のよいプリント回路基板設計法が望まれている。ま
た、マザーボードの基板に関するドータボードの基板の
熱膨張係数の相違がボード間の接続の信頼性に影響を及
ぼしてはならない。得られるボードは製造が容易で、経
済的なものでもなければならない。
【０００６】
【発明が解決しようとする課題】本発明は、容易に、経
済的に製造することのできる、熱膨張係数の異なる複数
の基板を有するハイブリッド・プリント回路基板を提供
することを目的とする。
済的に製造することのできる、熱膨張係数の異なる複数
の基板を有するハイブリッド・プリント回路基板を提供
することを目的とする。
【０００７】
【課題を解決するための手段】異なる熱膨張係数を有す
る２枚の基板からなるハイブリッド・プリント回路基板
を、自動表面実装技法を使用して製造することができ
る。廉価な材料からなるマザーボードはその上面に一連
の接触パッドを備えて構成される。底面に対応するパタ
ーンの接触パッドを有するドータボードは、標準的な自
動表面実装技法を使用してマザーボードに接続されるの
で、ドータボードとマザーボードの接触パッドは適切に
整合することとなる。
る２枚の基板からなるハイブリッド・プリント回路基板
を、自動表面実装技法を使用して製造することができ
る。廉価な材料からなるマザーボードはその上面に一連
の接触パッドを備えて構成される。底面に対応するパタ
ーンの接触パッドを有するドータボードは、標準的な自
動表面実装技法を使用してマザーボードに接続されるの
で、ドータボードとマザーボードの接触パッドは適切に
整合することとなる。
【０００８】接触パッドを信号トレースに接続してもか
まわない。あるいは、マザーボードの接触パッドをマザ
ーボード内に収められている接地面に接続することもで
きる。設計の融通性に加えて、良好な接地連続性があ
り、これは相互接続部の品質を高める。相互接続の特性
インピーダンスは接触パッドの下におかれたスタブのサ
イズを決定することによって制御できる。この設計法は
プリント回路基板のモジュール設計を促進し、異なるド
ータボードを接続することでマザーボードに関連する機
能をカスタム化できるようにするものである。
まわない。あるいは、マザーボードの接触パッドをマザ
ーボード内に収められている接地面に接続することもで
きる。設計の融通性に加えて、良好な接地連続性があ
り、これは相互接続部の品質を高める。相互接続の特性
インピーダンスは接触パッドの下におかれたスタブのサ
イズを決定することによって制御できる。この設計法は
プリント回路基板のモジュール設計を促進し、異なるド
ータボードを接続することでマザーボードに関連する機
能をカスタム化できるようにするものである。
【０００９】
【実施例】図３は本発明の実施の形態の１つによるハイ
ブリッド・プリント回路基板１０の平面図を示す。マザ
ーボード１２は上面１２Ｂに所定のパターンの接触パッ
ドのアレイ１２Ａを有している。ドータボード１４は底
面１４Ｂに同一のパターンの接触パッドのアレイ１４Ａ
を有している。ドータボード１４はその上に実装された
抵抗１１Ａや増幅器１１Ｂなどの受動または能動構成要
素を有することができる。はんだコンパウンド１６をマ
ザーボード１２の接触パッド１２Ａに塗布するのが好ま
しい。あるいは、はんだコンパウンドをドータボード１
４の接触パッド１４Ａに塗布することもできる。
ブリッド・プリント回路基板１０の平面図を示す。マザ
ーボード１２は上面１２Ｂに所定のパターンの接触パッ
ドのアレイ１２Ａを有している。ドータボード１４は底
面１４Ｂに同一のパターンの接触パッドのアレイ１４Ａ
を有している。ドータボード１４はその上に実装された
抵抗１１Ａや増幅器１１Ｂなどの受動または能動構成要
素を有することができる。はんだコンパウンド１６をマ
ザーボード１２の接触パッド１２Ａに塗布するのが好ま
しい。あるいは、はんだコンパウンドをドータボード１
４の接触パッド１４Ａに塗布することもできる。
【００１０】マザーボード１２は通常、General Electr
ic製の６層積層のＧｅｔｅｋなどの廉価なプリント回路
基板材料である。マザーボード１２の基板厚が０．０５
６インチ（０．１４２ｃｍ）である場合、この材料から
なるマザーボードの平面における関連した熱膨張係数は
１２−１４ｐｐｍ／℃である。ドータボード１４はＡｒ
ｌｏｎ ＣｕＣｌａｄ２５０などの高性能基板で形成さ
れている。ドータボード１４の基板の厚さが０．０６０
インチ（０．１５２ｃｍ）である場合、この材料からな
るドータボードの平面における関連した熱膨張係数は９
−１０ｐｐｍ／℃である。接触パッドの第１および第２
のアレイ１２Ａ、１４Ａははんだでメッキされた微量な
金または銅などの導電性材料である。ドータボード１４
は標準的な自動表面実装技法を使用してマザーボード１
２に接続されている。
ic製の６層積層のＧｅｔｅｋなどの廉価なプリント回路
基板材料である。マザーボード１２の基板厚が０．０５
６インチ（０．１４２ｃｍ）である場合、この材料から
なるマザーボードの平面における関連した熱膨張係数は
１２−１４ｐｐｍ／℃である。ドータボード１４はＡｒ
ｌｏｎ ＣｕＣｌａｄ２５０などの高性能基板で形成さ
れている。ドータボード１４の基板の厚さが０．０６０
インチ（０．１５２ｃｍ）である場合、この材料からな
るドータボードの平面における関連した熱膨張係数は９
−１０ｐｐｍ／℃である。接触パッドの第１および第２
のアレイ１２Ａ、１４Ａははんだでメッキされた微量な
金または銅などの導電性材料である。ドータボード１４
は標準的な自動表面実装技法を使用してマザーボード１
２に接続されている。
【００１１】この実施の形態において、はんだコンパウ
ンド１６はドータボード１４および付加的な構成要素
（図示せず）を接続するためにマザーボード１２にステ
ンシル塗布される。次に、構成要素とドータボード１４
はＦｕｊｉ ＩＰ−IIなどのピックアンドプレース機械
を使用してマザーボード１２に載置される。ドータボー
ド１４の接触パッド１４Ａはマザーボード１２の接触パ
ッド１２Ａと揃えられ、マザーボードに対するドータボ
ードの自動整合が行われる。はんだコンパウンド１６は
次いでリフローされ、構成要素とドータボード１４のマ
ザーボード１２への接続が行われる。所定の複数のパタ
ーンの接触パッド１２Ａ、１４Ａがマザーボード１２の
表面１２Ｂおよびドータボード１４の表面１４Ｂにある
ため、マザーボードとドータボードの基板の熱膨張係数
の相違による応力が、ボード間の界面全体にわたり離隔
している多数のはんだ接続部に分散される。このことは
図２に示した従来技術の例によってもたらされるものよ
りも高い信頼性をもたらす。
ンド１６はドータボード１４および付加的な構成要素
（図示せず）を接続するためにマザーボード１２にステ
ンシル塗布される。次に、構成要素とドータボード１４
はＦｕｊｉ ＩＰ−IIなどのピックアンドプレース機械
を使用してマザーボード１２に載置される。ドータボー
ド１４の接触パッド１４Ａはマザーボード１２の接触パ
ッド１２Ａと揃えられ、マザーボードに対するドータボ
ードの自動整合が行われる。はんだコンパウンド１６は
次いでリフローされ、構成要素とドータボード１４のマ
ザーボード１２への接続が行われる。所定の複数のパタ
ーンの接触パッド１２Ａ、１４Ａがマザーボード１２の
表面１２Ｂおよびドータボード１４の表面１４Ｂにある
ため、マザーボードとドータボードの基板の熱膨張係数
の相違による応力が、ボード間の界面全体にわたり離隔
している多数のはんだ接続部に分散される。このことは
図２に示した従来技術の例によってもたらされるものよ
りも高い信頼性をもたらす。
【００１２】得られるハイブリッド・プリント回路基板
１０はドータボード１４を設計要素として考慮している
モジュール・プリント回路基板設計を促進する。構成要
素１１Ａ、１１Ｂを備えたドータボード１４がマザーボ
ード１２に関連する機能をカスタム化するように、マザ
ーボード１２を柔軟に設計することもできる。得られる
ハイブリッド回路基板１０も製造が容易である。
１０はドータボード１４を設計要素として考慮している
モジュール・プリント回路基板設計を促進する。構成要
素１１Ａ、１１Ｂを備えたドータボード１４がマザーボ
ード１２に関連する機能をカスタム化するように、マザ
ーボード１２を柔軟に設計することもできる。得られる
ハイブリッド回路基板１０も製造が容易である。
【００１３】図４はハイブリッド・プリント回路基板１
０の断面図を示す。接触パッド１４Ａはドータボード１
４の底面１４Ｂの任意の場所に配置することができる。
マザーボード１２およびドータボード１４の接触パッド
１２Ａ、１４Ａをマザーボード内における信号トレース
１３または接地面１５に接続することができる。図３に
示した構成要素１１Ａ、１１Ｂは次いで、ドータボード
１４の信号トレース１３に接続される。接触パッド１２
Ａ、１４Ａと信号トレース１３の間、および接触パッド
と接地面１５の間の電気接続は相互接続部１７によって
もたらされる。相互接続部１７はメッキしたスルーホー
ルでよい。設計の融通性に加えて、接地連続性が良好で
あり、これは相互接続部１７の特性インピーダンスを制
御することによって、相互接続部の品質を改善する。こ
の設計法はプリント回路基板のモジュール設計を改善
し、ドータボード１４を接続することによって、マザー
ボード１２に関連した機能をカスタム化するようにす
る。
０の断面図を示す。接触パッド１４Ａはドータボード１
４の底面１４Ｂの任意の場所に配置することができる。
マザーボード１２およびドータボード１４の接触パッド
１２Ａ、１４Ａをマザーボード内における信号トレース
１３または接地面１５に接続することができる。図３に
示した構成要素１１Ａ、１１Ｂは次いで、ドータボード
１４の信号トレース１３に接続される。接触パッド１２
Ａ、１４Ａと信号トレース１３の間、および接触パッド
と接地面１５の間の電気接続は相互接続部１７によって
もたらされる。相互接続部１７はメッキしたスルーホー
ルでよい。設計の融通性に加えて、接地連続性が良好で
あり、これは相互接続部１７の特性インピーダンスを制
御することによって、相互接続部の品質を改善する。こ
の設計法はプリント回路基板のモジュール設計を改善
し、ドータボード１４を接続することによって、マザー
ボード１２に関連した機能をカスタム化するようにす
る。
【００１４】図５はハイブリッド・プリント回路基板の
他の実施の形態１０’を示す。オプションの第２のドー
タボード１８または構成要素（図示せず）をドータボー
ド１４の上に配置することもできる。ドータボード１４
およびオプション・ボード１８をはんだコンパウンドお
よび上述の標準的な自動表面実装技法を使用して接続し
てから、ドータボード１４をマザーボード１２に接続す
る。
他の実施の形態１０’を示す。オプションの第２のドー
タボード１８または構成要素（図示せず）をドータボー
ド１４の上に配置することもできる。ドータボード１４
およびオプション・ボード１８をはんだコンパウンドお
よび上述の標準的な自動表面実装技法を使用して接続し
てから、ドータボード１４をマザーボード１２に接続す
る。
【００１５】図６Ａおよび図６Ｂは好ましい相互接続部
１７と、これに対する等価の回路モデルを示す。図６Ａ
は相互接続部１７の図である。図６Ｂは相互接続部１７
の電気的モデルを示す。このモデルを使用して、相互接
続部１７が形成する遷移部のインピーダンスを制御する
のに必要なスタブ１９Ａ、１９Ｂのサイズを決定する。
１７と、これに対する等価の回路モデルを示す。図６Ａ
は相互接続部１７の図である。図６Ｂは相互接続部１７
の電気的モデルを示す。このモデルを使用して、相互接
続部１７が形成する遷移部のインピーダンスを制御する
のに必要なスタブ１９Ａ、１９Ｂのサイズを決定する。
【００１６】図６Ａに示すように、ドータボード１４の
出力伝送線２０はマザーボード１２の入力伝送線２２に
接続されている。この例において、入力および出力伝送
線２０、２２は特性インピーダンスＺ0を有している。
式１を使用すると、相互接続部１７のメッキ・スルーホ
ールのインダクタンスＬが決定される（単位：マイクロ
ヘンリ）。
出力伝送線２０はマザーボード１２の入力伝送線２２に
接続されている。この例において、入力および出力伝送
線２０、２２は特性インピーダンスＺ0を有している。
式１を使用すると、相互接続部１７のメッキ・スルーホ
ールのインダクタンスＬが決定される（単位：マイクロ
ヘンリ）。
【００１７】 Ｌ ＝ 0.002ｔ[Ｌｏｇ10(2ｔ/Ｒpth)-1] (1)
【００１８】ｔはドータボード１４の厚さである（単
位：ｃｍ）。ドータボード１４はドータボードを構成す
る材料によって決まる所与の誘電率を有している。Ｒ
pthはメッキ・スルーホールの半径である（単位：ｃ
ｍ）。式２において、Ｌを補償するのに必要なキャパシ
タンスが決定される。
位：ｃｍ）。ドータボード１４はドータボードを構成す
る材料によって決まる所与の誘電率を有している。Ｒ
pthはメッキ・スルーホールの半径である（単位：ｃ
ｍ）。式２において、Ｌを補償するのに必要なキャパシ
タンスが決定される。
【００１９】Ｃc ＝ Ｌ／Ｚo 2 (2)
【００２０】Ｚ0は接続部の所望特性インピーダンスで
あり、Ｃcはメッキ・スルーホールのインダクタンスを
補償するのに必要なキャパシタンスである。
あり、Ｃcはメッキ・スルーホールのインダクタンスを
補償するのに必要なキャパシタンスである。
【００２１】銅パッチなどのスタブ１９Ａ、１９Ｂがド
ータボード１４に追加され、各々のキャパシタンスがＣ
c／２となるようになっている。スタブ１９Ｂはドータ
ボード１４の接触パッド１４Ａの下にあるのが好まし
い。このキャパシタンスを達成するのに必要なスタブ１
９Ａ、１９Ｂのサイズはボードの厚さｔとドータボード
材料の誘電率によって決まる。これは数値計算、解析計
算、あるいは実験によって計算することができる。
ータボード１４に追加され、各々のキャパシタンスがＣ
c／２となるようになっている。スタブ１９Ｂはドータ
ボード１４の接触パッド１４Ａの下にあるのが好まし
い。このキャパシタンスを達成するのに必要なスタブ１
９Ａ、１９Ｂのサイズはボードの厚さｔとドータボード
材料の誘電率によって決まる。これは数値計算、解析計
算、あるいは実験によって計算することができる。
【００２２】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。
が、以下、本発明の各実施態様の例を示す。
【００２３】[実施態様１]第１の熱膨張係数および信号
トレースを有するマザーボードであって、各信号トレー
スはマザーボード表面上の接触パッドで終端しており、
該接触パッド（１２Ａ）は前記マザーボードの表面上で
所定のパターンに構成されているマザーボード（１２）
と、第２の熱膨張係数および信号相互接続部を有するド
ータボードであって、各相互接続部は該ドータボードの
表面上の接触パッドで終端しており、該接触パッド（１
４Ａ）は所定のパターンに構成されているドータボード
（１４）と、前記マザーボードの表面と前記ドータボー
ドの表面との間に配置され、該マザーボードの接触パッ
ドと前記ドータボードの接触パッドとの間で所定のパタ
ーンに構成されているはんだコンパウンドのアレイ（１
６）と、を備えて成るハイブリッド・プリント回路基板
（１０）。
トレースを有するマザーボードであって、各信号トレー
スはマザーボード表面上の接触パッドで終端しており、
該接触パッド（１２Ａ）は前記マザーボードの表面上で
所定のパターンに構成されているマザーボード（１２）
と、第２の熱膨張係数および信号相互接続部を有するド
ータボードであって、各相互接続部は該ドータボードの
表面上の接触パッドで終端しており、該接触パッド（１
４Ａ）は所定のパターンに構成されているドータボード
（１４）と、前記マザーボードの表面と前記ドータボー
ドの表面との間に配置され、該マザーボードの接触パッ
ドと前記ドータボードの接触パッドとの間で所定のパタ
ーンに構成されているはんだコンパウンドのアレイ（１
６）と、を備えて成るハイブリッド・プリント回路基板
（１０）。
【００２４】[実施態様２]前記ドータボードの第２の表
面上に第２のパターンに構成された付加的な接触パッド
と、前記第２のパターンに構成された接触パッドを有す
る表面を備えた第２のドータボード（１８）と、前記第
１のドータボードの表面と、前記第２のドータボードの
表面との間に配置され、前記第１のドータボードの付加
的な接触パッドと前記第２のドータボードの接触パッド
との間で所定のパターンに構成されているはんだコンパ
ウンドの第２のアレイと、をさらに備えている実施態様
１に記載のハイブリッド・プリント回路基板。
面上に第２のパターンに構成された付加的な接触パッド
と、前記第２のパターンに構成された接触パッドを有す
る表面を備えた第２のドータボード（１８）と、前記第
１のドータボードの表面と、前記第２のドータボードの
表面との間に配置され、前記第１のドータボードの付加
的な接触パッドと前記第２のドータボードの接触パッド
との間で所定のパターンに構成されているはんだコンパ
ウンドの第２のアレイと、をさらに備えている実施態様
１に記載のハイブリッド・プリント回路基板。
【００２５】[実施態様３]信号相互接続部に対して容量
性プレートを形成する前記ドータボード上の接触パッド
の下における導電性領域を有するスタブ（１９Ａ、１９
Ｂ）と、インダクタンスと所望の特性インピーダンスと
を有する前記信号相互接続部（１７）とをさらに備えて
成り、前記スタブの導電性領域が前記信号相互接続部の
インダクタンスおよび所望の特性インピーダンスによっ
て決まることを特徴とする実施態様１に記載のハイブリ
ッド・プリント回路基板。
性プレートを形成する前記ドータボード上の接触パッド
の下における導電性領域を有するスタブ（１９Ａ、１９
Ｂ）と、インダクタンスと所望の特性インピーダンスと
を有する前記信号相互接続部（１７）とをさらに備えて
成り、前記スタブの導電性領域が前記信号相互接続部の
インダクタンスおよび所望の特性インピーダンスによっ
て決まることを特徴とする実施態様１に記載のハイブリ
ッド・プリント回路基板。
【００２６】[実施態様４]前記ドータボード上のスタブ
（１９Ａ、１９Ｂ）の導電性領域が同じ面積を有するこ
とを特徴とする、実施態様３に記載のハイブリッド・プ
リント回路基板。
（１９Ａ、１９Ｂ）の導電性領域が同じ面積を有するこ
とを特徴とする、実施態様３に記載のハイブリッド・プ
リント回路基板。
【００２７】[実施態様５]前記ドータボード（１４）が
高性能基板であることを特徴とする、実施態様１に記載
のハイブリッド・プリント回路基板。
高性能基板であることを特徴とする、実施態様１に記載
のハイブリッド・プリント回路基板。
【００２８】[実施態様６]前記高性能基板がＲＦ用途に
適していることを特徴とする、実施態様５に記載のハイ
ブリッド・プリント回路基板。
適していることを特徴とする、実施態様５に記載のハイ
ブリッド・プリント回路基板。
【００２９】[実施態様７]前記マザーボード（１２）が
該マザーボードの接触パッドに接続された埋め込み接地
面および相互接続部をさらに備えて成り、前記マザーボ
ードの信号相互接続部の少なくとも１つが前記埋め込み
接地面と交差することを特徴とする、実施態様１に記載
のハイブリッド・プリント回路基板。
該マザーボードの接触パッドに接続された埋め込み接地
面および相互接続部をさらに備えて成り、前記マザーボ
ードの信号相互接続部の少なくとも１つが前記埋め込み
接地面と交差することを特徴とする、実施態様１に記載
のハイブリッド・プリント回路基板。
【００３０】
【発明の効果】以上説明したように、本発明を用いるこ
とにより、容易に、経済的に製造することのできる、熱
膨張係数の異なる複数の基板を有するハイブリッド・プ
リント回路基板を提供することができる。
とにより、容易に、経済的に製造することのできる、熱
膨張係数の異なる複数の基板を有するハイブリッド・プ
リント回路基板を提供することができる。
【図１】従来のマザーボードの穴内に配置されたドータ
ボードを示す図である。
ボードを示す図である。
【図２】従来のマザーボードの周縁に沿って接続された
ドータボードを示す図である。
ドータボードを示す図である。
【図３】本発明の実施の形態の１つによるハイブリッド
・プリント回路基板の斜視図である。
・プリント回路基板の斜視図である。
【図４】図３に示したハイブリッド・プリント回路基板
の断面図である。
の断面図である。
【図５】本発明によるハイブリッド・プリント回路基板
の他の実施の形態を示す図である。
の他の実施の形態を示す図である。
【図６Ａ】相互接続部を示す図である。
【図６Ｂ】相互接続部に等価の電気回路を示す図であ
る。
る。
１０：ハイブリッド・プリント回路基板 １２：マザーボード １２Ａ：接触パッドのアレイ １４：ドータボード １４Ａ：接触パッドのアレイ
Claims (1)
- 【請求項１】第１の熱膨張係数および信号トレースを有
するマザーボードであって、各信号トレースはマザーボ
ード表面上の接触パッドで終端しており、該接触パッド
は前記マザーボードの表面上で所定のパターンに構成さ
れているマザーボードと、 第２の熱膨張係数および信号相互接続部を有するドータ
ボードであって、各相互接続部は該ドータボードの表面
上の接触パッドで終端しており、該接触パッドは所定の
パターンに構成されているドータボードと、 前記マザーボードの表面と前記ドータボードの表面との
間に配置され、該マザーボードの接触パッドと前記ドー
タボードの接触パッドとの間で所定のパターンに構成さ
れているはんだコンパウンドのアレイと、 を備えて成るハイブリッド・プリント回路基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US508,731 | 1990-04-16 | ||
| US08/508,731 US5657208A (en) | 1995-07-28 | 1995-07-28 | Surface mount attachments of daughterboards to motherboards |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0946015A true JPH0946015A (ja) | 1997-02-14 |
| JP3935529B2 JP3935529B2 (ja) | 2007-06-27 |
Family
ID=24023847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19719996A Expired - Fee Related JP3935529B2 (ja) | 1995-07-28 | 1996-07-26 | プリント回路基板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5657208A (ja) |
| JP (1) | JP3935529B2 (ja) |
| DE (1) | DE19627663C2 (ja) |
| GB (1) | GB2303971B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281446B1 (en) | 1998-02-16 | 2001-08-28 | Matsushita Electric Industrial Co., Ltd. | Multi-layered circuit board and method of manufacturing the same |
| KR100744898B1 (ko) * | 2002-04-09 | 2007-08-01 | 가부시키가이샤 자나비 인포메틱스 | 정보기기용 회로기판 장치 및 다층모듈기판 및 내비게이션장치 |
| JPWO2015151292A1 (ja) * | 2014-04-04 | 2017-04-13 | 三菱電機株式会社 | プリント配線板ユニット |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11119862A (ja) * | 1997-10-09 | 1999-04-30 | Canon Inc | プリント配線板ユニット、および電子機器 |
| DE19750306A1 (de) * | 1997-11-13 | 1999-05-20 | Bosch Gmbh Robert | Elektronisches Steuergerät |
| US6761816B1 (en) | 1998-06-23 | 2004-07-13 | Clinical Micro Systems, Inc. | Printed circuit boards with monolayers and capture ligands |
| US6137693A (en) * | 1998-07-31 | 2000-10-24 | Agilent Technologies Inc. | High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding |
| US20040053290A1 (en) * | 2000-01-11 | 2004-03-18 | Terbrueggen Robert Henry | Devices and methods for biochip multiplexing |
| US6942771B1 (en) * | 1999-04-21 | 2005-09-13 | Clinical Micro Sensors, Inc. | Microfluidic systems in the electrochemical detection of target analytes |
| US20020177135A1 (en) * | 1999-07-27 | 2002-11-28 | Doung Hau H. | Devices and methods for biochip multiplexing |
| TW443083B (en) * | 1999-06-23 | 2001-06-23 | Asustek Comp Inc | Printed circuit board structure |
| JP2002246704A (ja) * | 2001-02-16 | 2002-08-30 | Philips Japan Ltd | 電子装置及び回路装置 |
| US6710255B2 (en) * | 2001-03-30 | 2004-03-23 | Intel Corporation | Printed circuit board having buried intersignal capacitance and method of making |
| CN102231616B (zh) * | 2010-01-29 | 2014-01-08 | 中山大洋电机制造有限公司 | 一种电子驱动电机的电机控制器及其控制方法 |
| JP2013055547A (ja) * | 2011-09-05 | 2013-03-21 | Alps Electric Co Ltd | 高周波モジュールおよびそれを用いた高周波機器 |
| US10393908B2 (en) | 2016-12-15 | 2019-08-27 | Rockwell Automation Technologies, Inc. | Bobbin construction and coil winding method |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0397975U (ja) * | 1990-01-24 | 1991-10-09 | ||
| JPH0590826A (ja) * | 1991-09-26 | 1993-04-09 | Toshiba Corp | マイクロストリツプアンテナ |
| JPH05175357A (ja) * | 1991-12-25 | 1993-07-13 | Casio Comput Co Ltd | 多層基板のストリップ線路構造 |
| JPH06140835A (ja) * | 1991-03-14 | 1994-05-20 | Toshiba Corp | 送受共用円偏波アンテナ |
| JPH06152206A (ja) * | 1992-11-10 | 1994-05-31 | Toshiba Corp | 無反射終端 |
| JPH0710969U (ja) * | 1993-07-23 | 1995-02-14 | 日本無線株式会社 | プリント基板 |
| JPH07170037A (ja) * | 1993-12-13 | 1995-07-04 | Nec Corp | ３ｄＢ９０゜ハイブリッド |
| JPH07193401A (ja) * | 1993-12-24 | 1995-07-28 | Nec Corp | 高周波チョーク回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59186387A (ja) * | 1983-04-07 | 1984-10-23 | 松下電器産業株式会社 | プリント基板の接合方法 |
| US4553111A (en) * | 1983-08-30 | 1985-11-12 | Burroughs Corporation | Printed circuit board maximizing areas for component utilization |
| US5142239A (en) * | 1991-05-20 | 1992-08-25 | Motorola, Inc. | High frequency linear amplifier assembly |
| US5222014A (en) * | 1992-03-02 | 1993-06-22 | Motorola, Inc. | Three-dimensional multi-chip pad array carrier |
| US5355283A (en) * | 1993-04-14 | 1994-10-11 | Amkor Electronics, Inc. | Ball grid array with via interconnection |
| US5477933A (en) * | 1994-10-24 | 1995-12-26 | At&T Corp. | Electronic device interconnection techniques |
| US5572405A (en) * | 1995-06-07 | 1996-11-05 | International Business Machines Corporation (Ibm) | Thermally enhanced ball grid array package |
-
1995
- 1995-07-28 US US08/508,731 patent/US5657208A/en not_active Expired - Lifetime
-
1996
- 1996-07-09 DE DE19627663A patent/DE19627663C2/de not_active Expired - Fee Related
- 1996-07-16 GB GB9614938A patent/GB2303971B/en not_active Expired - Fee Related
- 1996-07-26 JP JP19719996A patent/JP3935529B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0397975U (ja) * | 1990-01-24 | 1991-10-09 | ||
| JPH06140835A (ja) * | 1991-03-14 | 1994-05-20 | Toshiba Corp | 送受共用円偏波アンテナ |
| JPH0590826A (ja) * | 1991-09-26 | 1993-04-09 | Toshiba Corp | マイクロストリツプアンテナ |
| JPH05175357A (ja) * | 1991-12-25 | 1993-07-13 | Casio Comput Co Ltd | 多層基板のストリップ線路構造 |
| JPH06152206A (ja) * | 1992-11-10 | 1994-05-31 | Toshiba Corp | 無反射終端 |
| JPH0710969U (ja) * | 1993-07-23 | 1995-02-14 | 日本無線株式会社 | プリント基板 |
| JPH07170037A (ja) * | 1993-12-13 | 1995-07-04 | Nec Corp | ３ｄＢ９０゜ハイブリッド |
| JPH07193401A (ja) * | 1993-12-24 | 1995-07-28 | Nec Corp | 高周波チョーク回路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281446B1 (en) | 1998-02-16 | 2001-08-28 | Matsushita Electric Industrial Co., Ltd. | Multi-layered circuit board and method of manufacturing the same |
| US6687985B2 (en) | 1998-02-16 | 2004-02-10 | Matsushita Electric Industrial Co., Ltd. | Method of Manufacturing a multi-layer circuit board |
| KR100744898B1 (ko) * | 2002-04-09 | 2007-08-01 | 가부시키가이샤 자나비 인포메틱스 | 정보기기용 회로기판 장치 및 다층모듈기판 및 내비게이션장치 |
| US7869223B2 (en) | 2002-04-09 | 2011-01-11 | Xanavi Informatics Corporation | Circuit board device for information apparatus, multilayered module board and navigation system |
| JPWO2015151292A1 (ja) * | 2014-04-04 | 2017-04-13 | 三菱電機株式会社 | プリント配線板ユニット |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2303971B (en) | 1999-09-08 |
| JP3935529B2 (ja) | 2007-06-27 |
| DE19627663C2 (de) | 2003-10-02 |
| GB2303971A (en) | 1997-03-05 |
| US5657208A (en) | 1997-08-12 |
| GB9614938D0 (en) | 1996-09-04 |
| DE19627663A1 (de) | 1997-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4249302A (en) | Multilayer printed circuit board | |
| US4851614A (en) | Non-occluding mounting hole with solder pad for printed circuit boards | |
| US7435912B1 (en) | Tailoring via impedance on a circuit board | |
| JPH0946015A (ja) | プリント回路基板 | |
| EP0489118A4 (en) | Multi-layer circuit board that suppresses radio frequency interference from high frequency signals | |
| US7412923B2 (en) | Stencil device for accurately applying solder paste to a printed circuit board | |
| US6020562A (en) | Reduced-capacitance component mounting pads and capacitance-reduction methods for high frequency multi-layer printed circuit boards | |
| JPH0656873B2 (ja) | 集積回路モジュールの機能を変更する方法および装置 | |
| US20020023776A1 (en) | Enhanced surface laminar circuit board | |
| US5990421A (en) | Built in board resistors | |
| US20050044702A1 (en) | Printed circuit board having solder bridges for electronically connecting conducting pads and method of fabricating solder bridges | |
| JPS63114299A (ja) | プリント配線板 | |
| WO2006030352A2 (en) | Electronic device comprising a flexible printed circuit board conductively connected to a metallic stiffener by means of solder | |
| JPH05102621A (ja) | 導電パターン | |
| WO2008117213A2 (en) | An assembly of at least two printed circuit boards and a method of assembling at least two printed circuit boards | |
| JPH0745992Y2 (ja) | 電子部品とシールドケースとの接地構造 | |
| KR100591924B1 (ko) | 회로기판 또는 유사한 구조물에서의 바이어의 정렬방법 및장치 | |
| JP2000244080A (ja) | プリント配線板 | |
| JPH0739258Y2 (ja) | 基板のエッジにおける端子構造 | |
| JPS6141272Y2 (ja) | ||
| JP2556412B2 (ja) | 半導体装置用回路基板 | |
| JP2950234B2 (ja) | 多層プリント配線板 | |
| JPH1022412A (ja) | ボールグリッドアレイ型回路基板 | |
| JPH0856093A (ja) | 印刷基板を備えるシャーシ構造 | |
| JPH0710969U (ja) | プリント基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060822 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060825 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070320 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |