JP2950234B2 - 多層プリント配線板 - Google Patents
多層プリント配線板Info
- Publication number
- JP2950234B2 JP2950234B2 JP8110716A JP11071696A JP2950234B2 JP 2950234 B2 JP2950234 B2 JP 2950234B2 JP 8110716 A JP8110716 A JP 8110716A JP 11071696 A JP11071696 A JP 11071696A JP 2950234 B2 JP2950234 B2 JP 2950234B2
- Authority
- JP
- Japan
- Prior art keywords
- layer circuit
- land
- land portion
- circuit
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、内層回路と外層回
路の２層以上の回路を備えた多層プリント配線板に関
し、内層回路の部品搭載用のランド部と外層回路の部品
搭載用のランド部とにまたがって表面実装型の電子部品
を実装する多層プリント配線板に関する。
路の２層以上の回路を備えた多層プリント配線板に関
し、内層回路の部品搭載用のランド部と外層回路の部品
搭載用のランド部とにまたがって表面実装型の電子部品
を実装する多層プリント配線板に関する。
【０００２】
【従来の技術】一般に、この種の表面実装型の電子部品
は、同一層の回路、例えば外層回路どうしの部品搭載用
のランド部間に実装されるが、回路設計上スルーホール
を形成できないときあるいは実装密度を高める必要があ
るときは、電子部品を内層回路と外層回路のランド部間
にまたがって実装する。これを図４に基づいて説明す
る。同図において、１は表面に内層回路２および電子部
品搭載用のランド部３が形成された銅張積層板である。
４は内層回路２と外層回路５とを絶縁するための絶縁樹
脂層、６は外層回路５と同じ層に形成された電子部品搭
載用のランド部である。この外層回路５のランド部６と
内層回路２のランド部３とにまたがって電子部品８をは
んだ９によって表面実装している。
は、同一層の回路、例えば外層回路どうしの部品搭載用
のランド部間に実装されるが、回路設計上スルーホール
を形成できないときあるいは実装密度を高める必要があ
るときは、電子部品を内層回路と外層回路のランド部間
にまたがって実装する。これを図４に基づいて説明す
る。同図において、１は表面に内層回路２および電子部
品搭載用のランド部３が形成された銅張積層板である。
４は内層回路２と外層回路５とを絶縁するための絶縁樹
脂層、６は外層回路５と同じ層に形成された電子部品搭
載用のランド部である。この外層回路５のランド部６と
内層回路２のランド部３とにまたがって電子部品８をは
んだ９によって表面実装している。
【０００３】
【発明が解決しようとする課題】上述した従来の多層プ
リント配線板においては、両ランド部３，６との間に絶
縁樹脂層４が介在するため、両ランド部３，６が同一平
面上に形成されておらず、両ランド部３，６の上面が銅
張積層板１の厚み方向に高低差を生じる。このため、こ
れらランド部３，６間にまたがって実装した電子部品８
は、傾いて実装され、位置ずれが発生し易く、これによ
ってはんだ９が適切に付かず経時変化によって断線する
おそれがあった。特に、外形が極小に形成されたチップ
部品が顕著となり、極端な場合には、二点鎖線で示すよ
うに電子部品の一端が上方に持ち上げられてはんだが外
れるという問題があった。
リント配線板においては、両ランド部３，６との間に絶
縁樹脂層４が介在するため、両ランド部３，６が同一平
面上に形成されておらず、両ランド部３，６の上面が銅
張積層板１の厚み方向に高低差を生じる。このため、こ
れらランド部３，６間にまたがって実装した電子部品８
は、傾いて実装され、位置ずれが発生し易く、これによ
ってはんだ９が適切に付かず経時変化によって断線する
おそれがあった。特に、外形が極小に形成されたチップ
部品が顕著となり、極端な場合には、二点鎖線で示すよ
うに電子部品の一端が上方に持ち上げられてはんだが外
れるという問題があった。
【０００４】したがって、本発明は上記した従来の問題
を解決するためになされたものであり、その目的とする
ところは、電子部品の実装不良を防止した多層プリント
配線板を提供することにある。
を解決するためになされたものであり、その目的とする
ところは、電子部品の実装不良を防止した多層プリント
配線板を提供することにある。
【０００５】
【課題を解決するための手段】この目的を達成するため
に、本発明に係る多層プリント配線板は、絶縁体を挟ん
で内層回路と外層回路の少なくとも２層の回路を備え、
内層回路の部品搭載用のランド部と外層回路の部品搭載
用のランド部とにまたがって表面実装型の電子部品を実
装する多層プリント配線板であって、前記内層回路の部
品搭載用のランド部上に前記外層回路の部品搭載用のラ
ンド部と略同じ高さではんだが付着する材料によって盛
上げ部を形成し、この盛上げ部上および前記ランド部上
のはんだを介して電子部品の両端部を前記外装回路と内
装回路とに接続したものである。したがって、同じ高さ
の盛上げ部と外層回路のランド部とに実装された電子部
品は、傾くことがなく水平に実装される。また、本発明
に係る多層プリント配線板は、盛上げ部の表面積をラン
ド部の表面積よりも小さく形成したものである。したが
って、盛上げ部に塗布されたはんだは、盛上げ部の周囲
とランド部との間に塗布され、盛上げ部とランド部とを
接合する。
に、本発明に係る多層プリント配線板は、絶縁体を挟ん
で内層回路と外層回路の少なくとも２層の回路を備え、
内層回路の部品搭載用のランド部と外層回路の部品搭載
用のランド部とにまたがって表面実装型の電子部品を実
装する多層プリント配線板であって、前記内層回路の部
品搭載用のランド部上に前記外層回路の部品搭載用のラ
ンド部と略同じ高さではんだが付着する材料によって盛
上げ部を形成し、この盛上げ部上および前記ランド部上
のはんだを介して電子部品の両端部を前記外装回路と内
装回路とに接続したものである。したがって、同じ高さ
の盛上げ部と外層回路のランド部とに実装された電子部
品は、傾くことがなく水平に実装される。また、本発明
に係る多層プリント配線板は、盛上げ部の表面積をラン
ド部の表面積よりも小さく形成したものである。したが
って、盛上げ部に塗布されたはんだは、盛上げ部の周囲
とランド部との間に塗布され、盛上げ部とランド部とを
接合する。
【０００６】
【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。図１は本発明に係る多層プリント配
線板の製造方法を説明するための図、図２は同じく電子
部品を実装した状態を示す断面図である。まず、図１に
基づいて本発明に係る多層プリント配線板の製造方法を
説明する。同図（ａ）に示すように、銅張積層板１の表
面に張り付けられた銅箔のうち不要な銅箔をエッチング
により除去して内層回路２および電子部品を搭載するラ
ンド部３を形成する。
基づいて説明する。図１は本発明に係る多層プリント配
線板の製造方法を説明するための図、図２は同じく電子
部品を実装した状態を示す断面図である。まず、図１に
基づいて本発明に係る多層プリント配線板の製造方法を
説明する。同図（ａ）に示すように、銅張積層板１の表
面に張り付けられた銅箔のうち不要な銅箔をエッチング
により除去して内層回路２および電子部品を搭載するラ
ンド部３を形成する。
【０００７】次に、感光性を有する絶縁樹脂層４を内層
回路２およびランド部３を覆うようにして表面全体に塗
布し、マスクをかぶせて光を照射して不要部分、すなわ
ちランド部３が形成された部分の絶縁樹脂層４を除去す
る。次いで、絶縁樹脂層４およびランド部３を覆うよう
にして表面全体に銅めっきを施し、エッチングにより不
要な銅めっきを除去して、同図（ｂ）に示すように、外
層回路５および外層回路のランド部６を形成し、しかる
後、ソルダーレジスト７を必要部分に塗布する。
回路２およびランド部３を覆うようにして表面全体に塗
布し、マスクをかぶせて光を照射して不要部分、すなわ
ちランド部３が形成された部分の絶縁樹脂層４を除去す
る。次いで、絶縁樹脂層４およびランド部３を覆うよう
にして表面全体に銅めっきを施し、エッチングにより不
要な銅めっきを除去して、同図（ｂ）に示すように、外
層回路５および外層回路のランド部６を形成し、しかる
後、ソルダーレジスト７を必要部分に塗布する。
【０００８】そして、内層回路２のランド部３上に、ス
クリーン印刷によってランド部３の幅Ｌよりも小さい幅
ｌ、すなわちランド部３の表面積よりも小さい表面積を
有する盛上げ部としての導電ペースト１０を外層回路の
ランド部６と同じ高さに形成する。このように形成され
た多層プリント配線板の導電ペースト１０上と外層回路
５のランド部６上に溶融はんだ９を塗布し、電子部品８
をこれらはんだ９上に搭載し、リフロー炉で加熱するこ
とによって電子部品８をはんだ９を介してランド部３，
６に実装する。
クリーン印刷によってランド部３の幅Ｌよりも小さい幅
ｌ、すなわちランド部３の表面積よりも小さい表面積を
有する盛上げ部としての導電ペースト１０を外層回路の
ランド部６と同じ高さに形成する。このように形成され
た多層プリント配線板の導電ペースト１０上と外層回路
５のランド部６上に溶融はんだ９を塗布し、電子部品８
をこれらはんだ９上に搭載し、リフロー炉で加熱するこ
とによって電子部品８をはんだ９を介してランド部３，
６に実装する。
【０００９】実装された電子部品８は、ランド部６と導
電ペースト１０とが同じ高さに形成されているので、傾
いて取付けられることがなく、このため位置ずれを防止
でき、はんだ９が適切に付くので、接続不良や経時変化
における断線を防止できる。また、導電ペースト１０の
幅ｌがランド部３の幅Ｌよりも小さく形成されているの
で、導電ペースト１０上に塗布したはんだ９が、導電ペ
ースト１０の周囲を囲むようにしてランド部３の導電ペ
ースト１０が形成されていない露呈部３ａ上に塗布され
る。このため、このはんだ９によって導電ペースト１０
のランド部３に対する接合が強固となり、電子部品８を
確実に支持でき、かつ電子部品８とランド部３との導通
がはんだを介しても行われるので、導通不良が低減され
る。
電ペースト１０とが同じ高さに形成されているので、傾
いて取付けられることがなく、このため位置ずれを防止
でき、はんだ９が適切に付くので、接続不良や経時変化
における断線を防止できる。また、導電ペースト１０の
幅ｌがランド部３の幅Ｌよりも小さく形成されているの
で、導電ペースト１０上に塗布したはんだ９が、導電ペ
ースト１０の周囲を囲むようにしてランド部３の導電ペ
ースト１０が形成されていない露呈部３ａ上に塗布され
る。このため、このはんだ９によって導電ペースト１０
のランド部３に対する接合が強固となり、電子部品８を
確実に支持でき、かつ電子部品８とランド部３との導通
がはんだを介しても行われるので、導通不良が低減され
る。
【００１０】なお、上述した実施の形態では、ランド部
３上の盛上げ部１０として導電ペーストを用いたが、こ
れに限定されず金属あるいは絶縁体を接着剤等でランド
部３上に固定してもよく、要ははんだ９が付着するよう
な部材であればなんでもよい。
３上の盛上げ部１０として導電ペーストを用いたが、こ
れに限定されず金属あるいは絶縁体を接着剤等でランド
部３上に固定してもよく、要ははんだ９が付着するよう
な部材であればなんでもよい。
【００１１】図３は本発明の第２の実施の形態を示す多
層配線板の製造方法を説明する図である。同図に基づい
てこれを説明するが、銅張積層板１に内層回路２、ラン
ド部３および絶縁樹脂層４を形成する方法は上述した第
１の実施の形態と同じなので説明を省略する。同図
（ａ）に示すように、ランド部３上に、ランド部３の表
面積よりも小さい表面積であって、後述する電気めっき
の析出を可能とするペースト１２をスクリーン印刷法に
よって塗布する。
層配線板の製造方法を説明する図である。同図に基づい
てこれを説明するが、銅張積層板１に内層回路２、ラン
ド部３および絶縁樹脂層４を形成する方法は上述した第
１の実施の形態と同じなので説明を省略する。同図
（ａ）に示すように、ランド部３上に、ランド部３の表
面積よりも小さい表面積であって、後述する電気めっき
の析出を可能とするペースト１２をスクリーン印刷法に
よって塗布する。
【００１２】このペースト１２は、第１盛り上げ部とな
り、絶縁樹脂層４と同じ高さに形成する。次いで、絶縁
樹脂層４、第１の盛上げ部１２を覆うように表面全体に
電解金属めっきを施し、しかる後、エッチングによって
不要部分のめっきを除去し外層回路５、ランド部６およ
び第２の盛上げ部１４を形成する。このとき、第２の盛
上げ部１４は、ランド部６と同じ高さに形成される。
り、絶縁樹脂層４と同じ高さに形成する。次いで、絶縁
樹脂層４、第１の盛上げ部１２を覆うように表面全体に
電解金属めっきを施し、しかる後、エッチングによって
不要部分のめっきを除去し外層回路５、ランド部６およ
び第２の盛上げ部１４を形成する。このとき、第２の盛
上げ部１４は、ランド部６と同じ高さに形成される。
【００１３】このように形成された第２の実施の形態の
多層プリント配線板のランド部６と第２の盛上げ部１４
とにはんだを介して実装された電子部品は、上述した第
１の実施の形態の多層プリント配線板と同様に傾きがな
く取付けられる。なお、この第２の実施の形態では、第
２の盛上げ部１４を電解金属めっきで形成したが、無電
解金属めっきによって形成するようにしてもよい。
多層プリント配線板のランド部６と第２の盛上げ部１４
とにはんだを介して実装された電子部品は、上述した第
１の実施の形態の多層プリント配線板と同様に傾きがな
く取付けられる。なお、この第２の実施の形態では、第
２の盛上げ部１４を電解金属めっきで形成したが、無電
解金属めっきによって形成するようにしてもよい。
【００１４】なお、本実施の形態では、盛上げ部１０の
表面積をランド部３の表面積よりも小さく形成したが、
盛上げ部１０を導電材で形成して、導電材を介して電子
部品８とランド部３との導通を得るようにすれば、盛上
げ部１０の表面積をランド部３の表面積と同じに形成し
てもよい。したがって、盛上げ部１０を絶縁体で形成す
るときには、はんだ９を介して導通させる必要があるた
め、盛上げ部１０の表面積をランド部３の表面積よりも
小さくする必要がある。
表面積をランド部３の表面積よりも小さく形成したが、
盛上げ部１０を導電材で形成して、導電材を介して電子
部品８とランド部３との導通を得るようにすれば、盛上
げ部１０の表面積をランド部３の表面積と同じに形成し
てもよい。したがって、盛上げ部１０を絶縁体で形成す
るときには、はんだ９を介して導通させる必要があるた
め、盛上げ部１０の表面積をランド部３の表面積よりも
小さくする必要がある。
【００１５】また、本実施の形態では、銅張積層板１の
表面のみに内層回路２と外層回路５を形成したが、裏面
側に内層回路と外層回路を形成してもよく、また、多層
構造を有する銅張積層板でもよく、その場合にはスルー
ホールを設けてもよいことはいうまでのないことであ
る。また、内層回路２と外層回路５との２層としたが、
３層以上とし、１層と３層に形成したランド部間に電子
部品を実装するようにしてもよく、その場合には１層の
ランド部上に３層のランド部と同じ高さの盛上げ部を形
成すればよい。
表面のみに内層回路２と外層回路５を形成したが、裏面
側に内層回路と外層回路を形成してもよく、また、多層
構造を有する銅張積層板でもよく、その場合にはスルー
ホールを設けてもよいことはいうまでのないことであ
る。また、内層回路２と外層回路５との２層としたが、
３層以上とし、１層と３層に形成したランド部間に電子
部品を実装するようにしてもよく、その場合には１層の
ランド部上に３層のランド部と同じ高さの盛上げ部を形
成すればよい。
【００１６】
【発明の効果】以上説明したように本発明によれば、内
層回路と外層回路の少なくとも２層の回路を備え、内層
回路の部品搭載用のランド部と外層回路の部品搭載用の
ランド部とにまたがって表面実装型の電子部品を実装
し、前記内層回路の部品搭載用のランド部上に前記外層
回路の部品搭載用のランド部と略同じ高さではんだが付
着する材料によって盛上げ部を形成し、この盛上げ部上
および前記ランド部上のはんだを介して電子部品の両端
部を前記外装回路と内装回路とに接続したことにより、
内層回路と外層回路の両ランド部間に実装される電子部
品が傾くことなく取付けられるので、電子部品の位置ず
れを防止でき、はんだが適切に付くので、接続不良や経
時変化における断線を防止できる。
層回路と外層回路の少なくとも２層の回路を備え、内層
回路の部品搭載用のランド部と外層回路の部品搭載用の
ランド部とにまたがって表面実装型の電子部品を実装
し、前記内層回路の部品搭載用のランド部上に前記外層
回路の部品搭載用のランド部と略同じ高さではんだが付
着する材料によって盛上げ部を形成し、この盛上げ部上
および前記ランド部上のはんだを介して電子部品の両端
部を前記外装回路と内装回路とに接続したことにより、
内層回路と外層回路の両ランド部間に実装される電子部
品が傾くことなく取付けられるので、電子部品の位置ず
れを防止でき、はんだが適切に付くので、接続不良や経
時変化における断線を防止できる。
【００１７】また、本発明によれば、盛上げ部の表面積
をランド部の表面積よりも小さく形成したことにより、
盛上げ部に塗布したはんだが、盛上げ部の周囲からラン
ド部の盛上げ部を設けていない部分にも塗布されること
となり、この部分のはんだによって盛上げ部がランド部
から剥離するのが防止される。このため電子部品を傾き
がなく確実に支持することができ、かつこの部分のはん
だによっても電子部品とランド部との導通が得られるの
で、導通不良が低減される。
をランド部の表面積よりも小さく形成したことにより、
盛上げ部に塗布したはんだが、盛上げ部の周囲からラン
ド部の盛上げ部を設けていない部分にも塗布されること
となり、この部分のはんだによって盛上げ部がランド部
から剥離するのが防止される。このため電子部品を傾き
がなく確実に支持することができ、かつこの部分のはん
だによっても電子部品とランド部との導通が得られるの
で、導通不良が低減される。
【図１】 本発明に係る多層プリント配線板の製造方法
を説明するための図である。
を説明するための図である。
【図２】 本発明に係る多層プリント配線板上に電子部
品を実装した状態を示す断面図である。
品を実装した状態を示す断面図である。
【図３】 本発明に係る多層プリント配線板の製造方法
の第２の実施の形態を説明するための図である。
の第２の実施の形態を説明するための図である。
【図４】 従来の多層プリント配線板上に電子部品を実
装した状態を示す断面図である。
装した状態を示す断面図である。
２…内層回路、３，６…ランド部、５…外層回路、８…
電子部品、９…はんだ、１０…導電ペースト、１２…第
１の盛上げ部、１４…第２の盛上げ部。
電子部品、９…はんだ、１０…導電ペースト、１２…第
１の盛上げ部、１４…第２の盛上げ部。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 3/46 H05K 3/34 501 H05K 1/18
Claims (2)
- 【請求項１】 絶縁体を挟んで内層回路と外層回路の少
なくとも２層の回路を備え、内層回路の部品搭載用のラ
ンド部と外層回路の部品搭載用のランド部とにまたがっ
て表面実装型の電子部品を実装する多層プリント配線板
において、前記内層回路の部品搭載用のランド部上に前
記外層回路の部品搭載用のランド部と略同じ高さではん
だが付着する材料によって盛上げ部を形成し、この盛上
げ部上および前記ランド部上のはんだを介して電子部品
の両端部を前記外装回路と内装回路とに接続したことを
特徴とする多層プリント配線板。 - 【請求項２】 請求項１記載の多層プリント配線板にお
いて、盛上げ部の表面積をランド部の表面積よりも小さ
く形成したことを特徴とする多層プリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8110716A JP2950234B2 (ja) | 1996-05-01 | 1996-05-01 | 多層プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8110716A JP2950234B2 (ja) | 1996-05-01 | 1996-05-01 | 多層プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09298366A JPH09298366A (ja) | 1997-11-18 |
| JP2950234B2 true JP2950234B2 (ja) | 1999-09-20 |
Family
ID=14542678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8110716A Expired - Fee Related JP2950234B2 (ja) | 1996-05-01 | 1996-05-01 | 多層プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2950234B2 (ja) |
-
1996
- 1996-05-01 JP JP8110716A patent/JP2950234B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09298366A (ja) | 1997-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1390086A (zh) | 制造多层电路组件的方法 | |
| US5811736A (en) | Electronic circuit cards with solder-filled blind vias | |
| JP3226959B2 (ja) | 多層フレキシブルプリント基板の製法 | |
| JPH07106464A (ja) | マルチチップモジュールおよびその製造方法ならびにプリント配線板への実装方法 | |
| US6594893B2 (en) | Method of making surface laminar circuit board | |
| JP2950234B2 (ja) | 多層プリント配線板 | |
| JPS63114299A (ja) | プリント配線板 | |
| JP3155565B2 (ja) | プリント配線板の製造方法 | |
| JP2507064Y2 (ja) | プリント配線板 | |
| JPH0815236B2 (ja) | 表面実装部品用シ−ルドパッケ−ジ | |
| JPH057072A (ja) | プリント配線板 | |
| JP2000036644A (ja) | 両面フレキシブルプリント基板 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| JPH10163632A (ja) | プリント配線板及びその製造方法 | |
| JP2827472B2 (ja) | スルーホールプリント配線基板の製造方法 | |
| JP3527965B2 (ja) | プリント配線板 | |
| JP3324114B2 (ja) | プリント基板 | |
| JP2006186149A (ja) | プリント基板および電子機器 | |
| JPH11145605A (ja) | プリント配線板 | |
| JPH11126951A (ja) | 印刷回路基板およびその製造方法 | |
| JP2780577B2 (ja) | 多層印刷配線板 | |
| JP3212933B2 (ja) | 複合回路基板 | |
| EP1135011A2 (en) | Printed-wiring board | |
| JP3323114B2 (ja) | 密着力強化穴を有する表面実装用パッド | |
| JPH04313296A (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |