JP3527965B2 - プリント配線板 - Google Patents

プリント配線板

Info

Publication number
JP3527965B2
JP3527965B2 JP05880094A JP5880094A JP3527965B2 JP 3527965 B2 JP3527965 B2 JP 3527965B2 JP 05880094 A JP05880094 A JP 05880094A JP 5880094 A JP5880094 A JP 5880094A JP 3527965 B2 JP3527965 B2 JP 3527965B2
Authority
JP
Japan
Prior art keywords
pad
plating layer
copper plating
conductor circuit
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP05880094A
Other languages
English (en)
Other versions
JPH07273431A (ja
Inventor
勝弘 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP05880094A priority Critical patent/JP3527965B2/ja
Publication of JPH07273431A publication Critical patent/JPH07273431A/ja
Application granted granted Critical
Publication of JP3527965B2 publication Critical patent/JP3527965B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本各発明は、プリント配線板に
し、詳しくは、基材の両面に形成された導体回路と、こ
れら各導体回路間を電気的に接続するスルーホールとを
備え、前記導体回路の少なくとも一部を、はんだを介し
て電子部品が実装される電子部品実装用のパッドとする
プリント配線板及びその製造方法に関する。 【0002】 【従来の技術】従来より、プリント配線板としては種々
のものが案出されているが、中には、例えば図8に示す
ように、基材の両面に形成された導体回路と、これら各
導体回路間を電気的に接続するスルーホールとを備え、
前記導体回路の少なくとも一部を、はんだを介して電子
部品が実装される電子部品実装用のパッドとするプリン
ト配線板がある。 【0003】このようなプリント配線板は、例えば図9
に示すような各工程を含む製造方法によって製造される
ものであり、以下にこの製造方法を説明する。 【0004】まず、両面に銅箔が貼着された基材(a)
にスルーホールの一次孔である貫通孔を穿設する
(b)。次に、基材の両面の銅箔及び貫通孔の内面に電
気めっきによって銅めっき層を形成し、基材の両面の銅
箔間を電気的に接続するスルーホールを形成する
(c)。次に、銅めっき層の表面にマスクを貼着し
(d)、エッチングにより不要な銅めっき層及び銅箔を
除去して所望のパターンの導体回路を形成する(e)。
最後に、基材の表面に、電子部品実装用のパッドとなる
部分の導体回路が露呈されるようにソルダーレジストを
被覆して、図8に示すようなプリント配線板を得る。こ
こで、ソルダーレジストは、必要に応じて基材の表面に
被覆されるものである。 【0005】 【発明が解決しようとする課題】しかしながら、従来の
プリント配線板にあっては、次のような問題を有するも
のであった。 【0006】プリント配線板に電子部品を実装する際
に、基材の両面に形成された導体回路の一部或は全部を
パッドとし、このパッドに電子部品をはんだを介して実
装する場合がある。ここで、従来のプリント配線板にあ
っては、その導体回路の最外層が電気めっきによって形
成された銅めっき層となっているため、導体回路からな
るパッドは、その表面が平滑ではんだ濡れ性に劣るもの
であり、電子部品を堅固に実装することができないもの
であった。このため、はんだを介してパッドに電子部品
を実装する際には、パッドの表面にフラックス等を塗布
したり、パッドの表面をジェットスクラブ研磨等により
粗面化する等して、パッドの表面のはんだ濡れ性を向上
させなければならなかった。 【0007】ところが、スルーホールを有するパッドの
場合には、細微なスルーホール内にフラックス等を塗布
することができず、また、ジェットスクラブ研磨等によ
ってもスルーホールの内面を粗面化することができない
ため、スルーホールの内面のはんだ濡れ性を向上させる
ことができなかった。 【0008】また、必要に応じて、基材の表面にソルダ
ーレジストを被覆して、電子部品実装用のパッドとなる
部分以外の導体回路を保護する場合もあるが、この場
合、前述したように導体回路の表面が平滑であるため、
導体回路上に被覆されたソルダーレジストが導体回路と
堅固に接着されず、この部分からソルダーレジストの剥
がれが生じてしまう虞もあった。 【0009】なお、導体回路の表面、すなわち電気めっ
きにより形成された銅めっき層の表面に、電気めっき或
は化学めっきによってニッケル・金めっき層を形成し、
導体回路の耐腐食性等を向上させる場合がある。そし
て、この場合においても、当然、導体回路を電子部品実
装用のパッドとして使用することができる。ここで、ニ
ッケル・金めっき層を化学めっきによって形成した場合
には、導体回路の耐腐食性等を向上させることができる
ばかりか、その表面が電気めっきによる場合に比して粗
面であり、はんだ濡れ性に優れるため、フラックス等を
塗布したりジェットスクラブ研磨等を施さなくてもパッ
ドに電子部品を堅固に実装することができ、非常に有効
ではある。しかしながら、この場合には、以下の問題を
生じる。 【0010】ニッケル・金めっきは非常に高価であり、
コスト高となる。特に、導体回路の僅かな部分を電子部
品実装用のパッドとする場合には、僅かなパッドの部分
のはんだ濡れ性を向上させるためだけに導体回路全体に
高価なニッケル・金めっきを施さねばならず、非常に不
都合である。また、ニッケルめっきと金めっきとの個別
のめっき工程が必要になるばかりか、各めっき工程の種
々の前処理工程も必要となり、工程数が著しく増加す
る。よって、ニッケル・金めっきを採用することは、導
体回路の耐腐食性等の向上を目的とした場合には、前述
したように非常に有効な手段であるが、導体回路の耐腐
食性等の向上を目的とせず、パッドの表面のはんだ濡れ
性を向上させることを目的とする場合には、前述した如
く非常に不利な手段である。 【0011】本各発明は、以上の実状を鑑みてなされた
ものであり、その目的とするところは、まず、請求項1
の発明においては、電子部品実装用のパッドの表面がは
んだ濡れ性に優れ、電子部品を確実に実装することがで
きるプリント配線板を、簡単な構造によって提供するこ
とである。 【0012】そして、電子部品実装用のパッドの表面の
はんだ濡れ性を向上させることができるばかりか、導体
回路上に被覆するソルダーレジストを導体回路に堅固に
接着することもできるプリント配線板の製造方法を、簡
単な方法によって提供することである。 【0013】 【課題を解決するための手段】以上の課題解決するため
に本各発明が採った手段を、図面に使用する符号を付し
て説明すると、まず、請求項1の発明は、「基材10の
両面に形成された導体回路20と、これら各導体回路2
0間を電気的に接続するスルーホール30、前記導体回
路20を被覆するソルダーレジスト50を備えるととも
、前記導体回路20の少なくとも一部を側面まで含め
て前記ソルダーレジスト50から露呈させることによ
り、はんだを介して電子部品が実装される電子部品実装
用のパッド40とするプリント配線板100であって、
基材10の表面に貼着された銅箔21aから形成された
銅箔層21と、この銅箔層21の外層に電気めっきによ
り形成された第一の銅めっき層22を有し、さらに化学
めっきにより形成され最外層を構成する第二の銅めっき
層23が前記第一の銅めっき層22の側面 を被覆するこ
となく形成された導体回路20を前記電子部品実装用の
パッド40とすることを特徴とするプリント配線板10
0」である。 【0014】 【発明の作用】このように構成された本各発明に係るプ
リント配線板100及びその製造方法は、以下のように
作用する。 【0015】まず、請求項1の発明に係るプリント配線
板100は、電子部品実装用のパッド40となる導体回
路20の外層に、化学めっきによって形成され最外層を
構成する第二の銅めっき層23を備えたものである。こ
こで、化学めっきによると、電気めっきによる場合に比
して、めっき層の表面は粗面となる。よって、パッド4
0の表面のはんだ濡れ性は十分に確保されることにな
り、はんだを介してパッド40に電子部品を実装する際
に、フラックス等を塗布したり、ジェットスクラブ研磨
を施す等してパッド40の表面のはんだ濡れ性を確保す
る必要はなくなる。 【0016】また、スルーホール30を含むパッド40
においては、細微なスルーホール30の内面においても
化学めっきによって第二の銅めっき層23が確実に形成
されることになるため、スルーホール30の内面のはん
だ濡れ性も十分に確保されることになる。 【0017】次に、プリント配線板100の製造方法
は、予め導体回路20の表面に化学めっきにより第二の
銅めっき層23を形成し、この導体回路20の所望部分
が露呈されるように基材10の表面にソルダーレジスト
50を被覆し、このソルダーレジスト50から露呈する
導体回路20を電子部品実装用のパッド40としたもの
である。このため、全ての導体回路20の表面は粗面と
なり、この導体回路20からなるパッド40の表面のは
んだ濡れ性を向上させ得るばかりでなく、導体回路20
上に被覆されたソルダーレジスト50を導体回路20に
堅固に接着し得ることになる。 【0018】また、例えば図1及び図2に示すように、
全ての導体回路20には、その表面ばかりでなく、その
側面にも第二の銅めっき層23が形成されるため、導体
回路20は、その側面においてもはんだ濡れ性が向上さ
れることになり、しかも、導体回路20上に被覆された
ソルダーレジスト50は、導体回路20の側面部分にお
いても堅固に導体回路20に接着されることにもなる。 【0019】(参考例) 次に、本各発明に係るプリント配線板100及びその製
造方法の実施例を、図面に従って詳細に説明する。 【0020】・参考例1 図1には、プリント配線板100の参考例を示してあ
る。このプリント配線板100においては、基材10の
両面に形成された導体回路20の所望部分が露呈される
ように基材10の表面にソルダーレジスト50が被覆さ
れており、ソルダーレジスト50から露呈された導体回
路20が電子部品実装用のパッド40として使用され、
パッド40として使用される部分以外の導体回路20が
ソルダーレジスト50によって保護されたものとなって
いる。なお、この発明においては、ソルダーレジスト5
0を必ずしも要せず、パッド40以外の導体回路20を
保護したい場合等に、適宜被覆すればよい。 【0021】ソルダーレジスト50から露呈された導体
回路20、すなわちパッド40と、ソルダーレジスト5
0に被覆された導体回路20との各々は、基材10の表
面に貼着された銅箔21aから形成された銅箔層21
と、この銅箔層21の上層に電気めっきによって形成さ
れた第一の銅めっき層22と、この第一の銅めっき層2
2の上層に化学めっきによって形成された第二の銅めっ
き層23とから構成されている。ここで、スルーホール
30を有する導体回路20においては、基材10の表裏
が第一の銅めっき層22及び第二の銅めっき層23によ
り電気的に接続されており、スルーホール30の内面の
最外層は、第一の銅めっき層22の外層に形成された第
二の銅めっき層23となっている。また、各導体回路2
0の側面の最外層も第二の銅めっき層23となってい
る。 【0022】このプリント配線板100は、図2に示す
各工程を含む製造方法によって形成されたものであり、
次に、この製造方法を説明する。 【0023】まず、両面に銅箔21aが貼着された基材
10(a)にスルーホール30の一次孔である貫通孔3
0aを穿設する(b)。次に、基材10の両面の銅箔2
1aの表面及び貫通孔30aの内面に電気めっきによっ
て第一の銅めっき層22を形成し、基材10の両面の銅
箔21a間を電気的に接続するスルーホール30を形成
する(c)。次に、第一の銅めっき層22の表面にマス
ク60を貼着し(d)、エッチングにより不要な第一の
銅めっき層22及び銅箔21aを除去して所望のパター
ンの導体回路20を形成する(e)。次に、所望のパタ
ーンに形成された導体回路20の表面に化学めっきによ
って第二の銅めっき層23を形成する(f)。ここで、
第二の銅めっき層23は、導体回路20の表面ばかりで
なく、スルーホール30の内面及び導体回路20の側面
にも確実に形成される。最後に、基材10の表面に、電
子部品実装用のパッド40となる部分の導体回路20が
露呈されるようにソルダーレジスト50を被覆して、図
1に示すようなプリント配線板100を得る。 【0024】・参考例2 図3には、プリント配線板100の第二の参考例を示し
てある。このプリント配線板100は、ソルダーレジス
ト50から露呈された導体回路20、すなわちパッド4
0には第二の銅めっき層23が形成されているが、ソル
ダーレジスト50に被覆された導体回路20には第二の
銅めっき層23が形成されていないものである。 【0025】このプリント配線板100は、図4に示す
各工程を含む製造方法によって形成されたものであり、
次に、この製造方法を説明する。 【0026】まず、両面に銅箔21aが貼着された基材
10(a)にスルーホール30の一次孔である貫通孔3
0aを穿設する(b)。次に、基材10の両面の銅箔2
1aの表面及び貫通孔30aの内面に電気めっきによっ
て第一の銅めっき層22を形成し、基材10の両面の銅
箔21a間を電気的に接続するスルーホール30を形成
する(c)。次に、第一の銅めっき層22の表面にマス
ク60を貼着し(d)、エッチングにより不要な第一の
銅めっき層22及び銅箔21aを除去して所望のパター
ンの導体回路20を形成する(e)。次に、基材10の
表面に、電子部品実装用のパッド40となる部分の導体
回路20が露呈されるようにソルダーレジスト50を被
覆する(f)。最後に、ソルダーレジスト50から露呈
された導体回路20、すなわちパッド40の表面に化学
めっきによって第二の銅めっき層23を形成し、図3に
示すようなプリント配線板100を得る。 【0027】【実施例】・実施例 図5には、請求項1の発明に係るプリント配線板100
の実施例を示してある。このプリント配線板100は、
ソルダーレジスト50から露呈された導体回路20、す
なわちパッド40と、ソルダーレジスト50に被覆され
た導体回路20との各々の表面には第二の銅めっき層2
3が形成されているが、各々の側面には第二の銅めっき
層23が形成されていないものである。 【0028】このプリント配線板100は、図6に示す
各工程を含む製造方法によって形成されたものであり、
次に、この製造方法を説明する。 【0029】まず、両面に銅箔21aが貼着された基材
10(a)にスルーホール30の一次孔である貫通孔3
0aを穿設する(b)。次に、基材10の両面の銅箔2
1aの表面及び貫通孔30aの内面に電気めっきによっ
て第一の銅めっき層22を形成し、基材10の両面の銅
箔21a間を電気的に接続するスルーホール30を形成
する(c)。次に、第一の銅めっき層22の表面に化学
めっきによって第二の銅めっき層23を形成する
(d)。次に、第二の銅めっき層23の表面にマスク6
0を貼着し(e)、エッチングにより不要な第二の銅め
っき層23、第一の銅めっき層22及び銅箔21aを除
去して所望のパターンの導体回路20を形成する
(f)。最後に、基材10の表面に、電子部品実装用の
パッド40となる部分の導体回路20が露呈されるよう
にソルダーレジスト50を被覆して、図6に示すような
プリント配線板100を得る。 【0030】次に、電気めっきにより形成した場合と化
学めっきにより形成した場合の銅めっき層の表面におけ
るはんだ濡れ性の比較例を示す。 【0031】・比較例1 図7(a)に示すように、最外層が電気めっきによって
形成された銅めっき層である幅0.38mmの20個の
パッド上に、はんだとしてφ0.5mmの円形状のクリ
ームはんだ(低融点はんだ)を印刷機によりに転写し、
ピーク温度240℃でリフローしたところ、図7(b)
に示すように、各パッド上にはんだが広がった。各パッ
ド上に広がったはんだの長さLを、はんだ濡れ広がり量
として測定したところ、以下の結果を得た。 平均L:2.50mm 最大L:3.00mm 最低L:2.00mm 【0032】・比較例2パッドの最外層を化学めっきに
よって形成された銅めっき層とした以外は、比較例1と
同様で、以下の結果を得た。 平均L:3.35mm 最大L:3.80mm 最低L:2.50mm 【0033】以上の比較例から、化学めっきによって形
成された銅めっき層の表面のはんだ濡れ性は、電気めっ
きによる場合に比して優れることが解る。 【0034】 【発明の効果】以上詳細に説明したように、まず、請求
項1の発明に係るプリント配線板は、導体回路の少なく
ともパッドとなる部分の最外層を、化学めっきによって
形成された第二の銅めっき層としたものであり、パッド
の表面のはんだ濡れ性を、最外層が電気めっきによって
形成された第一の銅めっき層であるパッドに比して向上
させたものである。 【0035】そして、プリント配線板の製造方法は、予
め導体回路の表面に化学めっきによって第二の銅めっき
層を形成し、この導体回路の所望部分が露呈されるよう
に基材の表面にソルダーレジストを被覆するものであ
り、最外層がはんだ濡れ性に優れる第二の銅めっき層で
ある導体回路をパッドとしてソルダーレジストから露呈
させるばかりでなく、最外層がソルダーレジストと堅固
に接着される第二の銅めっき層である導体回路上にソル
ダーレジストを被覆するようにしたものである。 【0036】従って、まず、請求項1の発明によれば、
電子部品実装用のパッドの表面がはんだ濡れ性に優れ、
電子部品を確実に実装することができるプリント配線板
を、簡単な構造によって提供することができる。 【0037】そして、電子部品実装用のパッドの表面の
はんだ濡れ性を向上させることができるばかりか、導体
回路上に被覆するソルダーレジストを導体回路に堅固に
接着することもできるプリント配線板の製造方法を、簡
単な方法によって提供することができる。
【図面の簡単な説明】 【図1】プリント配線板の参考例を示す断面正面図であ
る。 【図2】図1に示したプリント配線板の製造方法(プリ
ント配線板の製造方法の一参考例)の工程図である。 【図3】リント配線板の第二の参考例を示す断面正面
図である。 【図4】図3に示したプリント配線板の製造方法を示す
工程図である。 【図5】請求項1の発明に係るプリント配線板の実施例
を示す断面正面図である。 【図6】図5に示したプリント配線板の製造方法を示す
工程図である。 【図7】パッド上に転写されたはんだがリフローされて
パッド上に広がる状態を示す平面図である。 【図8】従来のプリント配線板を示す断面正面図であ
る。 【図9】図8に示したプリント配線板の製造方法を示す
工程図である。 【符号の説明】 10 基材 20 導体回路 21 銅箔層 21a 銅箔 22 第一の銅めっき層 23 第二の銅めっき層 30 スルーホール 30a 貫通孔 40 パッド 50 ソルダーレジスト 60 マスク 100 プリント配線板
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H05K 1/00 - 3/46

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】基材の両面に形成された導体回路と、これ
    ら各導体回路間を電気的に接続するスルーホール、前記
    導体回路を被覆するソルダーレジストを備えるととも
    、前記導体回路の少なくとも一部を側面まで含めて前
    記ソルダーレジストから露呈させることにより、はんだ
    を介して電子部品が実装される電子部品実装用のパッド
    とするプリント配線板であって、 基材の表面に貼着された銅箔から形成された銅箔層と、
    この銅箔層の外層に電気めっきにより形成された第一の
    銅めっき層を有し、さらに化学めっきにより形成され最
    外層を構成する第二の銅めっき層が前記第一の銅めっき
    層の側面を被覆することなく形成された導体回路を、
    記電子部品実装用のパッドとすることを特徴とするプリ
    ント配線板。
JP05880094A 1994-03-29 1994-03-29 プリント配線板 Expired - Lifetime JP3527965B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05880094A JP3527965B2 (ja) 1994-03-29 1994-03-29 プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05880094A JP3527965B2 (ja) 1994-03-29 1994-03-29 プリント配線板

Publications (2)

Publication Number Publication Date
JPH07273431A JPH07273431A (ja) 1995-10-20
JP3527965B2 true JP3527965B2 (ja) 2004-05-17

Family

ID=13094673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05880094A Expired - Lifetime JP3527965B2 (ja) 1994-03-29 1994-03-29 プリント配線板

Country Status (1)

Country Link
JP (1) JP3527965B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE43509E1 (en) 1996-12-19 2012-07-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP2003023238A (ja) * 2001-07-06 2003-01-24 Nec Toppan Circuit Solutions Toyama Inc プリント配線板の製造方法
CA2596688C (en) 2005-02-03 2012-01-03 Toyota Jidosha Kabushiki Kaisha Catalyst material and process for preparing the same

Also Published As

Publication number Publication date
JPH07273431A (ja) 1995-10-20

Similar Documents

Publication Publication Date Title
US8069558B2 (en) Method for manufacturing substrate having built-in components
US8110752B2 (en) Wiring substrate and method for manufacturing the same
EP0127955B1 (en) Manufacture of printed circuit boards
JP3527965B2 (ja) プリント配線板
US6527963B1 (en) Method of manufacturing multilayer wiring boards
JP2003188509A (ja) プリント配線基板
KR100693145B1 (ko) 인쇄회로기판의 제조방법
JP3694796B2 (ja) プリント配線板及びその製造方法
JP3440786B2 (ja) プリント配線板
JPH1079568A (ja) プリント配線板の製造方法
JP3324114B2 (ja) プリント基板
JP2700259B2 (ja) プリント配線板における凹所を有する半田層の形成方法
JP3240687B2 (ja) 電子部品の実装方法
JP2000036644A (ja) 両面フレキシブルプリント基板
JP2926956B2 (ja) プリント基板
JP2817715B2 (ja) ボールグリッドアレイ型回路基板
JPS6355236B2 (ja)
JPH11126951A (ja) 印刷回路基板およびその製造方法
JP3323114B2 (ja) 密着力強化穴を有する表面実装用パッド
JPH03255691A (ja) プリント配線板
JP3629600B2 (ja) 電子部品搭載用基板の製造方法
JP4306155B2 (ja) 電子部品構成体
JP2776361B2 (ja) 印刷配線板
JP2603863B2 (ja) プリント配線板
JPH0653640A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080305

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110305

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110305

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 9