JPH07273431A - プリント配線板及びその製造方法 - Google Patents
プリント配線板及びその製造方法Info
- Publication number
- JPH07273431A JPH07273431A JP5880094A JP5880094A JPH07273431A JP H07273431 A JPH07273431 A JP H07273431A JP 5880094 A JP5880094 A JP 5880094A JP 5880094 A JP5880094 A JP 5880094A JP H07273431 A JPH07273431 A JP H07273431A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- conductor circuit
- plating layer
- copper
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
性に優れ、電子部品を確実に実装することができるプリ
ント配線板を、簡単な構造によって提供すること。 【請求項1】 基材10の両面に形成された導体回路2
0と、これら各導体回路20間を電気的に接続するスル
ーホール30とを備え、前記導体回路20の少なくとも
一部を、はんだを介して電子部品が実装される電子部品
実装用のパッド40とするプリント配線板100であっ
て、基材10の表面に貼着された銅箔から形成された銅
箔層21と、この銅箔層21の外層に電気めっきにより
形成された第一の銅めっき層22と、この第一の銅めっ
き層22の外層に化学めっきにより形成され最外層を構
成する第二の銅めっき層23とを備えた導体回路20を
前記電子部品実装用のパッド40とする。
Description
その製造方法に関し、詳しくは、基材の両面に形成され
た導体回路と、これら各導体回路間を電気的に接続する
スルーホールとを備え、前記導体回路の少なくとも一部
を、はんだを介して電子部品が実装される電子部品実装
用のパッドとするプリント配線板及びその製造方法に関
する。
のものが案出されているが、中には、例えば図8に示す
ように、基材の両面に形成された導体回路と、これら各
導体回路間を電気的に接続するスルーホールとを備え、
前記導体回路の少なくとも一部を、はんだを介して電子
部品が実装される電子部品実装用のパッドとするプリン
ト配線板がある。
に示すような各工程を含む製造方法によって製造される
ものであり、以下にこの製造方法を説明する。
にスルーホールの一次孔である貫通孔を穿設する
(b)。次に、基材の両面の銅箔及び貫通孔の内面に電
気めっきによって銅めっき層を形成し、基材の両面の銅
箔間を電気的に接続するスルーホールを形成する
(c)。次に、銅めっき層の表面にマスクを貼着し
(d)、エッチングにより不要な銅めっき層及び銅箔を
除去して所望のパターンの導体回路を形成する(e)。
最後に、基材の表面に、電子部品実装用のパッドとなる
部分の導体回路が露呈されるようにソルダーレジストを
被覆して、図8に示すようなプリント配線板を得る。こ
こで、ソルダーレジストは、必要に応じて基材の表面に
被覆されるものである。
プリント配線板にあっては、次のような問題を有するも
のであった。
に、基材の両面に形成された導体回路の一部或は全部を
パッドとし、このパッドに電子部品をはんだを介して実
装する場合がある。ここで、従来のプリント配線板にあ
っては、その導体回路の最外層が電気めっきによって形
成された銅めっき層となっているため、導体回路からな
るパッドは、その表面が平滑ではんだ濡れ性に劣るもの
であり、電子部品を堅固に実装することができないもの
であった。このため、はんだを介してパッドに電子部品
を実装する際には、パッドの表面にフラックス等を塗布
したり、パッドの表面をジェットスクラブ研磨等により
粗面化する等して、パッドの表面のはんだ濡れ性を向上
させなければならなかった。
場合には、細微なスルーホール内にフラックス等を塗布
することができず、また、ジェットスクラブ研磨等によ
ってもスルーホールの内面を粗面化することができない
ため、スルーホールの内面のはんだ濡れ性を向上させる
ことができなかった。
ーレジストを被覆して、電子部品実装用のパッドとなる
部分以外の導体回路を保護する場合もあるが、この場
合、前述したように導体回路の表面が平滑であるため、
導体回路上に被覆されたソルダーレジストが導体回路と
堅固に接着されず、この部分からソルダーレジストの剥
がれが生じてしまう虞もあった。
きにより形成された銅めっき層の表面に、電気めっき或
は化学めっきによってニッケル・金めっき層を形成し、
導体回路の耐腐食性等を向上させる場合がある。そし
て、この場合においても、当然、導体回路を電子部品実
装用のパッドとして使用することができる。ここで、ニ
ッケル・金めっき層を化学めっきによって形成した場合
には、導体回路の耐腐食性等を向上させることができる
ばかりか、その表面が電気めっきによる場合に比して粗
面であり、はんだ濡れ性に優れるため、フラックス等を
塗布したりジェットスクラブ研磨等を施さなくてもパッ
ドに電子部品を堅固に実装することができ、非常に有効
ではある。しかしながら、この場合には、以下の問題を
生じる。
コスト高となる。特に、導体回路の僅かな部分を電子部
品実装用のパッドとする場合には、僅かなパッドの部分
のはんだ濡れ性を向上させるためだけに導体回路全体に
高価なニッケル・金めっきを施さねばならず、非常に不
都合である。また、ニッケルめっきと金めっきとの個別
のめっき工程が必要になるばかりか、各めっき工程の種
々の前処理工程も必要となり、工程数が著しく増加す
る。よって、ニッケル・金めっきを採用することは、導
体回路の耐腐食性等の向上を目的とした場合には、前述
したように非常に有効な手段であるが、導体回路の耐腐
食性等の向上を目的とせず、パッドの表面のはんだ濡れ
性を向上させることを目的とする場合には、前述した如
く非常に不利な手段である。
ものであり、その目的とするところは、まず、請求項1
の発明においては、電子部品実装用のパッドの表面がは
んだ濡れ性に優れ、電子部品を確実に実装することがで
きるプリント配線板を、簡単な構造によって提供するこ
とである。
部品実装用のパッドの表面のはんだ濡れ性を向上させる
ことができるばかりか、導体回路上に被覆するソルダー
レジストを導体回路に堅固に接着することもできるプリ
ント配線板の製造方法を、簡単な方法によって提供する
ことである。
に本各発明が採った手段を、図面に使用する符号を付し
て説明すると、まず、請求項1の発明は、「基材10の
両面に形成された導体回路20と、これら各導体回路2
0間を電気的に接続するスルーホール30とを備え、前
記導体回路20の少なくとも一部を、はんだを介して電
子部品が実装される電子部品実装用のパッド40とする
プリント配線板100であって、基材10の表面に貼着
された銅箔21aから形成された銅箔層21と、この銅
箔層21の外層に電気めっきにより形成された第一の銅
めっき層22と、この第一の銅めっき層22の外層に化
学めっきにより形成され最外層を構成する第二の銅めっ
き層23とを備えた導体回路20を前記電子部品実装用
のパッド40とすることを特徴とするプリント配線板1
00」である。
両面に形成された導体回路20と、これら各導体回路2
0間を電気的に接続するスルーホール30とを備え、前
記導体回路20の少なくとも一部を、はんだを介して電
子部品が実装される電子部品実装用のパッド40とする
プリント配線板100の製造方法であって、以下の各工
程を含むことを特徴とするプリント配線板100の製造
方法、 (1)銅箔21aが両面に貼着された基材10に貫通孔
30aを形成する工程; (2)前記銅箔21aの表面及び前記貫通孔30aの内
面に電気めっきにより第一の銅めっき層22を形成する
工程; (3)前記第一の銅めっき層22及び前記銅箔21aの
不要部分をエッチングにより除去して所望のパターンの
導体回路20を形成する工程; (4)前記第一の銅めっき層22の表面に化学めっきに
より第二の銅めっき層23を形成する工程; (5)前記基材10の表面に、前記導体回路20の所望
部分が電子部品実装用のパッド40として露呈されるよ
うにソルダーレジスト50を被覆する工程」である。
リント配線板100及びその製造方法は、以下のように
作用する。
板100は、電子部品実装用のパッド40となる導体回
路20の外層に、化学めっきによって形成され最外層を
構成する第二の銅めっき層23を備えたものである。こ
こで、化学めっきによると、電気めっきによる場合に比
して、めっき層の表面は粗面となる。よって、パッド4
0の表面のはんだ濡れ性は十分に確保されることにな
り、はんだを介してパッド40に電子部品を実装する際
に、フラックス等を塗布したり、ジェットスクラブ研磨
を施す等してパッド40の表面のはんだ濡れ性を確保す
る必要はなくなる。
においては、細微なスルーホール30の内面においても
化学めっきによって第二の銅めっき層23が確実に形成
されることになるため、スルーホール30の内面のはん
だ濡れ性も十分に確保されることになる。
板100の製造方法は、予め導体回路20の表面に化学
めっきにより第二の銅めっき層23を形成し、この導体
回路20の所望部分が露呈されるように基材10の表面
にソルダーレジスト50を被覆し、このソルダーレジス
ト50から露呈する導体回路20を電子部品実装用のパ
ッド40としたものである。このため、全ての導体回路
20の表面は粗面となり、この導体回路20からなるパ
ッド40の表面のはんだ濡れ性を向上させ得るばかりで
なく、導体回路20上に被覆されたソルダーレジスト5
0を導体回路20に堅固に接着し得ることになる。
全ての導体回路20には、その表面ばかりでなく、その
側面にも第二の銅めっき層23が形成されるため、導体
回路20は、その側面においてもはんだ濡れ性が向上さ
れることになり、しかも、導体回路20上に被覆された
ソルダーレジスト50は、導体回路20の側面部分にお
いても堅固に導体回路20に接着されることにもなる。
及びその製造方法の実施例を、図面に従って詳細に説明
する。
の第一の実施例を示してある。このプリント配線板10
0においては、基材10の両面に形成された導体回路2
0の所望部分が露呈されるように基材10の表面にソル
ダーレジスト50が被覆されており、ソルダーレジスト
50から露呈された導体回路20が電子部品実装用のパ
ッド40として使用され、パッド40として使用される
部分以外の導体回路20がソルダーレジスト50によっ
て保護されたものとなっている。なお、請求項1の発明
においては、ソルダーレジスト50を必ずしも要せず、
パッド40以外の導体回路20を保護したい場合等に、
適宜被覆すればよい。
回路20、すなわちパッド40と、ソルダーレジスト5
0に被覆された導体回路20との各々は、基材10の表
面に貼着された銅箔21aから形成された銅箔層21
と、この銅箔層21の上層に電気めっきによって形成さ
れた第一の銅めっき層22と、この第一の銅めっき層2
2の上層に化学めっきによって形成された第二の銅めっ
き層23とから構成されている。ここで、スルーホール
30を有する導体回路20においては、基材10の表裏
が第一の銅めっき層22及び第二の銅めっき層23によ
り電気的に接続されており、スルーホール30の内面の
最外層は、第一の銅めっき層22の外層に形成された第
二の銅めっき層23となっている。また、各導体回路2
0の側面の最外層も第二の銅めっき層23となってい
る。
各工程を含む請求項2の発明に係る製造方法によって形
成されたものであり、次に、この製造方法を説明する。
10(a)にスルーホール30の一次孔である貫通孔3
0aを穿設する(b)。次に、基材10の両面の銅箔2
1aの表面及び貫通孔30aの内面に電気めっきによっ
て第一の銅めっき層22を形成し、基材10の両面の銅
箔21a間を電気的に接続するスルーホール30を形成
する(c)。次に、第一の銅めっき層22の表面にマス
ク60を貼着し(d)、エッチングにより不要な第一の
銅めっき層22及び銅箔21aを除去して所望のパター
ンの導体回路20を形成する(e)。次に、所望のパタ
ーンに形成された導体回路20の表面に化学めっきによ
って第二の銅めっき層23を形成する(f)。ここで、
第二の銅めっき層23は、導体回路20の表面ばかりで
なく、スルーホール30の内面及び導体回路20の側面
にも確実に形成される。最後に、基材10の表面に、電
子部品実装用のパッド40となる部分の導体回路20が
露呈されるようにソルダーレジスト50を被覆して、図
1に示すようなプリント配線板100を得る。
の第二の実施例を示してある。このプリント配線板10
0は、ソルダーレジスト50から露呈された導体回路2
0、すなわちパッド40には第二の銅めっき層23が形
成されているが、ソルダーレジスト50に被覆された導
体回路20には第二の銅めっき層23が形成されていな
いものである。
各工程を含む製造方法によって形成されたものであり、
次に、この製造方法を説明する。
10(a)にスルーホール30の一次孔である貫通孔3
0aを穿設する(b)。次に、基材10の両面の銅箔2
1aの表面及び貫通孔30aの内面に電気めっきによっ
て第一の銅めっき層22を形成し、基材10の両面の銅
箔21a間を電気的に接続するスルーホール30を形成
する(c)。次に、第一の銅めっき層22の表面にマス
ク60を貼着し(d)、エッチングにより不要な第一の
銅めっき層22及び銅箔21aを除去して所望のパター
ンの導体回路20を形成する(e)。次に、基材10の
表面に、電子部品実装用のパッド40となる部分の導体
回路20が露呈されるようにソルダーレジスト50を被
覆する(f)。最後に、ソルダーレジスト50から露呈
された導体回路20、すなわちパッド40の表面に化学
めっきによって第二の銅めっき層23を形成し、図3に
示すようなプリント配線板100を得る。
の第三の実施例を示してある。このプリント配線板10
0は、ソルダーレジスト50から露呈された導体回路2
0、すなわちパッド40と、ソルダーレジスト50に被
覆された導体回路20との各々の表面には第二の銅めっ
き層23が形成されているが、各々の側面には第二の銅
めっき層23が形成されていないものである。
各工程を含む製造方法によって形成されたものであり、
次に、この製造方法を説明する。
10(a)にスルーホール30の一次孔である貫通孔3
0aを穿設する(b)。次に、基材10の両面の銅箔2
1aの表面及び貫通孔30aの内面に電気めっきによっ
て第一の銅めっき層22を形成し、基材10の両面の銅
箔21a間を電気的に接続するスルーホール30を形成
する(c)。次に、第一の銅めっき層22の表面に化学
めっきによって第二の銅めっき層23を形成する
(d)。次に、第二の銅めっき層23の表面にマスク6
0を貼着し(e)、エッチングにより不要な第二の銅め
っき層23、第一の銅めっき層22及び銅箔21aを除
去して所望のパターンの導体回路20を形成する
(f)。最後に、基材10の表面に、電子部品実装用の
パッド40となる部分の導体回路20が露呈されるよう
にソルダーレジスト50を被覆して、図6に示すような
プリント配線板100を得る。
学めっきにより形成した場合の銅めっき層の表面におけ
るはんだ濡れ性の比較例を示す。
形成された銅めっき層である幅0.38mmの20個の
パッド上に、はんだとしてφ0.5mmの円形状のクリ
ームはんだ(低融点はんだ)を印刷機によりに転写し、
ピーク温度240℃でリフローしたところ、図7(b)
に示すように、各パッド上にはんだが広がった。各パッ
ド上に広がったはんだの長さLを、はんだ濡れ広がり量
として測定したところ、以下の結果を得た。 平均L:2.50mm 最大L:3.00mm 最低L:2.00mm
き層とした以外は、比較例1と同様で、以下の結果を得
た。 平均L:3.35mm 最大L:3.80mm 最低L:2.50mm
成された銅めっき層の表面のはんだ濡れ性は、電気めっ
きによる場合に比して優れることが解る。
項1の発明に係るプリント配線板は、導体回路の少なく
ともパッドとなる部分の最外層を、化学めっきによって
形成された第二の銅めっき層としたものであり、パッド
の表面のはんだ濡れ性を、最外層が電気めっきによって
形成された第一の銅めっき層であるパッドに比して向上
させたものである。
線板の製造方法は、予め導体回路の表面に化学めっきに
よって第二の銅めっき層を形成し、この導体回路の所望
部分が露呈されるように基材の表面にソルダーレジスト
を被覆するものであり、最外層がはんだ濡れ性に優れる
第二の銅めっき層である導体回路をパッドとしてソルダ
ーレジストから露呈させるばかりでなく、最外層がソル
ダーレジストと堅固に接着される第二の銅めっき層であ
る導体回路上にソルダーレジストを被覆するようにした
ものである。
電子部品実装用のパッドの表面がはんだ濡れ性に優れ、
電子部品を確実に実装することができるプリント配線板
を、簡単な構造によって提供することができる。
品実装用のパッドの表面のはんだ濡れ性を向上させるこ
とができるばかりか、導体回路上に被覆するソルダーレ
ジストを導体回路に堅固に接着することもできるプリン
ト配線板の製造方法を、簡単な方法によって提供するこ
とができる。
実施例を示す断面正面図である。
項2の発明に係るプリント配線板の製造方法の一実施
例)の工程図である。
実施例を示す断面正面図である。
工程図である。
実施例を示す断面正面図である。
工程図である。
パッド上に広がる状態を示す平面図である。
る。
工程図である。
Claims (2)
- 【請求項1】基材の両面に形成された導体回路と、これ
ら各導体回路間を電気的に接続するスルーホールとを備
え、前記導体回路の少なくとも一部を、はんだを介して
電子部品が実装される電子部品実装用のパッドとするプ
リント配線板であって、 基材の表面に貼着された銅箔から形成された銅箔層と、
この銅箔層の外層に電気めっきにより形成された第一の
銅めっき層と、この第一の銅めっき層の外層に化学めっ
きにより形成され最外層を構成する第二の銅めっき層と
を備えた導体回路を前記電子部品実装用のパッドとする
ことを特徴とするプリント配線板。 - 【請求項2】基材の両面に形成された導体回路と、これ
ら各導体回路間を電気的に接続するスルーホールとを備
え、前記導体回路の少なくとも一部を、はんだを介して
電子部品が実装される電子部品実装用のパッドとするプ
リント配線板の製造方法であって、 以下の各工程を含むことを特徴とするプリント配線板の
製造方法、 (1)銅箔が両面に貼着された基材に貫通孔を形成する
工程; (2)前記銅箔の表面及び前記貫通孔の内面に電気めっ
きにより第一の銅めっき層を形成する工程; (3)前記第一の銅めっき層及び前記銅箔の不要部分を
エッチングにより除去して所望のパターンの導体回路を
形成する工程; (4)前記第一の銅めっき層の表面に化学めっきにより
第二の銅めっき層を形成する工程; (5)前記基材の表面に、前記導体回路の所望部分が電
子部品実装用のパッドとして露呈されるようにソルダー
レジストを被覆する工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05880094A JP3527965B2 (ja) | 1994-03-29 | 1994-03-29 | プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05880094A JP3527965B2 (ja) | 1994-03-29 | 1994-03-29 | プリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07273431A true JPH07273431A (ja) | 1995-10-20 |
JP3527965B2 JP3527965B2 (ja) | 2004-05-17 |
Family
ID=13094673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05880094A Expired - Lifetime JP3527965B2 (ja) | 1994-03-29 | 1994-03-29 | プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3527965B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003023238A (ja) * | 2001-07-06 | 2003-01-24 | Nec Toppan Circuit Solutions Toyama Inc | プリント配線板の製造方法 |
US6835895B1 (en) | 1996-12-19 | 2004-12-28 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
US8114803B2 (en) | 2005-02-03 | 2012-02-14 | Toyota Jidosha Kabushiki Kaisha | Catalyst material and process for preparing the same |
-
1994
- 1994-03-29 JP JP05880094A patent/JP3527965B2/ja not_active Expired - Lifetime
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7388159B2 (en) | 1996-12-19 | 2008-06-17 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
US6835895B1 (en) | 1996-12-19 | 2004-12-28 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
US6930255B2 (en) | 1996-12-19 | 2005-08-16 | Ibiden Co., Ltd | Printed circuit boards and method of producing the same |
US7361849B2 (en) | 1996-12-19 | 2008-04-22 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
US7371976B2 (en) | 1996-12-19 | 2008-05-13 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
US7385146B2 (en) | 1996-12-19 | 2008-06-10 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
US7449791B2 (en) | 1996-12-19 | 2008-11-11 | Ibiden Co., Ltd. | Printed circuit boards and method of producing the same |
US7585541B2 (en) | 1996-12-19 | 2009-09-08 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
US7615162B2 (en) | 1996-12-19 | 2009-11-10 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
US7712212B2 (en) | 1996-12-19 | 2010-05-11 | Ibiden Co., Ltd. | Method for manufacturing printed wiring board |
USRE43509E1 (en) | 1996-12-19 | 2012-07-17 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
JP2003023238A (ja) * | 2001-07-06 | 2003-01-24 | Nec Toppan Circuit Solutions Toyama Inc | プリント配線板の製造方法 |
US8114803B2 (en) | 2005-02-03 | 2012-02-14 | Toyota Jidosha Kabushiki Kaisha | Catalyst material and process for preparing the same |
Also Published As
Publication number | Publication date |
---|---|
JP3527965B2 (ja) | 2004-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5875102A (en) | Eclipse via in pad structure | |
US6022466A (en) | Process of plating selective areas on a printed circuit board | |
JP2002343931A (ja) | 配線基板およびその製造方法、マルチチップモジュールおよびその製造方法並びにマルチチップモジュール実装構造体 | |
JPH07273431A (ja) | プリント配線板及びその製造方法 | |
US6527963B1 (en) | Method of manufacturing multilayer wiring boards | |
JP3694796B2 (ja) | プリント配線板及びその製造方法 | |
JP2700259B2 (ja) | プリント配線板における凹所を有する半田層の形成方法 | |
JP3324114B2 (ja) | プリント基板 | |
JPH0878850A (ja) | プリント配線板 | |
JPH01255294A (ja) | プリント配線板 | |
JPS5853890A (ja) | 電子部品のはんだ付け方法 | |
JP3083018B2 (ja) | 高密度プリント基板の製造方法 | |
JPS6355236B2 (ja) | ||
KR970007542B1 (ko) | 인쇄회로기판용 마운팅 패드(Mounting PAD) | |
JP2024036232A (ja) | 配線基板 | |
JPH11204918A (ja) | 回路パターンの形成方法 | |
JPH08172256A (ja) | プリント配線板及びその製造方法 | |
JPH0653640A (ja) | プリント配線板及びその製造方法 | |
JPH07297526A (ja) | プリント基板 | |
JPH0417387A (ja) | プリント回路基板の製造方法 | |
JPH0430494A (ja) | 印刷配線板及びその製造法 | |
JP2603863B2 (ja) | プリント配線板 | |
JPH03255691A (ja) | プリント配線板 | |
JPH0327588A (ja) | 回路基板の製造方法 | |
JPH0728118B2 (ja) | 面付け実装プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040202 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040203 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090305 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110305 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110305 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20130305 |