JPH0327588A - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JPH0327588A JPH0327588A JP16215589A JP16215589A JPH0327588A JP H0327588 A JPH0327588 A JP H0327588A JP 16215589 A JP16215589 A JP 16215589A JP 16215589 A JP16215589 A JP 16215589A JP H0327588 A JPH0327588 A JP H0327588A
- Authority
- JP
- Japan
- Prior art keywords
- protrusion
- circuit pattern
- board
- insulating layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims 2
- 239000012212 insulator Substances 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は回路基板の製造方法に係り、特にケス兼用金属
板などを基板とした回路基板の製逍方法に関する。
板などを基板とした回路基板の製逍方法に関する。
（従来の技術−）
回路基板は、回路の小形化或るいは回路装置としてのコ
ンパクト化などを図り得ることから、各種電子機器類な
とて広く使用されている。また、この種の回路基板にお
いては、放熱性や電気的な接地などを考慮して、金属板
を基板として回路基板を構成することもよく知られてい
る。たとえば、第４図に端面的に示すように、アルミ板
やステンレス板１の主面上に、絶縁体雇２を介して所要
の回路パターン３を設け、回路パターン領域での発熱を
、アルミ板やステンレス板１側に伝え放熱し得るように
したり、前記絶縁体２層の一部に孔２ａを開け、この孔
２ａに導電性ペースト４を埋め込むなどして、所定の回
路パターン３を金属基板１に接地したものが知られてい
る。
ンパクト化などを図り得ることから、各種電子機器類な
とて広く使用されている。また、この種の回路基板にお
いては、放熱性や電気的な接地などを考慮して、金属板
を基板として回路基板を構成することもよく知られてい
る。たとえば、第４図に端面的に示すように、アルミ板
やステンレス板１の主面上に、絶縁体雇２を介して所要
の回路パターン３を設け、回路パターン領域での発熱を
、アルミ板やステンレス板１側に伝え放熱し得るように
したり、前記絶縁体２層の一部に孔２ａを開け、この孔
２ａに導電性ペースト４を埋め込むなどして、所定の回
路パターン３を金属基板１に接地したものが知られてい
る。
（発明が解決しようとする３題）
しかし、上記金属板を基板１としてかつ、形或する回路
パターン３を金属基板１に｛妾地する構成の回路基板の
場合には、その製逍工程が煩雑であるばかりでなく、導
電性ペースト４の耐半田性や接着性などの点で問題があ
る。つまり、金属基板１の所定面に、たとえばセラミッ
ク系の絶縁体層２を被着形成し、この絶縁体層２上に所
要の回路パターン３を形成するに先立ってまたは形成し
た後、前記絶縁体層２の所定領域２ａを選択的に９」除
して金属基板面］を露出させ、前記絶縁体層２を切除し
た領域２ａに導電性ペースト４を埋め込み乾燥（焼成）
させて、露出させた基板１市と絶縁体層２上の所要回路
パターン３とを７は気的に接続する。このように、形威
した絶縁体層２の選択的に切除工程およびこの切除した
領域２ａに電導体４を配設する工程を要するばかりでな
く、電子部品を半田付け実装する際、前記電導体４が耐
半田性に劣るとともに基板１などに対する接着性も劣り
剥離などし易いため、信頼性に問題がある。しかも、回
路パターン３が微細な場合は、前記切除王程などを施す
領域２ａも必然的に微小となりかつ高い精度を要するた
め、作業はさらに煩雑となる。
パターン３を金属基板１に｛妾地する構成の回路基板の
場合には、その製逍工程が煩雑であるばかりでなく、導
電性ペースト４の耐半田性や接着性などの点で問題があ
る。つまり、金属基板１の所定面に、たとえばセラミッ
ク系の絶縁体層２を被着形成し、この絶縁体層２上に所
要の回路パターン３を形成するに先立ってまたは形成し
た後、前記絶縁体層２の所定領域２ａを選択的に９」除
して金属基板面］を露出させ、前記絶縁体層２を切除し
た領域２ａに導電性ペースト４を埋め込み乾燥（焼成）
させて、露出させた基板１市と絶縁体層２上の所要回路
パターン３とを７は気的に接続する。このように、形威
した絶縁体層２の選択的に切除工程およびこの切除した
領域２ａに電導体４を配設する工程を要するばかりでな
く、電子部品を半田付け実装する際、前記電導体４が耐
半田性に劣るとともに基板１などに対する接着性も劣り
剥離などし易いため、信頼性に問題がある。しかも、回
路パターン３が微細な場合は、前記切除王程などを施す
領域２ａも必然的に微小となりかつ高い精度を要するた
め、作業はさらに煩雑となる。
本発明はこのような事情に対処してなされたもので、金
属基板と回路パターンとの電気的接続工程が簡略化され
る回路基板の製遣方法を提供するものである。
属基板と回路パターンとの電気的接続工程が簡略化され
る回路基板の製遣方法を提供するものである。
［発明の構成］
（課題を解決するための手段）
本允明に係る１０１路払板の製逍方法は、金属越板の所
定領域に一方の面から凸加工乃至バーリン加工を施し他
方の面に突出部を設ける工枚と、 前記突出部を設けた金属基板面に、突出部の先端側を露
出させて絶縁体層を被着形成する工程と、前記彼着形或
した絶縁体層上に、先端側を露出させた突出部へ車気的
に接続させて所便の１リ』路パターンを彼着形成する工
程とを具備してなることを特徴とする。
定領域に一方の面から凸加工乃至バーリン加工を施し他
方の面に突出部を設ける工枚と、 前記突出部を設けた金属基板面に、突出部の先端側を露
出させて絶縁体層を被着形成する工程と、前記彼着形或
した絶縁体層上に、先端側を露出させた突出部へ車気的
に接続させて所便の１リ』路パターンを彼着形成する工
程とを具備してなることを特徴とする。
（作 用）
上記の如く本発明によれば、金Ｙ７Ａｙｂ板の所定領域
に一方の面から凸加工乃至バーリン加工を施し他方の面
に突出部を設け、この突出部に電気的に接続させて所定
回路パターンが金属剋板面上に絶縁体層を介して設けら
れる。しかして、金属基板と回路パターンとの電算的な
接続に寄１−１する突出部の形成は機械的になされるた
め、所定位置にまた所定形状に精度よくかつ容易になさ
れるばかりでなく、信頼性の高い電気的な接続を付与し
得る。
に一方の面から凸加工乃至バーリン加工を施し他方の面
に突出部を設け、この突出部に電気的に接続させて所定
回路パターンが金属剋板面上に絶縁体層を介して設けら
れる。しかして、金属基板と回路パターンとの電算的な
接続に寄１−１する突出部の形成は機械的になされるた
め、所定位置にまた所定形状に精度よくかつ容易になさ
れるばかりでなく、信頼性の高い電気的な接続を付与し
得る。
（実施例）
以下、添附図を参照して本発明の丈施例を説明する。添
附図は本発明に係る製逍方法の丈施態様を模式的に示し
た断面図であり、先ず所要の金属扶板、たとえば厚さ
０．３ｍｍ程度のアルミ板１を用意し、このアルミ板１
の所定領域に一方の面から凸加工乃至バーリン加工を施
し他方の而に突出部１ａを設ける（第１図）。ここで、
形成する突出部１ａの高さは、製迭する回路基板の規格
などを考慮して決められるか一般的には Ｉｌｌｎｌ捏
度てあり、またバーリン加工によって突出部１ａを設け
る場合には、突出される側を補助板などで支持しておく
ことが望ましい。次いで、前記突出部１ａを設けたアル
ミ板１面に、突出部１ａの先端側を露出させてセラミッ
ク系もしくは樹脂系の絶縁体埴２を、常套の手段によっ
て被着形成する（第２図）。しか５ る後、上記被着形成した絶縁体層２上に、先端側を露出
させた突出部１ａへ電気的に接続させて所要の回路パタ
ーン３を被着形成する（第３図）。この回路パターン３
の被着形成は、たとえば導電性ペーストの印刷，乾燥（
焼成）もしくは選択的な化学めっき法、または銅箔を貼
り付けその銅箔についてフォトエッチングを施すなどの
手段が適用し得る。このようにして製造した回路基板は
、基板とこの址板佃上に絶縁体層を介して設けた回路パ
ターンとの電気的な接続は確尖に保持されており、また
耐半田性も良好で、前記接続部の近傍に電子部品を半田
付け実装しても、接続部の損傷なと起らず、信頼性の高
い電気的な接続を維持する。
附図は本発明に係る製逍方法の丈施態様を模式的に示し
た断面図であり、先ず所要の金属扶板、たとえば厚さ
０．３ｍｍ程度のアルミ板１を用意し、このアルミ板１
の所定領域に一方の面から凸加工乃至バーリン加工を施
し他方の而に突出部１ａを設ける（第１図）。ここで、
形成する突出部１ａの高さは、製迭する回路基板の規格
などを考慮して決められるか一般的には Ｉｌｌｎｌ捏
度てあり、またバーリン加工によって突出部１ａを設け
る場合には、突出される側を補助板などで支持しておく
ことが望ましい。次いで、前記突出部１ａを設けたアル
ミ板１面に、突出部１ａの先端側を露出させてセラミッ
ク系もしくは樹脂系の絶縁体埴２を、常套の手段によっ
て被着形成する（第２図）。しか５ る後、上記被着形成した絶縁体層２上に、先端側を露出
させた突出部１ａへ電気的に接続させて所要の回路パタ
ーン３を被着形成する（第３図）。この回路パターン３
の被着形成は、たとえば導電性ペーストの印刷，乾燥（
焼成）もしくは選択的な化学めっき法、または銅箔を貼
り付けその銅箔についてフォトエッチングを施すなどの
手段が適用し得る。このようにして製造した回路基板は
、基板とこの址板佃上に絶縁体層を介して設けた回路パ
ターンとの電気的な接続は確尖に保持されており、また
耐半田性も良好で、前記接続部の近傍に電子部品を半田
付け実装しても、接続部の損傷なと起らず、信頼性の高
い電気的な接続を維持する。
なお、上記例では金属基板として、アルミ板を用いたが
、たとえばステンレス板など他の金属板であってもよい
。また前記金属址板は、たとえばメモリモジュールなど
のケースを兼用するものであってもよい。
、たとえばステンレス板など他の金属板であってもよい
。また前記金属址板は、たとえばメモリモジュールなど
のケースを兼用するものであってもよい。
［発明の効果］
上記したように、本発明に係る四路扛板の製遣６
方法によれば、金属基板と、この金属基板面上に絶縁体
層を介して設けられる回路パターンとか所定位置で精度
よくかつ、確実に電気的に接続した回路址板を得ること
ができる。しかも、前記回路パターンに対する金属址板
の電気的な接続は、金属基板自体の一部を突出させて行
っているため、半田イ；１け時の熱などにより劣化や剥
離を起す恐れもない。かくして、本発明方法は、企屈址
板を接地に用いる凹路基板などの製遣に適するしのと６
える。
層を介して設けられる回路パターンとか所定位置で精度
よくかつ、確実に電気的に接続した回路址板を得ること
ができる。しかも、前記回路パターンに対する金属址板
の電気的な接続は、金属基板自体の一部を突出させて行
っているため、半田イ；１け時の熱などにより劣化や剥
離を起す恐れもない。かくして、本発明方法は、企屈址
板を接地に用いる凹路基板などの製遣に適するしのと６
える。
第１図，第２図および第３図は本発明に係る製造方法の
実施態株を模式的に示す断面図、第４図は従来の回路址
板の構成例を示す断面図である。 １・・・・・・金属越板 １ａ・・・・・企属払板の突出部 （金属基板と回路パターンとの接続部）２・・・・・・
絶縁体層 ３・・・・・・回路パターン ７ 第１図 第２図 第３図 第４図
実施態株を模式的に示す断面図、第４図は従来の回路址
板の構成例を示す断面図である。 １・・・・・・金属越板 １ａ・・・・・企属払板の突出部 （金属基板と回路パターンとの接続部）２・・・・・・
絶縁体層 ３・・・・・・回路パターン ７ 第１図 第２図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 金属基板の所定領域に一方の面から凸加工乃至バーリ
ン加工を施し他方の面に突出部を設ける工程と、 前記突出部を設けた金属基板面に、突出部の先端側を露
出させて絶縁体層を被着形成する工程と、前記被着形成
した絶縁体層上に、先端側を露出させた突出部へ電気的
に接続させて所要の回路パターンを被着形成する工程と
を具備してなることを特徴とする回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16215589A JPH0327588A (ja) | 1989-06-23 | 1989-06-23 | 回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16215589A JPH0327588A (ja) | 1989-06-23 | 1989-06-23 | 回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0327588A true JPH0327588A (ja) | 1991-02-05 |
Family
ID=15749081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16215589A Pending JPH0327588A (ja) | 1989-06-23 | 1989-06-23 | 回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0327588A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0548372U (ja) * | 1991-11-27 | 1993-06-25 | 日本メクトロン株式会社 | 可撓性回路基板の接続構造 |
| JP2006335402A (ja) * | 2005-05-31 | 2006-12-14 | Pigeon Corp | 容器用ケース |
-
1989
- 1989-06-23 JP JP16215589A patent/JPH0327588A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0548372U (ja) * | 1991-11-27 | 1993-06-25 | 日本メクトロン株式会社 | 可撓性回路基板の接続構造 |
| JP2006335402A (ja) * | 2005-05-31 | 2006-12-14 | Pigeon Corp | 容器用ケース |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4967313A (en) | Electronic circuit and method of production thereof | |
| US4466181A (en) | Method for mounting conjoined devices | |
| US4617729A (en) | Process for manufacturing miniaturized electronic power circuits | |
| US5119272A (en) | Circuit board and method of producing circuit board | |
| US5113580A (en) | Automated chip to board process | |
| JPH0327588A (ja) | 回路基板の製造方法 | |
| JP3246959B2 (ja) | バンプを備えた回路基板及びその製造法 | |
| JP2717200B2 (ja) | 電子部品搭載用基板におけるオーバーレイめっきの形成方法 | |
| JP2000091722A (ja) | プリント配線板及びその製造方法 | |
| JP3887104B2 (ja) | プリント回路基板に対する耐湿防水処理方法 | |
| JPS6318335B2 (ja) | ||
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPS6079750A (ja) | チツプキヤリヤ | |
| JPS62263685A (ja) | プリント配線基板 | |
| JP2743524B2 (ja) | 混成集積回路装置 | |
| JP3002307B2 (ja) | 回路部品試験用可撓性回路基板の製造法 | |
| JP2818904B2 (ja) | 電子部品搭載用基板 | |
| JPS6155247B2 (ja) | ||
| JP2739123B2 (ja) | 電子部品搭載用基板の製造方法 | |
| EP1014436A2 (en) | Process for producing a substrate | |
| JPH03192793A (ja) | 電気回路部品の実装方法 | |
| JP2911273B2 (ja) | 回路部品試験用可撓性回路基板及びその製造法 | |
| JPH09199242A (ja) | プリント配線板一体型コネクタ及びその製造方法 | |
| JPS6031116B2 (ja) | 電気配線回路基板およびその製造方法 | |
| JP2751911B2 (ja) | 混成集積回路のワイヤボンディング用パッド及び該パッドの形成方法 |