JPS62263685A - プリント配線基板 - Google Patents
プリント配線基板Info
- Publication number
- JPS62263685A JPS62263685A JP61106693A JP10669386A JPS62263685A JP S62263685 A JPS62263685 A JP S62263685A JP 61106693 A JP61106693 A JP 61106693A JP 10669386 A JP10669386 A JP 10669386A JP S62263685 A JPS62263685 A JP S62263685A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- metal base
- base material
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 20
- 238000007747 plating Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 239000011889 copper foil Substances 0.000 description 11
- 230000017525 heat dissipation Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000005238 degreasing Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は放熱特性と信頼性の向上を図ったメタルペース
基板もしくはメタルコア基板を用いた高放熱性のプリン
ト配線基板に関する。
基板もしくはメタルコア基板を用いた高放熱性のプリン
ト配線基板に関する。
（従来の技術）
従来、この種の技術として特開昭５９−１９８７９０号
公報に開示されるものがある。この文献に記載のプリン
ト配線基板はメタルベース基板やメタルコア基板におけ
る放熱特性の向上、電気的信頼性の向上を目的としてお
り、この目的のために第２図に示すように、メタル基材
１１上に絶縁層１２及びプリント配線１３を形成した後
、絶縁層１２とメタル基材１１の一部にデグリ加工を施
して凹部を形成し、との凹部の金属面上に直接半導体素
子１４をダイスボンド材１５を用いて固定し、素子１４
とプリント配線１３を接続するようにしたものであった
。
公報に開示されるものがある。この文献に記載のプリン
ト配線基板はメタルベース基板やメタルコア基板におけ
る放熱特性の向上、電気的信頼性の向上を目的としてお
り、この目的のために第２図に示すように、メタル基材
１１上に絶縁層１２及びプリント配線１３を形成した後
、絶縁層１２とメタル基材１１の一部にデグリ加工を施
して凹部を形成し、との凹部の金属面上に直接半導体素
子１４をダイスボンド材１５を用いて固定し、素子１４
とプリント配線１３を接続するようにしたものであった
。
（発明が解決しようとする問題点）
しかしながら前述のプリント配線基板は素子搭載の為に
行なうデグリ加工てよって絶縁層にクラックが入シ絶縁
不良を起こしたシ、この加工時に切削刃がプリント配線
・セターンを剥がしてしまうという問題があった。
行なうデグリ加工てよって絶縁層にクラックが入シ絶縁
不良を起こしたシ、この加工時に切削刃がプリント配線
・セターンを剥がしてしまうという問題があった。
本発明は以上述べたように、絶縁層のクランクに起因す
る絶縁不良と配線パターン剥れを起こしやすいという問
題点を取シ除き放熱性に優れたプリント配線基板を提供
することを目的とする。
る絶縁不良と配線パターン剥れを起こしやすいという問
題点を取シ除き放熱性に優れたプリント配線基板を提供
することを目的とする。
（問題点を解決するための手段）
本発明は前述の目的を達成するために、メタル基材と、
該メタル基材上に形成された絶縁層と、該絶縁層上に形
成されたプリント配線Ａターン及び半導体素子搭載のた
めのダイパッド部とを具備するプリント配線基板におい
て、前記メタル基材から前記ダイパッド部に貫通する貫
通孔に設けられるものであって、前記ダイパッド部と前
記メタル基板とを電気的且つ熱伝導的に接続する接続手
段をさらに具備するようにしたものである。
該メタル基材上に形成された絶縁層と、該絶縁層上に形
成されたプリント配線Ａターン及び半導体素子搭載のた
めのダイパッド部とを具備するプリント配線基板におい
て、前記メタル基材から前記ダイパッド部に貫通する貫
通孔に設けられるものであって、前記ダイパッド部と前
記メタル基板とを電気的且つ熱伝導的に接続する接続手
段をさらに具備するようにしたものである。
前記凄続手段としては貫通孔に設けられたスルーホール
メッキ、あるいはこの貫通孔に充填された導電性材料、
もしくはスルーホールメッキに加えさらに充填された導
電性材料等からなる。
メッキ、あるいはこの貫通孔に充填された導電性材料、
もしくはスルーホールメッキに加えさらに充填された導
電性材料等からなる。
（作用）
本発明は前述の構成としたことにより、ダイパッド部に
実装される半導体素子の放熱性が向上し、且つダイパッ
ド部とメタル基板との電気的接続の信頼性が向上する。
実装される半導体素子の放熱性が向上し、且つダイパッ
ド部とメタル基板との電気的接続の信頼性が向上する。
さらに基板の厚さ方向での熱分布のムラがなくなる。
（実施例）
第１図は本発明のプリント配線基板の一実施例を示した
もので、１はメタル基材、２は基材ｌ上に形成された絶
縁層、３ａは銅箔等からなるダイバンド部、３ｂは絶縁
層２上に形成された銅箔等からなるプリント配線パター
ン、５はメタル基材１と絶縁層２とダイパッド部３とを
貫通する貫通孔すなわちスルーホールであシ、この貫通
孔にはスルーホールメッキが施されておフダイノクノド
部３とメタル基材１とを電気的且つ熱伝導的に接続して
いる。このプリント配線基板は上述の各部から構成され
ているが、ダイパッド部３及びそれに対応する貫通孔は
搭載する素子の数に応じて設けられる。第１図ではダイ
・ぐラド部３上に半導体素子６を実装した状態を示して
おシ、この半導体素子６とプリント配線ノそターン４と
はワイヤ７により電気的に接続される。
もので、１はメタル基材、２は基材ｌ上に形成された絶
縁層、３ａは銅箔等からなるダイバンド部、３ｂは絶縁
層２上に形成された銅箔等からなるプリント配線パター
ン、５はメタル基材１と絶縁層２とダイパッド部３とを
貫通する貫通孔すなわちスルーホールであシ、この貫通
孔にはスルーホールメッキが施されておフダイノクノド
部３とメタル基材１とを電気的且つ熱伝導的に接続して
いる。このプリント配線基板は上述の各部から構成され
ているが、ダイパッド部３及びそれに対応する貫通孔は
搭載する素子の数に応じて設けられる。第１図ではダイ
・ぐラド部３上に半導体素子６を実装した状態を示して
おシ、この半導体素子６とプリント配線ノそターン４と
はワイヤ７により電気的に接続される。
次に、第３図（、）〜（ｄ）を用いて、上記実施例の製
造工程を説明する。
造工程を説明する。
まず、第３図（ａ）に示す如くメタル基材１上に絶縁層
２を形成し、この上に銅箔３を張シ合わせる。
２を形成し、この上に銅箔３を張シ合わせる。
その後素子６搭載位置に対応した部分に貫通孔５をあけ
る。この時点では銅箔は配線パターン３ｂ等に加工され
る前であり、銅箔３の面積が広いので、貫通孔５を形成
しても銅箔３は剥がれづらく。
る。この時点では銅箔は配線パターン３ｂ等に加工され
る前であり、銅箔３の面積が広いので、貫通孔５を形成
しても銅箔３は剥がれづらく。
また銅箔３によシ覆われているので、絶縁層２にクラッ
クがはいったシ、カケが生ずることが防止される。
クがはいったシ、カケが生ずることが防止される。
次いで、第３図（ｂ）に示す如く、フォトリンエツチン
グや印刷−エツチング等の方法を用いて銅箔３を選択的
にエツチングし、貫通孔５に対応した部分Ｋ ｋｉ Ｚ
イパッド部Ｊａ、その他の部分にプリント配線・卆ター
フ３ｂを形成する。
グや印刷−エツチング等の方法を用いて銅箔３を選択的
にエツチングし、貫通孔５に対応した部分Ｋ ｋｉ Ｚ
イパッド部Ｊａ、その他の部分にプリント配線・卆ター
フ３ｂを形成する。
次いで、第３図（ｃ）に示す如く、素子搭載のため（０
７４１４７２部３ａを除いて、メツキレシスト８を塗布
した後、貫通孔５に対してスルーホールメッキを行ない
、このスルーホールに形成されたメッキ皮膜９によシダ
イＡ’ツド部３ａとメタル基材１とを電気的且つ熱伝導
的に接続する。
７４１４７２部３ａを除いて、メツキレシスト８を塗布
した後、貫通孔５に対してスルーホールメッキを行ない
、このスルーホールに形成されたメッキ皮膜９によシダ
イＡ’ツド部３ａとメタル基材１とを電気的且つ熱伝導
的に接続する。
次いで、第３図（ｄ）に示す如くレジスト８を除去し、
目的のプリント配線基板が完成する。
目的のプリント配線基板が完成する。
このように作られたプリント配線基板のダイバンド部３
ａに半導体素子８等を実装した場合、この素子で発生し
た熱はダイパッド部３ａ、スルーホールのメッキ皮膜９
、を介してメタル基材１に伝導され、非常に優れた放熱
特性を示す。
ａに半導体素子８等を実装した場合、この素子で発生し
た熱はダイパッド部３ａ、スルーホールのメッキ皮膜９
、を介してメタル基材１に伝導され、非常に優れた放熱
特性を示す。
前述の実施例ではダイ・にラド部銅箔とメタル基材との
接続をスルーホールメッキで行なう例を述べたが、銀入
シ接着剤等の導電性材料をメッキ皮膜なしの貫通孔へ充
填することによってグイ−Ｐ７ド銅箔とメタル基材とを
電気的、熱伝導的に接続しても同等の効果が得られる。
接続をスルーホールメッキで行なう例を述べたが、銀入
シ接着剤等の導電性材料をメッキ皮膜なしの貫通孔へ充
填することによってグイ−Ｐ７ド銅箔とメタル基材とを
電気的、熱伝導的に接続しても同等の効果が得られる。
この場合轟然貫通孔にメッキ皮膜が予め設けられていて
も良い。
も良い。
（発明の効果） ゛
以上、詳細に説明したように、本発明によれば、ダイパ
ッド部とメタル基材とを、スルーホールに形成したメッ
キ皮膜もしくは、そこに充填した導電性材料を用いて電
気的、熱的に接続するので、配線基板自身の放熱特性が
向上し、半導体素子から発生する熱による不安定な動作
が予防できる。
ッド部とメタル基材とを、スルーホールに形成したメッ
キ皮膜もしくは、そこに充填した導電性材料を用いて電
気的、熱的に接続するので、配線基板自身の放熱特性が
向上し、半導体素子から発生する熱による不安定な動作
が予防できる。
また厚さ方向での熱分布ムラが無くなるので反）が防止
できる。さらに、メタル基材をグラウンド又は電源に接
続し、電位を固定することによって半導体素子の基板バ
イアス電位が安定するので信頼性の高い装置を得ること
ができる。
できる。さらに、メタル基材をグラウンド又は電源に接
続し、電位を固定することによって半導体素子の基板バ
イアス電位が安定するので信頼性の高い装置を得ること
ができる。
第１図は本発明の一実施例の構造を示す断面図、第２図
は従来のプリント配線基板の構造を示す断面図、第３図
（ａ）〜（ｄ）は第１図のプリント配線基板の製造工程
図。 Ｉ・・・メタル基材、２・・・絶縁層、３・・・銅箔、
３ａ・・・ダイパッド部、３ｂ・・・プリント配線ノＥ
ターン、５・・・貫通孔、６・・・半導体素子、７・・
・ワイヤ、８・・・メッキレノスト、９・・・メッキ皮
膜。 特許出願人 沖電気工業株式会社 Ａ（唄ち明１−．係る）・す・７ト酊ξ様１１４及、イ
角り第１図 イ疋未ｔ、７−リー、ｙｆｑも！泉基猪、の構這第２図 Ａ（襦ち明１．イ糸５）゛リン目η縁蕃、４良・身丈狐
−ＬＭ第３図
は従来のプリント配線基板の構造を示す断面図、第３図
（ａ）〜（ｄ）は第１図のプリント配線基板の製造工程
図。 Ｉ・・・メタル基材、２・・・絶縁層、３・・・銅箔、
３ａ・・・ダイパッド部、３ｂ・・・プリント配線ノＥ
ターン、５・・・貫通孔、６・・・半導体素子、７・・
・ワイヤ、８・・・メッキレノスト、９・・・メッキ皮
膜。 特許出願人 沖電気工業株式会社 Ａ（唄ち明１−．係る）・す・７ト酊ξ様１１４及、イ
角り第１図 イ疋未ｔ、７−リー、ｙｆｑも！泉基猪、の構這第２図 Ａ（襦ち明１．イ糸５）゛リン目η縁蕃、４良・身丈狐
−ＬＭ第３図
Claims (4)
- （１）メタル基材と、該メタル基材上に形成された絶縁
層と、該絶縁層上に形成されたプリント配線パターン及
び半導体素子搭載のためのダイパッド部とを具備するプ
リント配線基板において、前記メタル基材から前記ダイ
パッド部に貫通する貫通孔に設けられるものであって、
前記ダイパッド部と前記メタル基材とを電気的且つ熱伝
導的に接続する接続手段をさらに具備することを特徴と
するプリント配線基板。 - （２）前記接続手段がスルーホールメッキ皮膜であるこ
とを特徴とする特許請求の範囲第（１）項記載のプリン
ト配線基板。 - （３）前記接続手段が前記貫通孔に充填された導電性材
料であることを特徴とする特許請求の範囲第（１）項記
載のプリント配線基板。 - （４）前記接続手段がスルホールメッキ皮膜及び前記貫
通孔に充填された導電性材料からなることを特徴とする
特許請求の範囲第（１）項記載のプリント配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61106693A JPS62263685A (ja) | 1986-05-12 | 1986-05-12 | プリント配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61106693A JPS62263685A (ja) | 1986-05-12 | 1986-05-12 | プリント配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62263685A true JPS62263685A (ja) | 1987-11-16 |
Family
ID=14440115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61106693A Pending JPS62263685A (ja) | 1986-05-12 | 1986-05-12 | プリント配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62263685A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6424446A (en) * | 1987-07-20 | 1989-01-26 | Fujitsu Ltd | Printed board and manufacture thereof |
| JPH1035164A (ja) * | 1996-04-25 | 1998-02-10 | Samsung Aerospace Ind Ltd | Ｉｃカード及びその製造方法 |
| JP2010034346A (ja) * | 2008-07-30 | 2010-02-12 | Sanyo Electric Co Ltd | 回路装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4980569A (ja) * | 1972-12-12 | 1974-08-03 |
-
1986
- 1986-05-12 JP JP61106693A patent/JPS62263685A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4980569A (ja) * | 1972-12-12 | 1974-08-03 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6424446A (en) * | 1987-07-20 | 1989-01-26 | Fujitsu Ltd | Printed board and manufacture thereof |
| JPH0787223B2 (ja) * | 1987-07-20 | 1995-09-20 | 富士通株式会社 | プリント基板及びその製造方法 |
| JPH1035164A (ja) * | 1996-04-25 | 1998-02-10 | Samsung Aerospace Ind Ltd | Ｉｃカード及びその製造方法 |
| JP2010034346A (ja) * | 2008-07-30 | 2010-02-12 | Sanyo Electric Co Ltd | 回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081562A (en) | Circuit board with high heat dissipations characteristic | |
| US6379996B1 (en) | Package for semiconductor chip having thin recess portion and thick plane portion | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JPS62263685A (ja) | プリント配線基板 | |
| JPH0878795A (ja) | チップ状部品搭載用プリント基板およびその製造方法 | |
| JP3246959B2 (ja) | バンプを備えた回路基板及びその製造法 | |
| JP2000261152A (ja) | プリント配線組立体 | |
| JP2717200B2 (ja) | 電子部品搭載用基板におけるオーバーレイめっきの形成方法 | |
| JP2632762B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| JPS5815957B2 (ja) | 接点付プリント配線基板の製造方法 | |
| JP2002289998A (ja) | 回路基板とその製造方法 | |
| JP3095857B2 (ja) | 電子部品搭載用基板 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| JP2818904B2 (ja) | 電子部品搭載用基板 | |
| JP3224056B2 (ja) | バンプを備えた可撓性回路基板及びその製造法 | |
| JP2626785B2 (ja) | 電子部品搭載用基板 | |
| JPS6142880B2 (ja) | ||
| JPH0327588A (ja) | 回路基板の製造方法 | |
| JPH08316592A (ja) | 回路基板及びその製造方法 | |
| JPH05315778A (ja) | ヒートシンクを備えた電子部品搭載用基板 | |
| JPH01208874A (ja) | Ｌｅｄヘッド | |
| JPS59106176A (ja) | プリント基板 | |
| JPH0653347A (ja) | リードレスチップキャリア | |
| JPH0555421A (ja) | 混成集積回路装置 | |
| JPH01128493A (ja) | 多層配線基板の製造方法 |