JPH0787223B2 - プリント基板及びその製造方法 - Google Patents

プリント基板及びその製造方法

Info

Publication number
JPH0787223B2
JPH0787223B2 JP62181926A JP18192687A JPH0787223B2 JP H0787223 B2 JPH0787223 B2 JP H0787223B2 JP 62181926 A JP62181926 A JP 62181926A JP 18192687 A JP18192687 A JP 18192687A JP H0787223 B2 JPH0787223 B2 JP H0787223B2
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
layer
copper plate
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62181926A
Other languages
English (en)
Other versions
JPS6424446A (en
Inventor
信博 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62181926A priority Critical patent/JPH0787223B2/ja
Publication of JPS6424446A publication Critical patent/JPS6424446A/ja
Publication of JPH0787223B2 publication Critical patent/JPH0787223B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔概要〕 各種電子機器の構成に広く使用されるプリント基板とそ
の製造方法に関し、 電源またはアース層を冷却することにより搭載した電子
部品が冷却でき且つ、凹部の形成による電源またはアー
スパターンの内部抵抗値を低下させずに容易にそのパタ
ーンの露出が行えることを目的とし、 電源またはアース層となる中間層に絶縁層を介し配線パ
ターン層を積層してなるプリント基板において、上記中
間層は一定板厚の銅板でなり、上記基板主面の上記配線
パターンのない空白部に上記銅板面を露出させる電子部
品搭載用凹部を備えて構成し、その製造方法は、電源ま
たはアース層となる一定板厚の中間層銅板に絶縁層を介
し配線パターン層を積層して基板を形成し、該基板主面
に配線パターンのない空白部から上記銅板面に達するま
で穿孔し、電子部品搭載用凹部を形成するように構成す
る。
〔産業上の利用分野〕
本発明は各種電子機器の構成に広く使用されるプリント
基板とその製造方法に関する。
最近、液晶装置，電卓等の電子機器が小型化されてその
機器に装着するプリント板もそれに伴って小さくなり、
そのためプリント板は電子部品，例えば抵抗，半導体素
子のチップをプリント配線基板上に直接搭載，即ちチッ
プ・オン・ボード構造で搭載している。
特に、発熱が大きくて安定した電位が必要な半導体素子
をチップ・オン・ボード構造で搭載する小型のプリント
基板においては、電源またはアース層（以下GND層と記
載する）を電気特性を低下させずに露出して半導体素子
のチップを直接搭載し、その層の放熱により半導体素子
の冷却ができる新しいプリント基板の製造方法が要求さ
れている。
〔従来の技術〕
第３図は、現在広く使用されているプリント基板の製造
方法を工程順に側断面図で示すもので、 （ａ）は、表裏両面層の配線パターンとなる，例えば厚
さ50μｍの銅箔１と、ホトエッチング等により電源また
はGND層のパターンを形成した厚さ50μｍの同じく銅箔
２と、例えばセラミックよりなる絶縁板３とのプリント
基板を構成する部材を示す図、 （ｂ）は、２枚の絶縁板３で電源またはGNDパターンを
形成した銅箔２を挟持し、その絶縁板３の両外面に表裏
の配線パターン層となる銅箔１を積層した状態を示し、 （ｃ）は、表裏両面層の銅箔１をホトエッチング等によ
り配線パターンを形成して、機械加工により電子部品を
搭載する位置に絶縁板３の中間部に達する凹部４を形成
した状態を示す。
そして、第４図に示すように上記の製造法で形成したプ
リント基板の凹部４底面に電子部品，例えば半導体素子
５を接着剤６で固着し、主面側の銅箔１に形成したパタ
ーンと半導体素子５の電極をワイヤ７でボンディングす
ることにより接続している。
〔発明が解決しようとする問題点〕
以上説明した従来のプリント基板の製造方法で問題とな
るのは、凹部底面の熱伝導率が低いセラミックに半導体
素子を搭載するとその半導体素子の放熱が悪いため、第
３図（ｃ）の凹部を形成する時に電源またはGND層のパ
ターンを形成した銅箔を露出して、熱伝導率の高い銅箔
上に半導体素子を搭載することは、凹部の形成に高精度
の機械加工が要求され、削り過ぎるとパターンを損傷す
る点である。
そのため、ダイボンディングに適さないばかりか、電源
またはGNDパターンの内部抵抗値が増大して電気特性を
劣化させ、発熱が大きく且つ安定した電位が要求される
半導体素子の搭載が困難となっている。
本発明は以上のような状況から、電源またはGND層を冷
却することにより搭載した電子部品が冷却でき且つ、凹
部の形成による電源またはGNDパターンの内部抵抗値を
低下させずに容易にそのパターンの露出が行えるプリン
ト基板とその製造方法の提供を目的としたものである。
〔問題点を解決するための手段〕
上記問題点は第１図に示すように、厚さ数百μｍの銅板
12をホトエッチング等により電源またはGNDのパターン
に形成して、２枚の絶縁板３によりその銅板12を挟持し
て両外面に銅箔１を配して積層し、表裏両面の銅箔１に
ホトエッチング等により所定の配線パターンを形成し
て、電子部品を搭載する主面側（部品実装面側）の配線
パターンが形成されてない空白部に機械加工により銅板
12に達する凹部14を形成する。
そして、第２図に示すようにその凹部14で露出した銅板
12に電子部品５を搭載して、その銅板12を冷却すること
により電子部品５を冷却する本発明のプリント基板とそ
の製造方法により解決される。
〔作用〕
即ち本発明においては、第１図に示すように２枚の絶縁
板３の間に電源またはGNDのパターンに形成した厚さ数
百μｍの銅板12を積層しているため、電子部品を搭載す
る位置と主面側の配線パターン空白部に凹部14を形成す
る時に、機械加工で少々主面より底面までの深さに誤差
が生じて銅板12のパターンを損傷しても、その銅板12の
板厚が厚いので電源またはGNDパターンの内部抵抗値は
大きく変化せず凹部14の形成が容易となる。
また、第２図に示すように凹部14底面に露出した電源ま
たはGNDパターンの銅板12に電子部品５を半田16で固着
してワイヤ７で主面の配線パターンと接続することによ
り、発熱した電子部品５の熱は電源またはGNDパターン
の銅板12に熱伝導して、主面側の配線パターンのない空
白部に形成した凹部14の銅板12露出部より放熱して電子
部品５を冷却することができるので、凹部14の形成が容
易となるとともに、発熱が大きく且つ安定した電位が要
求される電子部品の搭載が可能となる。
〔実施例〕
以下第１図および第２図にていて本発明の一実施例を説
明する。
第１図は本実施例によるプリント基板の製造方法を工程
順の側断面図を示し、図中において第３図と同一部材に
は同一記号が付してあるが、その他の12は電源またはGN
D層のパターンを形成する銅板,14は冷却する電子部品，
例えば半導体素子を搭載する凹部である。
（ａ）は、表裏両面層の配線パターンとなる従来と同一
の，例えば厚さ50μｍの銅箔１と、ドリル加工およびホ
トエッチング等により電源またはGNDパターンに形成し
た例えば0.5mmの板厚を有する銅板12および、例えばセ
ラミックよりなる従来と同一の絶縁板３のプリント基板
を構成する部材を示す図、 （ｂ）は、２枚の絶縁板３で電源またはGNDパターンを
形成したの銅板12を挟持し、その絶縁板３の両外面に表
裏層の配線パターンとなる銅箔１を配して積層した状態
を示し、 （ｃ）は、表裏両面の銅箔１にホトエッチング等による
所定の配線パターンを形成して、半導体素子を搭載する
主面側（部品実装面側）の配線パターンが形成されてな
い空白部に、機械加工により主面の銅箔１より銅板12の
主面側に達する凹部14を形成した状態を示す。
そして、第２図に示すように上記の製造法で形成したプ
リント基板の、凹部14底面に露出した電源またはGNDパ
ターンの銅板12に半導体素子５を半田16で固着し、主面
側の銅箔１に形成したパターンと半導体チップ５をワイ
ヤ７のボンディングにより接続している。
その結果、その電源またはGNDパターンの銅板12に発熱
した半導体素子５から熱伝導し、主面側の空白部に形成
した凹部14の銅板12露出部より放熱して搭載した半導体
素子５の冷却が可能となる。
また、銅板12をプリント基板の端面より突出させて、そ
の突出部に図示しない冷却器と結合することにより更に
冷却効率を向上させることができる。
〔発明の効果〕 以上説明したように本発明によれば極めて簡単な製造方
法で電子部品を搭載する凹部の形成が簡単にできて薄型
実装が可能となり、且つ中間層の銅板上に直接電子部品
を搭載するので効率的な冷却ができる等の利点があり、
著しい経済的及び、信頼性向上の効果が期待でき工業的
には極めて有用なものである。
【図面の簡単な説明】
第１図は本発明実施例によるプリント基板の製造方法を
工程順で示す側断面図、 第２図は本実施例によるプリント基板に半導体素子を搭
載した側断面図、 第３図は従来のプリント基板の製造方法を工程順で示す
側断面図、 第４図は従来のプリント基板に半導体素子を搭載した側
断面図である。 図において、 １は銅箔、３は絶縁板、 ５は半導体素子、７はワイヤ、 12は銅板、14は凹部、 16は半田、 を示す。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/18 Ｑ 8718−4Ｅ 3/46 Ｕ 6921−4Ｅ Ｈ０１Ｌ 23/36 Ｃ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】電源またはアース層となる中間層に絶縁層
    を介し配線パターン層を積層してなるプリント基板にお
    いて、 上記中間層は一定板厚の銅板でなり、上記基板主面の上
    記配線パターンのない空白部に上記銅板面を露出させる
    電子部品搭載用凹部を備えてなることを特徴とするプリ
    ント基板。
  2. 【請求項２】電源またはアース層となる一定板厚の中間
    層銅板に絶縁層を介し配線パターン層を積層して基板を
    形成し、該基板主面に配線パターンのない空白部から上
    記銅板面に達するまで穿孔し、電子部品搭載用凹部を形
    成することを特徴とするプリント基板の製造方法。
JP62181926A 1987-07-20 1987-07-20 プリント基板及びその製造方法 Expired - Lifetime JPH0787223B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62181926A JPH0787223B2 (ja) 1987-07-20 1987-07-20 プリント基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62181926A JPH0787223B2 (ja) 1987-07-20 1987-07-20 プリント基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPS6424446A JPS6424446A (en) 1989-01-26
JPH0787223B2 true JPH0787223B2 (ja) 1995-09-20

Family

ID=16109316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62181926A Expired - Lifetime JPH0787223B2 (ja) 1987-07-20 1987-07-20 プリント基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0787223B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013047848A1 (ja) * 2011-09-30 2013-04-04 京セラ株式会社 配線基板、部品内蔵基板および実装構造体
JP2013077699A (ja) * 2011-09-30 2013-04-25 Kyocera Corp 配線基板、実装構造体および電子装置
JP2013207194A (ja) * 2012-03-29 2013-10-07 Kyocera Corp 部品内蔵基板および実装構造体

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277142A (ja) * 1988-09-13 1990-03-16 Nec Corp パッケージ構造
DE3922485C1 (ja) * 1989-07-08 1990-06-13 Doduco Gmbh + Co Dr. Eugen Duerrwaechter, 7530 Pforzheim, De
JP2677213B2 (ja) * 1994-10-31 1997-11-17 日本電気株式会社 半導体集積回路装置
US6144260A (en) * 1995-06-09 2000-11-07 Matsushita Electric Industrial Co., Ltd. Amplifier
JP6633151B2 (ja) * 2018-08-10 2020-01-22 太陽誘電株式会社 回路モジュール
CN113271719B (zh) * 2021-06-23 2022-07-08 昆山丘钛生物识别科技有限公司 柔性电路板处理方法、装置及设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59198790A (ja) * 1983-04-26 1984-11-10 イビデン株式会社 プリント配線基板
JPS62263685A (ja) * 1986-05-12 1987-11-16 沖電気工業株式会社 プリント配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59198790A (ja) * 1983-04-26 1984-11-10 イビデン株式会社 プリント配線基板
JPS62263685A (ja) * 1986-05-12 1987-11-16 沖電気工業株式会社 プリント配線基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013047848A1 (ja) * 2011-09-30 2013-04-04 京セラ株式会社 配線基板、部品内蔵基板および実装構造体
JP2013077699A (ja) * 2011-09-30 2013-04-25 Kyocera Corp 配線基板、実装構造体および電子装置
JP2013207194A (ja) * 2012-03-29 2013-10-07 Kyocera Corp 部品内蔵基板および実装構造体

Also Published As

Publication number Publication date
JPS6424446A (en) 1989-01-26

Similar Documents

Publication Publication Date Title
KR100217528B1 (ko) 반도체 칩 패키지 및 그의 제조 방법
US5586007A (en) Circuit board having improved thermal radiation
JP2996510B2 (ja) 電子回路基板
JP2960276B2 (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
JP3266505B2 (ja) 多層回路基板
KR970003991B1 (ko) 양면 메모리보드 및 그것을 사용한 메모리 모듈
JPH09223820A (ja) 表示装置
JPH0787223B2 (ja) プリント基板及びその製造方法
JP3016910B2 (ja) 半導体モジュール構造
JPS6158297A (ja) 多層印刷配線板
JP2735912B2 (ja) インバータ装置
JP3086332B2 (ja) 多層プリント配線板の製造方法
JPH0496258A (ja) 半導体装置用絶縁基板の製造方法およびそのための金属パターン板
JP4507986B2 (ja) 部品内蔵モジュールの製造方法
JP2831971B2 (ja) 半導体素子搭載用プリント配線板およびその製造方法
JP2000261152A (ja) プリント配線組立体
JPH09199665A (ja) 実装装置
JPH10242335A (ja) 半導体装置
JP2017130618A (ja) 電子部品放熱構造
JP2841945B2 (ja) 半導体装置
CN111354692A (zh) 功率散热装置
JPS6134989A (ja) 電子部品搭載用基板
KR20010057046A (ko) 캐비티를 갖는 패키지 기판
JP2796636B2 (ja) 電子部品搭載用基板
JPH0231794Y2 (ja)