JPH09199665A - 実装装置 - Google Patents
実装装置Info
- Publication number
- JPH09199665A JPH09199665A JP8004331A JP433196A JPH09199665A JP H09199665 A JPH09199665 A JP H09199665A JP 8004331 A JP8004331 A JP 8004331A JP 433196 A JP433196 A JP 433196A JP H09199665 A JPH09199665 A JP H09199665A
- Authority
- JP
- Japan
- Prior art keywords
- board
- mounting
- predetermined
- predetermined number
- flexible substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】
【課題】 本発明は基板上に所定数の半導体チップを実
装する実装装置に関し、高密度実装、低コスト化を図
り、放熱性の向上を図ることを目的とする。 【解決手段】 マザーボード２２上に、所定数の半導体
チップ２６が実装されたフレキシブル基板２３A を折り
重ねるように折曲して搭載し、マザーボード２２の配線
パターンとフレキシブル基板２３A の配線パターンに対
応するＩ／Ｏ端子とを所定数のＩ／Ｏリード２４により
電気的接続を行って実装された構成とする。
装する実装装置に関し、高密度実装、低コスト化を図
り、放熱性の向上を図ることを目的とする。 【解決手段】 マザーボード２２上に、所定数の半導体
チップ２６が実装されたフレキシブル基板２３A を折り
重ねるように折曲して搭載し、マザーボード２２の配線
パターンとフレキシブル基板２３A の配線パターンに対
応するＩ／Ｏ端子とを所定数のＩ／Ｏリード２４により
電気的接続を行って実装された構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上に所定数の
電子部品を実装する実装装置に関する。近年、コンピュ
ータ等の情報、通信の分野では高性能化が進み、搭載さ
れる実装基板に対して半導体チップ等の実装密度の向上
が望まれている。
電子部品を実装する実装装置に関する。近年、コンピュ
ータ等の情報、通信の分野では高性能化が進み、搭載さ
れる実装基板に対して半導体チップ等の実装密度の向上
が望まれている。
【０００２】
【従来の技術】従来、実装基板は搭載される機器の設置
スペースの制約を受けて許容される大きさの基板内に多
数の部品が最大限に実装状態とされる。そこで、図１１
に、従来の実装基板の構成図を示す。図１１（Ａ）に示
す実装基板１１は、例えばガラスエポキシ等で形成され
たプリント基板１２には両面に配線パターンが形成さ
れ、両面の配線パターンはスルーホールにより適宜電気
的導通が行われる。このプリント基板１２の両面に、配
線パターンに対応する半導体チップ１３が所定数のバン
プ１４でフリップチップにより所定数実装される。
スペースの制約を受けて許容される大きさの基板内に多
数の部品が最大限に実装状態とされる。そこで、図１１
に、従来の実装基板の構成図を示す。図１１（Ａ）に示
す実装基板１１は、例えばガラスエポキシ等で形成され
たプリント基板１２には両面に配線パターンが形成さ
れ、両面の配線パターンはスルーホールにより適宜電気
的導通が行われる。このプリント基板１２の両面に、配
線パターンに対応する半導体チップ１３が所定数のバン
プ１４でフリップチップにより所定数実装される。
【０００３】また、図１１（Ｂ）に示す実装基板１５
は、両面に配線パターンが形成されたプリント基板１６
の一方面に半導体チップ１３がバンプ１４でフリップチ
ップにより所定数実装された基板１７を所定数積み重
ね、隣接するプリント基板１６間をコネクタ１８で電気
的接続されたものである。なお、コネクタ１８に代えて
フレキシブル基板で電気的接続を行うことも知られてい
る。
は、両面に配線パターンが形成されたプリント基板１６
の一方面に半導体チップ１３がバンプ１４でフリップチ
ップにより所定数実装された基板１７を所定数積み重
ね、隣接するプリント基板１６間をコネクタ１８で電気
的接続されたものである。なお、コネクタ１８に代えて
フレキシブル基板で電気的接続を行うことも知られてい
る。
【０００４】上述のような実装基板１１，１５は、例え
ばマザーボードに接続され、又はＰＣカード（ＰＣＭＣ
ＩＡ （Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ Ｍｅｍ
ｏｒｙ Ｃａｒｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ａｓ
ｓｏｃｉａｔｉｏｎ）に準じたＩＣカード）に、規格寸
法（ＴＹＰＥ Ｉで厚さ3.3 mm，ＴＹＰＥ IIで厚さ５
mm，ＴＹＰＥ III で厚さ１０mm）に応じて内蔵される
ものである。
ばマザーボードに接続され、又はＰＣカード（ＰＣＭＣ
ＩＡ （Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ Ｍｅｍ
ｏｒｙ Ｃａｒｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ａｓ
ｓｏｃｉａｔｉｏｎ）に準じたＩＣカード）に、規格寸
法（ＴＹＰＥ Ｉで厚さ3.3 mm，ＴＹＰＥ IIで厚さ５
mm，ＴＹＰＥ III で厚さ１０mm）に応じて内蔵される
ものである。
【０００５】
【発明が解決しようとする課題】しかし、図１１
（Ａ），（Ｂ）に示すような実装では、設置スペースで
制約されたプリント基板の寸法内で搭載する電子部品
（半導体チップ）の個数に限度があり、さらなる高密度
実装を図ることが困難であるという問題がある。加え
て、プリント基板１２，１６がスルーホールで両面に配
線パターンを形成することは、スルーホールのランド部
分でパターン密度の向上の妨げとなるという問題があ
る。さらに、実装される半導体チップ１３等は高集積化
が進み、その発熱量が増大する中で効率よくかつ小型で
放熱することが困難であるという問題がある。
（Ａ），（Ｂ）に示すような実装では、設置スペースで
制約されたプリント基板の寸法内で搭載する電子部品
（半導体チップ）の個数に限度があり、さらなる高密度
実装を図ることが困難であるという問題がある。加え
て、プリント基板１２，１６がスルーホールで両面に配
線パターンを形成することは、スルーホールのランド部
分でパターン密度の向上の妨げとなるという問題があ
る。さらに、実装される半導体チップ１３等は高集積化
が進み、その発熱量が増大する中で効率よくかつ小型で
放熱することが困難であるという問題がある。
【０００６】そこで、本発明は上記課題に鑑みなされた
もので、高密度実装、低コスト化を図り、放熱性の向上
を図る実装装置を提供することを目的とする。
もので、高密度実装、低コスト化を図り、放熱性の向上
を図る実装装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、請求項１では、一方面又は両面に所定の配線パター
ンが形成され、少なくとも一端に所定数の外部接続用端
子が形成されて、所定の電子部品が所定数実装された可
撓性基板と、所定の配線パターンが形成された実装基板
と、該実装基板上に該可撓性基板が所定形状に折曲され
て搭載され、該実装基板上の配線パターンにおける端子
部分と該可撓性基板の外部接続用端子との電気的接続を
行う所定数のリード部と、を有して実装装置が構成され
る。
に、請求項１では、一方面又は両面に所定の配線パター
ンが形成され、少なくとも一端に所定数の外部接続用端
子が形成されて、所定の電子部品が所定数実装された可
撓性基板と、所定の配線パターンが形成された実装基板
と、該実装基板上に該可撓性基板が所定形状に折曲され
て搭載され、該実装基板上の配線パターンにおける端子
部分と該可撓性基板の外部接続用端子との電気的接続を
行う所定数のリード部と、を有して実装装置が構成され
る。
【０００８】請求項２では、請求項１記載の可撓性基板
は、一方面又は両面の所定位置に所定組の内部接続用端
子が形成され、前記実装基板上における折曲形状で対応
する該内部接続用端子間で電気的接続されてなる。請求
項３では、請求項１又は２において、前記実装基板上に
所定形状で折曲された前記可撓性基板に実装された所定
数の前記電子部品に対して接触される一体の放熱部材が
設けられる。
は、一方面又は両面の所定位置に所定組の内部接続用端
子が形成され、前記実装基板上における折曲形状で対応
する該内部接続用端子間で電気的接続されてなる。請求
項３では、請求項１又は２において、前記実装基板上に
所定形状で折曲された前記可撓性基板に実装された所定
数の前記電子部品に対して接触される一体の放熱部材が
設けられる。
【０００９】上述のように請求項１の発明では、実装基
板上に所定数の電子部品が実装された可撓性基板を所定
形状に折曲させて搭載し、実装基板上の配線パターンと
可撓性基板の外部接続用端子とをリード部により電気的
接続させる。これにより、実装基板で制約されたスペー
スに可撓性基板で増加させた電子部品を結果的に高密度
で実装されることとなり、高密度実装を実現することが
可能となる。
板上に所定数の電子部品が実装された可撓性基板を所定
形状に折曲させて搭載し、実装基板上の配線パターンと
可撓性基板の外部接続用端子とをリード部により電気的
接続させる。これにより、実装基板で制約されたスペー
スに可撓性基板で増加させた電子部品を結果的に高密度
で実装されることとなり、高密度実装を実現することが
可能となる。
【００１０】請求項２の発明では、可撓性基板の両面に
所定数の内部接続用端子が形成されて折曲形状で内部接
続用端子間を電気的接続する。これにより、電子部品が
実装される可撓性基板にスルーホールを形成することが
不要となり、パターン密度の向上、及びスルーホール形
成加工の削減から低コスト化を図ることが可能となる。
所定数の内部接続用端子が形成されて折曲形状で内部接
続用端子間を電気的接続する。これにより、電子部品が
実装される可撓性基板にスルーホールを形成することが
不要となり、パターン密度の向上、及びスルーホール形
成加工の削減から低コスト化を図ることが可能となる。
【００１１】請求項３の発明では、実装基板上で折曲形
状の可撓性基板に実装された所定数の電子部品に接触さ
れる一体の放熱部材で放熱を行わせる。これにより、放
熱効率の向上、及び放熱用部材の単一化、部品点数の削
減、組立工数の削減による低コスト化を図ることが可能
となる。
状の可撓性基板に実装された所定数の電子部品に接触さ
れる一体の放熱部材で放熱を行わせる。これにより、放
熱効率の向上、及び放熱用部材の単一化、部品点数の削
減、組立工数の削減による低コスト化を図ることが可能
となる。
【００１２】
【発明の実施の形態】図１に、本発明の第１実施例の構
成図を示す。また、図２に図１のフレキシブル基板の構
成図を示す。図１に示す実装装置２１A は、実装基板で
あるマザーボード２２上に可撓性基板であるフレキシブ
ル基板２３A が所定形状で折曲されて搭載され、リード
部であるＩ／Ｏリード２４で電気的接続されて実装され
たものである。
成図を示す。また、図２に図１のフレキシブル基板の構
成図を示す。図１に示す実装装置２１A は、実装基板で
あるマザーボード２２上に可撓性基板であるフレキシブ
ル基板２３A が所定形状で折曲されて搭載され、リード
部であるＩ／Ｏリード２４で電気的接続されて実装され
たものである。
【００１３】フレキシブル基板２３A は、帯状のフィル
ムベースの両面に金（Ａｕ）等による所定の配線パター
ンが形成されたものであって、図２（Ｂ）に示すように
一端に所定数の外部接続用端子であるＩ／Ｏ端子２５
ａ，２５ｂ（２５ｂは裏面であり、図に表われず）が形
成されている。そして、図２（Ａ），（Ｂ）に示すよう
に、フレキシブル基板２３A の両面の所定配線パターン
上に電子部品としての半導体チップ２６が対応する所定
数のバンプ２７により所定数電気的接続されて２次元的
に実装される。
ムベースの両面に金（Ａｕ）等による所定の配線パター
ンが形成されたものであって、図２（Ｂ）に示すように
一端に所定数の外部接続用端子であるＩ／Ｏ端子２５
ａ，２５ｂ（２５ｂは裏面であり、図に表われず）が形
成されている。そして、図２（Ａ），（Ｂ）に示すよう
に、フレキシブル基板２３A の両面の所定配線パターン
上に電子部品としての半導体チップ２６が対応する所定
数のバンプ２７により所定数電気的接続されて２次元的
に実装される。
【００１４】図１に戻り、マザーボード２２は例えばガ
ラスエポキシ等で一方面に所定の配線パターンが形成さ
れたもので、このマザーボード２２にまずフレキシブル
基板２３A が横方向（半導体チップ２６がマザーボード
２２と平行となる方向）に折り重ねるように折曲して搭
載される。このとき、フレキシブル基板２３A の裏面
（マザーボード２２側の面）に形成されたＩ／Ｏ端子
（２５ｂ）がマザーボード２２上の配線パターンの所定
部分と直接に半田等により電気的接続される。そして、
フレキシブル基板２３A の表面のＩ／Ｏ端子２５ａが、
マザーボード２２上の配線パターンの所定部分とＩ／Ｏ
リード２４を介して半田等により電気的接続される。
ラスエポキシ等で一方面に所定の配線パターンが形成さ
れたもので、このマザーボード２２にまずフレキシブル
基板２３A が横方向（半導体チップ２６がマザーボード
２２と平行となる方向）に折り重ねるように折曲して搭
載される。このとき、フレキシブル基板２３A の裏面
（マザーボード２２側の面）に形成されたＩ／Ｏ端子
（２５ｂ）がマザーボード２２上の配線パターンの所定
部分と直接に半田等により電気的接続される。そして、
フレキシブル基板２３A の表面のＩ／Ｏ端子２５ａが、
マザーボード２２上の配線パターンの所定部分とＩ／Ｏ
リード２４を介して半田等により電気的接続される。
【００１５】Ｉ／Ｏリード２４は、例えばフレキシブル
基板２３A のＩ／Ｏ端子２５ａに対するパターンが形成
されたテープリードであり、各Ｉ／Ｏ端子２５ａごとに
介在される。なお、所定数のＩ／Ｏリード２４を一体と
したテープリードであってもよい。
基板２３A のＩ／Ｏ端子２５ａに対するパターンが形成
されたテープリードであり、各Ｉ／Ｏ端子２５ａごとに
介在される。なお、所定数のＩ／Ｏリード２４を一体と
したテープリードであってもよい。
【００１６】すなわち、半導体チップ２６は、マザーボ
ード２２上にフレキシブル基板２３ A を介して３次元的
な状態となり、高さ方向に寸法の許容される限度で２次
元的実装に比べて高密度実装を実現することができるも
のである。そして、適宜半導体チップ２６をマザーボー
ド２２上でモールド樹脂等により封止し、一般的な電子
機器に搭載され、又はＰＣカード等に内蔵されるもので
ある。
ード２２上にフレキシブル基板２３ A を介して３次元的
な状態となり、高さ方向に寸法の許容される限度で２次
元的実装に比べて高密度実装を実現することができるも
のである。そして、適宜半導体チップ２６をマザーボー
ド２２上でモールド樹脂等により封止し、一般的な電子
機器に搭載され、又はＰＣカード等に内蔵されるもので
ある。
【００１７】ところで、フレキシブル基板２３A は、上
述のように両面に形成する配線パターンはＩ／Ｏ端子２
５ａ，２５ｂで外部との接続を行うようにしていること
から、スルーホールを形成して両面の所定の配線パター
ンを接続する必要がなく、これによるランド等の形成が
不要となってパターン密度を向上させることができると
共に、スルーホールを形成するための孔形成工程やめっ
き工程等を削減することができ、フレキシブル基板２３
のコストダウンが図られ、結果的に低コスト化を図るこ
とができるものである。
述のように両面に形成する配線パターンはＩ／Ｏ端子２
５ａ，２５ｂで外部との接続を行うようにしていること
から、スルーホールを形成して両面の所定の配線パター
ンを接続する必要がなく、これによるランド等の形成が
不要となってパターン密度を向上させることができると
共に、スルーホールを形成するための孔形成工程やめっ
き工程等を削減することができ、フレキシブル基板２３
のコストダウンが図られ、結果的に低コスト化を図るこ
とができるものである。
【００１８】続いて、図３に、第１実施例の他の実施例
の構成図を示す。図３に示す実装装置２１B は、上述の
図２に示すフレキシブル基板２３をマザーボード２２上
で、半導体チップ２６がマザーボード２２と垂直方向に
なるように折り重ねて折曲して搭載させたもので、マザ
ーボード２２の所定の配線パターンに、フレキシブル基
板２３A の裏面のＩ／Ｏ端子（２５ｂ）を接続すると共
に、表面のＩ／Ｏ端子２５ａをＩ／Ｏリード２４を介し
て接続することは図１と同様である。
の構成図を示す。図３に示す実装装置２１B は、上述の
図２に示すフレキシブル基板２３をマザーボード２２上
で、半導体チップ２６がマザーボード２２と垂直方向に
なるように折り重ねて折曲して搭載させたもので、マザ
ーボード２２の所定の配線パターンに、フレキシブル基
板２３A の裏面のＩ／Ｏ端子（２５ｂ）を接続すると共
に、表面のＩ／Ｏ端子２５ａをＩ／Ｏリード２４を介し
て接続することは図１と同様である。
【００１９】次に、図４に、本発明の第２実施例の構成
図を示す。図４（Ａ）は平面図、図４（Ｂ）は側面図で
ある。図４に示す実装装置２１C は、例えば上述の図３
に示す実装装置２１B において、折曲したフレキシブル
基板２３A の各半導体チップ２６に接触される所定数の
フィン部２８ａを一体に形成した放熱部材である放熱板
２８を取り付けたものである。
図を示す。図４（Ａ）は平面図、図４（Ｂ）は側面図で
ある。図４に示す実装装置２１C は、例えば上述の図３
に示す実装装置２１B において、折曲したフレキシブル
基板２３A の各半導体チップ２６に接触される所定数の
フィン部２８ａを一体に形成した放熱部材である放熱板
２８を取り付けたものである。
【００２０】すなわち、折曲されたフレキシブル基板２
３A の両面に実装された半導体チップ２６は同一方向に
並ばせることができることから、その並び方向から放熱
板２８を取り出すことにより、複数個の半導体チップ２
６を単一の放熱板２８で一括で放熱することができるも
のである。これにより、複数個の放熱部材を取り付ける
必要がなくなり、部品点数の削減、組み立て工数の削減
が図られ、低コスト化とすることができるものである。
３A の両面に実装された半導体チップ２６は同一方向に
並ばせることができることから、その並び方向から放熱
板２８を取り出すことにより、複数個の半導体チップ２
６を単一の放熱板２８で一括で放熱することができるも
のである。これにより、複数個の放熱部材を取り付ける
必要がなくなり、部品点数の削減、組み立て工数の削減
が図られ、低コスト化とすることができるものである。
【００２１】なお、放熱板２８の取り付けは、図３に示
す場合に限らず、図１のような折曲形状であっても行う
ことができると共に、後述の第３〜第５実施例において
も適用することができるものである。次に、図５に、本
発明の第３実施例の構成図を示す。また、図６に、図５
のフレキシブル基板の構成図を示す。図５に示す実装装
置２１D は、マザーボード２２上で半導体チップ２６を
実装したフレキシブル基板２３B を輪状にして搭載し、
マザーボード２２の配線パターンと該フレキシブル基板
２３B とを所定数のＩ／Ｏリード２４で接続を行ったも
のである。
す場合に限らず、図１のような折曲形状であっても行う
ことができると共に、後述の第３〜第５実施例において
も適用することができるものである。次に、図５に、本
発明の第３実施例の構成図を示す。また、図６に、図５
のフレキシブル基板の構成図を示す。図５に示す実装装
置２１D は、マザーボード２２上で半導体チップ２６を
実装したフレキシブル基板２３B を輪状にして搭載し、
マザーボード２２の配線パターンと該フレキシブル基板
２３B とを所定数のＩ／Ｏリード２４で接続を行ったも
のである。
【００２２】ここで、図６（Ａ）〜（Ｃ）において、フ
レキシブル基板２３B には表面２３ａで図６（Ｂ）に示
すように、形成される所定の配線パターンに対して一方
端に外部接続用端子であるＩ／Ｏ端子２５ａが形成され
ると共に、他方端に所定の配線パターンに対する所定数
の第１の内部接続用端子２９が組として形成される。ま
た、フレキシブル基板２３B の裏面２３ｂにはＩ／Ｏ端
子２５ａに対する一方端側の該裏面に、形成された所定
の配線パターンに対応すると共に、第１の内部接続用端
子２９に対応する所定数の第２の内部接続用端子３０が
組として形成される。
レキシブル基板２３B には表面２３ａで図６（Ｂ）に示
すように、形成される所定の配線パターンに対して一方
端に外部接続用端子であるＩ／Ｏ端子２５ａが形成され
ると共に、他方端に所定の配線パターンに対する所定数
の第１の内部接続用端子２９が組として形成される。ま
た、フレキシブル基板２３B の裏面２３ｂにはＩ／Ｏ端
子２５ａに対する一方端側の該裏面に、形成された所定
の配線パターンに対応すると共に、第１の内部接続用端
子２９に対応する所定数の第２の内部接続用端子３０が
組として形成される。
【００２３】そして、フレキシブル基板２３B の両面で
半導体チップ２６がバンプ２７により所定数（図５及び
図６では各面で２個ずつ）実装されたものである。そこ
で、図５に戻り、フレキシブル基板２３B を輪状にする
場合に、第１の内部接続用端子２９と第２の内部接続用
端子３０とを接続する。これによって、フレキシブル基
板２３B の表面２３ａの配線パターンと裏面２３ｂの配
線パターンとが必要に応じて電気的接続されることにな
り、特にスルーホールを形成する必要がなく、上述のよ
うにパターン密度が向上され、またスルーホール形成の
ための孔形成工程やめっき工程等を削減することがで
き、低コスト化を図ることができる。
半導体チップ２６がバンプ２７により所定数（図５及び
図６では各面で２個ずつ）実装されたものである。そこ
で、図５に戻り、フレキシブル基板２３B を輪状にする
場合に、第１の内部接続用端子２９と第２の内部接続用
端子３０とを接続する。これによって、フレキシブル基
板２３B の表面２３ａの配線パターンと裏面２３ｂの配
線パターンとが必要に応じて電気的接続されることにな
り、特にスルーホールを形成する必要がなく、上述のよ
うにパターン密度が向上され、またスルーホール形成の
ための孔形成工程やめっき工程等を削減することがで
き、低コスト化を図ることができる。
【００２４】なお、フレキシブル基板２３B が多層構造
として専用の電源パターンやＧＮＤパターン（複数種の
電源系、ＧＮＤ系を有する）を有する場合は、電源パタ
ーンやＧＮＤパターンへの接続としてスルーホールが必
要となるが、少なくとも信号系のスルーホールは不要で
あり、パターン密度を向上させることができるものであ
る。
として専用の電源パターンやＧＮＤパターン（複数種の
電源系、ＧＮＤ系を有する）を有する場合は、電源パタ
ーンやＧＮＤパターンへの接続としてスルーホールが必
要となるが、少なくとも信号系のスルーホールは不要で
あり、パターン密度を向上させることができるものであ
る。
【００２５】次に、図７に、本発明の第４実施例の構成
図を示す。また、図８に、図７のフレキシブル基板の構
成図を示す。図７に示す実装装置２１E は、図５及び図
６の発展型であり、マザーボード２２上に実装されるフ
レキシブル基板２３C が例えば２ケ所でそれぞれの対応
する内部接続用端子同士を接続して輪状としたものであ
る。
図を示す。また、図８に、図７のフレキシブル基板の構
成図を示す。図７に示す実装装置２１E は、図５及び図
６の発展型であり、マザーボード２２上に実装されるフ
レキシブル基板２３C が例えば２ケ所でそれぞれの対応
する内部接続用端子同士を接続して輪状としたものであ
る。
【００２６】すなわち、図８（Ａ）〜（Ｃ）において、
フレキシブル基板２３C の表面２３ａには図６に示す外
に、第１の内部接続用端子２９の組より半導体チップ２
６を挟んで所定数の第３の内部接続用端子３１の組が形
成されると共に、裏面２３Bに上記第２の内部接続用端
子３０の組より半導体チップ２６を挟んで所定数の第４
の内部接続用端子３２の組が形成されたものである。
フレキシブル基板２３C の表面２３ａには図６に示す外
に、第１の内部接続用端子２９の組より半導体チップ２
６を挟んで所定数の第３の内部接続用端子３１の組が形
成されると共に、裏面２３Bに上記第２の内部接続用端
子３０の組より半導体チップ２６を挟んで所定数の第４
の内部接続用端子３２の組が形成されたものである。
【００２７】そして、図７に示すように、第１の内部接
続用端子２９の組と第４の内部接続用端子３２の組とを
電気的接続すると共に、第２の内部接続用端子３０の組
と第３の内部接続用端子３１の組とを電気的接続するも
のである。これによっても、第３実施例と同様にパター
ン密度の向上、低コスト化を図ることができるものであ
る。
続用端子２９の組と第４の内部接続用端子３２の組とを
電気的接続すると共に、第２の内部接続用端子３０の組
と第３の内部接続用端子３１の組とを電気的接続するも
のである。これによっても、第３実施例と同様にパター
ン密度の向上、低コスト化を図ることができるものであ
る。
【００２８】次に、図９に、本発明の第５実施例の構成
図を示す。また、図１０に、図９のフレキシブル基板の
構成図を示す。図９に示す実装装置２１F は、マザーボ
ード２２上で半導体チップ２６を所定数実装したフレキ
シブル基板２３D を１８０度捩じって輪状に折曲して実
装したものである。
図を示す。また、図１０に、図９のフレキシブル基板の
構成図を示す。図９に示す実装装置２１F は、マザーボ
ード２２上で半導体チップ２６を所定数実装したフレキ
シブル基板２３D を１８０度捩じって輪状に折曲して実
装したものである。
【００２９】そこで、図１０（Ａ）〜（Ｄ）において、
フレキシブル基板２３D の表面２３ａには図６（Ｂ）の
ように一方端にＩ／Ｏ端子２５ａの組と他方端に第１の
内部接続用端子２９の組とが形成されており、裏面２５
ｂにはＩ／Ｏ端子２５ａに対応する位置に第４の内部接
続用端子３２の組と他方端に所定数の第２のＩ／Ｏ端子
２５ｃの組が形成される（図１０（Ｂ），（Ｃ））。
フレキシブル基板２３D の表面２３ａには図６（Ｂ）の
ように一方端にＩ／Ｏ端子２５ａの組と他方端に第１の
内部接続用端子２９の組とが形成されており、裏面２５
ｂにはＩ／Ｏ端子２５ａに対応する位置に第４の内部接
続用端子３２の組と他方端に所定数の第２のＩ／Ｏ端子
２５ｃの組が形成される（図１０（Ｂ），（Ｃ））。
【００３０】そこで、フレキシブル基板２３D を図１０
（Ｄ）に示すように１８０°捩じり、図９に示すように
第１の内部接続用端子２９の組と、第２の内部接続用端
子の組とを電気的接続を行い、かつ第２のＩ／Ｏ端子２
５ｃをＩ／Ｏリード２４によりマザーボード２２の所定
の配線パターンに接続するものである。
（Ｄ）に示すように１８０°捩じり、図９に示すように
第１の内部接続用端子２９の組と、第２の内部接続用端
子の組とを電気的接続を行い、かつ第２のＩ／Ｏ端子２
５ｃをＩ／Ｏリード２４によりマザーボード２２の所定
の配線パターンに接続するものである。
【００３１】このように実装することによっても、上述
と同様にスルーホールの形成を不要としてパターン密度
の向上、低コスト化を図ることができるものである。上
述のように、複数の半導体チップ２６等のような電子部
品を小なる面積上に実装することができると共に、スル
ーホールを不要としてパターン密度の向上及び低コスト
化が図られ、また単一の放熱板２８で効率よくかつ低コ
ストで放熱を行うことができるものである。
と同様にスルーホールの形成を不要としてパターン密度
の向上、低コスト化を図ることができるものである。上
述のように、複数の半導体チップ２６等のような電子部
品を小なる面積上に実装することができると共に、スル
ーホールを不要としてパターン密度の向上及び低コスト
化が図られ、また単一の放熱板２８で効率よくかつ低コ
ストで放熱を行うことができるものである。
【００３２】
【発明の効果】以上のように請求項１の発明によれば、
実装基板上に所定数の電子部品が実装された可撓性基板
を所定形状に折曲させて搭載し、実装基板上の配線パタ
ーンと可撓性基板の外部接続用端子とをリード部により
電気的接続させることにより、実装基板で制約されたス
ペースに可撓性基板で増加させた電子部品を結果的に高
密度で実装されることとなり、高密度実装を実現するこ
とができる。
実装基板上に所定数の電子部品が実装された可撓性基板
を所定形状に折曲させて搭載し、実装基板上の配線パタ
ーンと可撓性基板の外部接続用端子とをリード部により
電気的接続させることにより、実装基板で制約されたス
ペースに可撓性基板で増加させた電子部品を結果的に高
密度で実装されることとなり、高密度実装を実現するこ
とができる。
【００３３】請求項２の発明によれば、可撓性基板の両
面に所定数の内部接続用端子が形成されて折曲形状で内
部接続用端子間を電気的接続することにより、電子部品
が実装される可撓性基板にスルーホールを形成すること
が不要となり、パターン密度の向上、及びスルーホール
形成加工の削減から低コスト化を図ることができる。
面に所定数の内部接続用端子が形成されて折曲形状で内
部接続用端子間を電気的接続することにより、電子部品
が実装される可撓性基板にスルーホールを形成すること
が不要となり、パターン密度の向上、及びスルーホール
形成加工の削減から低コスト化を図ることができる。
【００３４】請求項３の発明によれば、実装基板上で折
曲形状の可撓性基板に実装された所定数の電子部品に接
触される一体の放熱部材で放熱を行わせることにより、
放熱効率の向上、及び放熱用部材の単一化、部品点数の
削減、組立工数の削減による低コスト化を図ることがで
きる。
曲形状の可撓性基板に実装された所定数の電子部品に接
触される一体の放熱部材で放熱を行わせることにより、
放熱効率の向上、及び放熱用部材の単一化、部品点数の
削減、組立工数の削減による低コスト化を図ることがで
きる。
【図１】本発明の第１実施例の構成図である。
【図２】図１のフレキシブル基板の構成図である。
【図３】第１実施例の他の実施例の構成図である。
【図４】本発明の第２実施例の構成図である。
【図５】本発明の第３実施例の構成図である。
【図６】図５のフレキシブル基板の構成図である。
【図７】本発明の第４実施例の構成図である。
【図８】図７のフレキシブル基板の構成図である。
【図９】本発明の第５実施例の構成図である。
【図１０】図９のフレキシブル基板の構成図である。
【図１１】従来の実装基板の構成図である。
２１A 〜２１F 実装装置 ２２ マザーボード ３３A 〜３３D フレキシブル基板 ２４，３３ Ｉ／Ｏリード ２５ａ〜２５ｃ Ｉ／Ｏ端子 ２６ 半導体チップ ２８ 放熱板 ２９ 第１の内部接続用端子 ３０ 第２の内部接続用端子 ３１ 第３の内部接続用端子 ３２ 第４の内部接続用端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 瀬山 清隆 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 角井 和久 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (3)
- 【請求項１】 一方面又は両面に所定の配線パターンが
形成され、少なくとも一端に所定数の外部接続用端子が
形成されて、所定の電子部品が所定数実装された可撓性
基板と、 所定の配線パターンが形成された実装基板と、 該実装基板上に該可撓性基板が所定形状に折曲されて搭
載され、該実装基板上の配線パターンにおける端子部分
と該可撓性基板の外部接続用端子との電気的接続を行う
所定数のリード部と、 を有することを特徴とする実装装置。 - 【請求項２】 請求項１記載の可撓性基板は、一方面又
は両面の所定位置に所定組の内部接続用端子が形成さ
れ、前記実装基板上における折曲形状で対応する該内部
接続用端子間で電気的接続されてなることを特徴とする
実装装置。 - 【請求項３】 請求項１又は２において、前記実装基板
上に所定形状で折曲された前記可撓性基板に実装された
所定数の前記電子部品に対して接触される一体の放熱部
材が設けられることを特徴とする実装装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8004331A JP3012184B2 (ja) | 1996-01-12 | 1996-01-12 | 実装装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8004331A JP3012184B2 (ja) | 1996-01-12 | 1996-01-12 | 実装装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09199665A true JPH09199665A (ja) | 1997-07-31 |
| JP3012184B2 JP3012184B2 (ja) | 2000-02-21 |
Family
ID=11581474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8004331A Expired - Fee Related JP3012184B2 (ja) | 1996-01-12 | 1996-01-12 | 実装装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3012184B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6717275B2 (en) | 2001-10-29 | 2004-04-06 | Renesas Technology Corp. | Semiconductor module |
| KR100837276B1 (ko) * | 2006-12-20 | 2008-06-11 | 삼성전자주식회사 | 인쇄 회로 기판 및 이를 사용하는 반도체 메모리 모듈 |
| JP2009158856A (ja) * | 2007-12-27 | 2009-07-16 | Panasonic Corp | 積層実装構造体 |
| US7642635B2 (en) | 2003-02-28 | 2010-01-05 | Elpida Memory, Inc. | Stacked semiconductor package |
| JP2010157694A (ja) * | 2008-12-31 | 2010-07-15 | Ravikumar Adimula | 積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロック |
| CN117410264A (zh) * | 2023-12-15 | 2024-01-16 | 北京七星华创微电子有限责任公司 | 一种倒装芯片封装结构 |
| CN117438390A (zh) * | 2023-12-20 | 2024-01-23 | 北京七星华创微电子有限责任公司 | 一种金属陶瓷全密封封装的过压过流保护开关和系统 |
-
1996
- 1996-01-12 JP JP8004331A patent/JP3012184B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6717275B2 (en) | 2001-10-29 | 2004-04-06 | Renesas Technology Corp. | Semiconductor module |
| US7642635B2 (en) | 2003-02-28 | 2010-01-05 | Elpida Memory, Inc. | Stacked semiconductor package |
| KR100837276B1 (ko) * | 2006-12-20 | 2008-06-11 | 삼성전자주식회사 | 인쇄 회로 기판 및 이를 사용하는 반도체 메모리 모듈 |
| US8089774B2 (en) | 2006-12-20 | 2012-01-03 | Samsung Electronics Co., Ltd. | Printed circuit board and semiconductor memory module using the same |
| JP2009158856A (ja) * | 2007-12-27 | 2009-07-16 | Panasonic Corp | 積層実装構造体 |
| US7875974B2 (en) | 2007-12-27 | 2011-01-25 | Panasonic Corporation | Laminated mounting structure and memory card |
| JP2010157694A (ja) * | 2008-12-31 | 2010-07-15 | Ravikumar Adimula | 積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロック |
| CN117410264A (zh) * | 2023-12-15 | 2024-01-16 | 北京七星华创微电子有限责任公司 | 一种倒装芯片封装结构 |
| CN117410264B (zh) * | 2023-12-15 | 2024-03-19 | 北京七星华创微电子有限责任公司 | 一种倒装芯片封装结构 |
| CN117438390A (zh) * | 2023-12-20 | 2024-01-23 | 北京七星华创微电子有限责任公司 | 一种金属陶瓷全密封封装的过压过流保护开关和系统 |
| CN117438390B (zh) * | 2023-12-20 | 2024-03-19 | 北京七星华创微电子有限责任公司 | 一种金属陶瓷全密封封装的过压过流保护开关和系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3012184B2 (ja) | 2000-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5566051A (en) | Ultra high density integrated circuit packages method and apparatus | |
| EP1327265B1 (en) | Electronic module having canopy-type carriers | |
| US20080037238A1 (en) | Structure for electromagnetically shielding a substrate | |
| JP2004071670A (ja) | Ｉｃパッケージ、接続構造、および電子機器 | |
| US20060138630A1 (en) | Stacked ball grid array packages | |
| JP2568748B2 (ja) | 半導体装置 | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| JP3012184B2 (ja) | 実装装置 | |
| JPH05198732A (ja) | 集積回路モジュールの機能を変更する方法および装置 | |
| JPH04291792A (ja) | フレキシブル・プリント回路を用いた高密度パッケージ | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| JP3033662B2 (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JPS6373694A (ja) | 電子回路基板 | |
| JPH04262590A (ja) | フレキシブル配線板 | |
| JP2001344587A (ja) | プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法 | |
| JPH10215048A (ja) | プリント配線板及びプリント配線板の実装構造 | |
| JPH113955A (ja) | 半導体チップ搭載ボード | |
| US20220293497A1 (en) | Circuit module | |
| JPH0430566A (ja) | 高出力用混成集積回路装置 | |
| JPH06132473A (ja) | ハイブリッドｉｃ | |
| JPH0430459A (ja) | 高出力用混成集積回路装置 | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
| JP2522583Y2 (ja) | 放熱フイン付きジヤンパ線ユニツト | |
| JPH06338585A (ja) | 集積回路パッケージの構造 | |
| JPH0430564A (ja) | 高出力用混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991130 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |