JPH06132473A - ハイブリッドｉｃ - Google Patents
ハイブリッドｉｃInfo
- Publication number
- JPH06132473A JPH06132473A JP4282751A JP28275192A JPH06132473A JP H06132473 A JPH06132473 A JP H06132473A JP 4282751 A JP4282751 A JP 4282751A JP 28275192 A JP28275192 A JP 28275192A JP H06132473 A JPH06132473 A JP H06132473A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- molding
- metal substrate
- leads
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Abstract
(57)【要約】
【目的】 モールド前の回路の調整・検査を可能にする
と共に、十分な放熱性と低コスト化とを両立させる。 【構成】 金属基板３１の上面に絶縁膜を介して複数本
のリード３２と配線パターン３３を導体パターンにより
形成する。この金属基板３１上には、パワーＩＣ３４等
の回路素子を実装して、この回路素子をワイヤボンディ
ング又は導電性接着剤により配線パターン３３に接続す
る。この素子実装後に、リード３２に通電して回路の調
整・検査を行った後、金属基板３１のうちの各種回路素
子が実装された回路部３１ａをモールド樹脂３８により
モールドし、リード３２が形成されたターミナル部３１
ｂをモールド樹脂３８から突出させる。この場合、金属
基板３１が放熱板としても機能するようになり、従来の
放熱対策部品である放熱体やセラミック基板が不要とな
る。
と共に、十分な放熱性と低コスト化とを両立させる。 【構成】 金属基板３１の上面に絶縁膜を介して複数本
のリード３２と配線パターン３３を導体パターンにより
形成する。この金属基板３１上には、パワーＩＣ３４等
の回路素子を実装して、この回路素子をワイヤボンディ
ング又は導電性接着剤により配線パターン３３に接続す
る。この素子実装後に、リード３２に通電して回路の調
整・検査を行った後、金属基板３１のうちの各種回路素
子が実装された回路部３１ａをモールド樹脂３８により
モールドし、リード３２が形成されたターミナル部３１
ｂをモールド樹脂３８から突出させる。この場合、金属
基板３１が放熱板としても機能するようになり、従来の
放熱対策部品である放熱体やセラミック基板が不要とな
る。
Description
【０００１】
【産業上の利用分野】本発明は、基板とリードの構造を
改良したハイブリッドＩＣに関するものである。
改良したハイブリッドＩＣに関するものである。
【０００２】
【従来の技術】従来のハイブリッドＩＣは、例えば図５
に示すように、リードフレーム１１上にパワーＩＣ１
２，制御用ＩＣ１３等の回路素子を実装すると共に、リ
ードフレーム１１の下面に放熱体１４を重ね合わせ、こ
れらをモールド樹脂１５でモールドした構成のものがあ
る。或は、図６に示すように、リードフレーム１６上に
セラミック基板１７を重ね合わせ、このセラミック基板
１７上に制御用ＩＣ１８や印刷抵抗１９を設けると共
に、リードフレーム１６上にパワーＩＣ２０を実装し、
これらをモールド樹脂２１でモールドした構成のものも
ある（この構成の公知例として例えば特開平３−４２８
４６号公報がある）。
に示すように、リードフレーム１１上にパワーＩＣ１
２，制御用ＩＣ１３等の回路素子を実装すると共に、リ
ードフレーム１１の下面に放熱体１４を重ね合わせ、こ
れらをモールド樹脂１５でモールドした構成のものがあ
る。或は、図６に示すように、リードフレーム１６上に
セラミック基板１７を重ね合わせ、このセラミック基板
１７上に制御用ＩＣ１８や印刷抵抗１９を設けると共
に、リードフレーム１６上にパワーＩＣ２０を実装し、
これらをモールド樹脂２１でモールドした構成のものも
ある（この構成の公知例として例えば特開平３−４２８
４６号公報がある）。
【０００３】
【発明が解決しようとする課題】上述した図５，図６の
いずれの構成のハイブリッドＩＣも、モールド樹脂１
５，２１でモールドした後の工程で、リードフレーム１
１，１６のフレーム部１１ａ，１６ａを切断して、リー
ド１１ｂ，１６ｂを形成するようにしている。従って、
モールド前の段階では、各リード１１ｂ，１６ｂがフレ
ーム部１１ａ，１６ａで一体化されているので、通電を
必要とする回路の調整・検査を行うことは不可能であ
る。このため、モールド後にしか検査を行うことができ
ず、結果的に不良品発生率が高くなってしまうと共に、
モールド前に調整を必要とする回路構成にすることがで
きず、回路設計の自由度が小さいという欠点がある。
いずれの構成のハイブリッドＩＣも、モールド樹脂１
５，２１でモールドした後の工程で、リードフレーム１
１，１６のフレーム部１１ａ，１６ａを切断して、リー
ド１１ｂ，１６ｂを形成するようにしている。従って、
モールド前の段階では、各リード１１ｂ，１６ｂがフレ
ーム部１１ａ，１６ａで一体化されているので、通電を
必要とする回路の調整・検査を行うことは不可能であ
る。このため、モールド後にしか検査を行うことができ
ず、結果的に不良品発生率が高くなってしまうと共に、
モールド前に調整を必要とする回路構成にすることがで
きず、回路設計の自由度が小さいという欠点がある。
【０００４】しかも、図５，図６のいずれの構成のハイ
ブリッドＩＣも、放熱対策として、放熱体１４若しくは
セラミック基板１７を設けているが、前者は、リードフ
レーム１１と放熱体１４との間にモールド樹脂が侵入し
て、放熱性（伝熱性）が低下する欠点があり、後者は、
セラミック基板１７の高い部品コストや組付工数の増加
が問題となり、製造コストが高くなってしまう欠点があ
る。
ブリッドＩＣも、放熱対策として、放熱体１４若しくは
セラミック基板１７を設けているが、前者は、リードフ
レーム１１と放熱体１４との間にモールド樹脂が侵入し
て、放熱性（伝熱性）が低下する欠点があり、後者は、
セラミック基板１７の高い部品コストや組付工数の増加
が問題となり、製造コストが高くなってしまう欠点があ
る。
【０００５】本発明は、この様な事情を考慮してなされ
たもので、その目的は、モールド前の回路の調整・検査
を可能ならしめると共に、十分な放熱性と低コスト化と
を両立できるハイブリッドＩＣを提供することにある。
たもので、その目的は、モールド前の回路の調整・検査
を可能ならしめると共に、十分な放熱性と低コスト化と
を両立できるハイブリッドＩＣを提供することにある。
【０００６】
【課題を解決するための手段】本発明のハイブリッドＩ
Ｃは、金属基板に回路素子を実装してこれらをモールド
樹脂でモールドすると共に、前記金属基板の一部に導体
パターンでリードを形成して、このリード形成部分を前
記モールド樹脂から突出させたものである。
Ｃは、金属基板に回路素子を実装してこれらをモールド
樹脂でモールドすると共に、前記金属基板の一部に導体
パターンでリードを形成して、このリード形成部分を前
記モールド樹脂から突出させたものである。
【０００７】この場合、前記金属基板の一部を前記モー
ルド樹脂から突出させて、その突出部分に外付け回路素
子を実装しても良い。
ルド樹脂から突出させて、その突出部分に外付け回路素
子を実装しても良い。
【０００８】
【作用】上記構成によれば、回路素子を実装する金属基
板の一部に導体パターンでリードを形成するものである
から、モールド前でも、各リード間は電気的に分断され
た状態となっている。これにより、モールド前でもリー
ドに通電して回路の調整・検査が可能になる。しかも、
回路素子を実装する金属基板が、放熱板としても機能す
るようになり、従来の放熱対策部品である放熱体やセラ
ミック基板が不要となる。
板の一部に導体パターンでリードを形成するものである
から、モールド前でも、各リード間は電気的に分断され
た状態となっている。これにより、モールド前でもリー
ドに通電して回路の調整・検査が可能になる。しかも、
回路素子を実装する金属基板が、放熱板としても機能す
るようになり、従来の放熱対策部品である放熱体やセラ
ミック基板が不要となる。
【０００９】更に、金属基板の一部をモールド樹脂から
突出させて、その突出部分に外付け回路素子を実装する
構成とすれば、モールド後にも回路の調整が可能とな
る。
突出させて、その突出部分に外付け回路素子を実装する
構成とすれば、モールド後にも回路の調整が可能とな
る。
【００１０】
【実施例】以下、本発明の第１実施例を図１及び図２に
基づいて説明する。金属基板３１は例えばアルミ板によ
り形成され、その上面に酸化膜若しくはエポキシ樹脂系
の絶縁膜（図示せず）が形成され、この絶縁膜上に複数
本のリード３２と配線パターン３３が導体パターンによ
り形成されている。この金属基板３１上には、パワーＩ
Ｃ３４，制御用ＩＣ３５，チップ抵抗３６，チップコン
デンサ３７等の回路素子が実装され、これらの回路素子
がワイヤボンディング又は銀ペースト等の導電性接着剤
により配線パターン３３に電気的に接続されている。上
記制御用ＩＣ３５には主要抵抗が内蔵されており、必要
な外付け抵抗は回路の調整に必要なチップ抵抗３６のみ
であり、その数は少ない。
基づいて説明する。金属基板３１は例えばアルミ板によ
り形成され、その上面に酸化膜若しくはエポキシ樹脂系
の絶縁膜（図示せず）が形成され、この絶縁膜上に複数
本のリード３２と配線パターン３３が導体パターンによ
り形成されている。この金属基板３１上には、パワーＩ
Ｃ３４，制御用ＩＣ３５，チップ抵抗３６，チップコン
デンサ３７等の回路素子が実装され、これらの回路素子
がワイヤボンディング又は銀ペースト等の導電性接着剤
により配線パターン３３に電気的に接続されている。上
記制御用ＩＣ３５には主要抵抗が内蔵されており、必要
な外付け抵抗は回路の調整に必要なチップ抵抗３６のみ
であり、その数は少ない。
【００１１】この場合、金属基板３１のうちの各種回路
素子が実装された回路部３１ａは、モールド樹脂３８に
よりモールドされ、導体パターンでリード３２が形成さ
れたターミナル部３１ｂがモールド樹脂３８から突出さ
れている。このターミナル部３１ｂのリード３２は、耐
腐食性・電気接触性を保つためにＳn メッキ・Ａｕメッ
キ等の処理が施されている。また、モールド樹脂３８
は、金属基板３１の熱膨張率やパワーＩＣ３４の放熱性
を考慮して、低応力高熱伝導性のエポキシ樹脂を使用す
るものとする。
素子が実装された回路部３１ａは、モールド樹脂３８に
よりモールドされ、導体パターンでリード３２が形成さ
れたターミナル部３１ｂがモールド樹脂３８から突出さ
れている。このターミナル部３１ｂのリード３２は、耐
腐食性・電気接触性を保つためにＳn メッキ・Ａｕメッ
キ等の処理が施されている。また、モールド樹脂３８
は、金属基板３１の熱膨張率やパワーＩＣ３４の放熱性
を考慮して、低応力高熱伝導性のエポキシ樹脂を使用す
るものとする。
【００１２】以上の様な構成のハイブリッドＩＣを製造
する場合には、図２に示すように、１枚の金属板素材に
多数の金属基板３１を横一列に連ねて形成した多数個取
り素材３９を使用する。この様な多数個取り素材３９を
使用して、素子実装・調整・検査・モールド・多数個取
り素材３９の切断までの一連の工程を一括してトランス
ファーラインで行う。
する場合には、図２に示すように、１枚の金属板素材に
多数の金属基板３１を横一列に連ねて形成した多数個取
り素材３９を使用する。この様な多数個取り素材３９を
使用して、素子実装・調整・検査・モールド・多数個取
り素材３９の切断までの一連の工程を一括してトランス
ファーラインで行う。
【００１３】この場合、回路素子を実装する金属基板３
１の一部（ターミナル部３１ｂ）に導体パターンでリー
ド３２が形成されているため、モールド前でも、各リー
ド３２間は電気的に分断された状態となっている。これ
により、モールド前でもリード３２に通電して回路の調
整・検査が可能になる。従って、この調整・検査時にチ
ップ抵抗３６やチップコンデンサ３７等の定数を変える
ことで、機種（車種）に応じた回路設計が可能になり、
機種（車種）毎に専用の基板を準備する必要がなくな
り、製造現場における在庫管理や工程管理が容易になる
利点がある。しかも、モールド前に回路の調整・検査を
行えば、不良品発生率も低減できると共に、モールド前
に調整を必要とする回路も設計可能となり、回路設計の
自由度を大きくできるという利点もある。
１の一部（ターミナル部３１ｂ）に導体パターンでリー
ド３２が形成されているため、モールド前でも、各リー
ド３２間は電気的に分断された状態となっている。これ
により、モールド前でもリード３２に通電して回路の調
整・検査が可能になる。従って、この調整・検査時にチ
ップ抵抗３６やチップコンデンサ３７等の定数を変える
ことで、機種（車種）に応じた回路設計が可能になり、
機種（車種）毎に専用の基板を準備する必要がなくな
り、製造現場における在庫管理や工程管理が容易になる
利点がある。しかも、モールド前に回路の調整・検査を
行えば、不良品発生率も低減できると共に、モールド前
に調整を必要とする回路も設計可能となり、回路設計の
自由度を大きくできるという利点もある。
【００１４】更に、回路素子を実装する金属基板３１
が、放熱板としても機能するようになるので、従来の放
熱対策部品である放熱体やセラミック基板が不要とな
り、１枚の金属基板３１によって放熱体，リード３２
（ターミナル部３１ｂ）及び回路部３１ａの一体化が可
能となる。このため、前述した従来構造のものに比し
て、部品点数削減・組付工数削減が可能になると共に、
高価なセラミック基板を使用せずに済み、極めて安いコ
ストでハイブリッドＩＣを製造可能である。
が、放熱板としても機能するようになるので、従来の放
熱対策部品である放熱体やセラミック基板が不要とな
り、１枚の金属基板３１によって放熱体，リード３２
（ターミナル部３１ｂ）及び回路部３１ａの一体化が可
能となる。このため、前述した従来構造のものに比し
て、部品点数削減・組付工数削減が可能になると共に、
高価なセラミック基板を使用せずに済み、極めて安いコ
ストでハイブリッドＩＣを製造可能である。
【００１５】特に、本実施例のように、多数の金属基板
３１を横一列に連ねて形成した多数個取り素材３９を使
用すれば、素子実装・調整・検査・モールド・多数個取
り素材３９の切断までの一連の工程を一括してトランス
ファーラインで行うことができ、大きな量産効果（コス
ト低減効果）を得ることができる。
３１を横一列に連ねて形成した多数個取り素材３９を使
用すれば、素子実装・調整・検査・モールド・多数個取
り素材３９の切断までの一連の工程を一括してトランス
ファーラインで行うことができ、大きな量産効果（コス
ト低減効果）を得ることができる。
【００１６】一方、図３は本発明の第２実施例を示した
ものであり、上述した第１実施例と相違する点について
のみ説明する。この第２実施例では、金属基板３１のタ
ーミナル部３１ｂを除く三辺部に外付け回路素子実装部
３１ｃを一体に形成して、この外付け回路素子実装部３
１ｃをモールド樹脂３８から突出させ、この外付け回路
素子実装部３１ｃ上に抵抗４１やコンデンサ４２等の外
付け回路素子を実装したものである。この場合、モール
ド後に、外付け回路素子の実装を行うものとする。尚、
外付け回路素子実装部３１ｃ上に形成された配線パター
ン４３は、無電解Ｎi メッキ・Ｓn メッキ等の処理が施
され、この配線パターン４３と外付け回路素子との接続
は、抵抗溶接，半田付け，導電性接着剤等で行われてい
る。
ものであり、上述した第１実施例と相違する点について
のみ説明する。この第２実施例では、金属基板３１のタ
ーミナル部３１ｂを除く三辺部に外付け回路素子実装部
３１ｃを一体に形成して、この外付け回路素子実装部３
１ｃをモールド樹脂３８から突出させ、この外付け回路
素子実装部３１ｃ上に抵抗４１やコンデンサ４２等の外
付け回路素子を実装したものである。この場合、モール
ド後に、外付け回路素子の実装を行うものとする。尚、
外付け回路素子実装部３１ｃ上に形成された配線パター
ン４３は、無電解Ｎi メッキ・Ｓn メッキ等の処理が施
され、この配線パターン４３と外付け回路素子との接続
は、抵抗溶接，半田付け，導電性接着剤等で行われてい
る。
【００１７】この第２実施例では、モールド後にも回路
の調整が可能となり、例えば、ノイズ対策で大容量のコ
ンデンサが必要な場合や、他のシステムと組み合わせた
ときに回路の調整が必要な場合に有効である。この場
合、金属基板３１の回路部３１ａ上に実装された回路素
子は、モールド樹脂３８でモールドされているので、モ
ールド後に外付け回路素子を実装する際に、回路部３１
ａ上の回路素子はモールド樹脂３８によって保護される
ようになり、外付け回路素子の実装工程の管理が容易に
なる。
の調整が可能となり、例えば、ノイズ対策で大容量のコ
ンデンサが必要な場合や、他のシステムと組み合わせた
ときに回路の調整が必要な場合に有効である。この場
合、金属基板３１の回路部３１ａ上に実装された回路素
子は、モールド樹脂３８でモールドされているので、モ
ールド後に外付け回路素子を実装する際に、回路部３１
ａ上の回路素子はモールド樹脂３８によって保護される
ようになり、外付け回路素子の実装工程の管理が容易に
なる。
【００１８】以上説明した第１及び第２の両実施例で
は、いずれも、パワーＩＣ３４の発熱を金属基板３１を
通して放熱させるものであるが、パワーＩＣ３４の発熱
量が大きい場合には、図４に示す本発明の第３実施例の
ように構成しても良い。
は、いずれも、パワーＩＣ３４の発熱を金属基板３１を
通して放熱させるものであるが、パワーＩＣ３４の発熱
量が大きい場合には、図４に示す本発明の第３実施例の
ように構成しても良い。
【００１９】この第３実施例では、金属基板３１の裏面
をモールド樹脂３８から露出させ、この金属基板３１の
裏面に外部放熱フィン４６を密着させてねじ４７により
締付固定している。更に、金属基板３１のターミナル部
３１ｂを放熱フィン４６から浮かせるように屈曲させ、
このターミナル部３１ｂをカードエッジタイプのコネク
タ４８に差し込み接続している。このカードエッジタイ
プのコネクタ４８は、コンピュータのバススロットルに
よく使用されており、信頼性は高い。このコネクタ４８
は放熱フィン４６に接着等により固定されている。
をモールド樹脂３８から露出させ、この金属基板３１の
裏面に外部放熱フィン４６を密着させてねじ４７により
締付固定している。更に、金属基板３１のターミナル部
３１ｂを放熱フィン４６から浮かせるように屈曲させ、
このターミナル部３１ｂをカードエッジタイプのコネク
タ４８に差し込み接続している。このカードエッジタイ
プのコネクタ４８は、コンピュータのバススロットルに
よく使用されており、信頼性は高い。このコネクタ４８
は放熱フィン４６に接着等により固定されている。
【００２０】この場合、金属基板３１のベース金属は回
路部３１ａと絶縁されているため、外部放熱フィン４６
との間に絶縁シート等を介在させる必要はなく、金属基
板３１と外部放熱フィン４６とを密着させて両者間の伝
熱抵抗を小さくすることができ、極めて高い放熱効果を
得ることができる。また、金属基板３１のターミナル部
３１ｂを屈曲させることによって、コネクタ４８との接
続性も良くすることができる。
路部３１ａと絶縁されているため、外部放熱フィン４６
との間に絶縁シート等を介在させる必要はなく、金属基
板３１と外部放熱フィン４６とを密着させて両者間の伝
熱抵抗を小さくすることができ、極めて高い放熱効果を
得ることができる。また、金属基板３１のターミナル部
３１ｂを屈曲させることによって、コネクタ４８との接
続性も良くすることができる。
【００２１】尚、上述した第１乃至第３の各実施例で
は、いずれも、金属基板３１の片面に回路素子を実装し
た構成となっているが、金属基板３１の両面に回路素子
を実装する構成としても良い等、本発明は要旨を逸脱し
ない範囲内で種々の変更して実施できることは言うまで
もない。
は、いずれも、金属基板３１の片面に回路素子を実装し
た構成となっているが、金属基板３１の両面に回路素子
を実装する構成としても良い等、本発明は要旨を逸脱し
ない範囲内で種々の変更して実施できることは言うまで
もない。
【００２２】
【発明の効果】以上の説明から明らかなように、本発明
によれば、回路素子を実装する金属基板の一部に導体パ
ターンでリードを形成したので、モールド前でもリード
に通電して回路の調整・検査が可能になり、不良品発生
率を低減できると共に、モールド前に調整を必要とする
回路も設計可能となり、回路設計の自由度を大きくでき
る。しかも、回路素子を実装する金属基板が、放熱板と
しても機能するようになり、従来の放熱対策部品である
放熱体やセラミック基板が不要となり、十分な放熱性と
低コスト化とを両立できる。
によれば、回路素子を実装する金属基板の一部に導体パ
ターンでリードを形成したので、モールド前でもリード
に通電して回路の調整・検査が可能になり、不良品発生
率を低減できると共に、モールド前に調整を必要とする
回路も設計可能となり、回路設計の自由度を大きくでき
る。しかも、回路素子を実装する金属基板が、放熱板と
しても機能するようになり、従来の放熱対策部品である
放熱体やセラミック基板が不要となり、十分な放熱性と
低コスト化とを両立できる。
【００２３】更に、金属基板の一部をモールド樹脂から
突出させて、その突出部分に外付け回路素子を実装する
構成とすれば、モールド後にも回路の調整が可能とな
り、例えば、ノイズ対策で大容量のコンデンサが必要な
場合や、他のシステムと組み合わせたときに回路の調整
が必要な場合に有効である。
突出させて、その突出部分に外付け回路素子を実装する
構成とすれば、モールド後にも回路の調整が可能とな
り、例えば、ノイズ対策で大容量のコンデンサが必要な
場合や、他のシステムと組み合わせたときに回路の調整
が必要な場合に有効である。
【図１】本発明の第１実施例を示すもので、モールド前
のハイブリッドＩＣの斜視図
のハイブリッドＩＣの斜視図
【図２】１枚の金属板素材に多数の金属基板を横一列に
連ねて形成した多数個取り素材の平面図
連ねて形成した多数個取り素材の平面図
【図３】本発明の第２実施例を示すハイブリッドＩＣの
斜視図
斜視図
【図４】本発明の第３実施例におけるハイブリッドＩＣ
の組付状態を示す断面図
の組付状態を示す断面図
【図５】従来例を示す図１相当図
【図６】他の従来例を示す図１相当図
３１…金属基板、３１ａ…回路部、３１ｂ…ターミナル
部（リード形成部分）、３１ｃ…外付け回路素子実装
部、３２…リード、３３…配線パターン、３４…パワー
ＩＣ（回路素子）、３５…制御用ＩＣ（回路素子）、３
６…チップ抵抗（回路素子）、３７…チップコンデンサ
（回路素子）、３８…モールド樹脂、４１…抵抗（外付
け回路素子）、４２…コンデンサ（外付け回路素子）、
４６…外部放熱フィン、４８…コネクタ。
部（リード形成部分）、３１ｃ…外付け回路素子実装
部、３２…リード、３３…配線パターン、３４…パワー
ＩＣ（回路素子）、３５…制御用ＩＣ（回路素子）、３
６…チップ抵抗（回路素子）、３７…チップコンデンサ
（回路素子）、３８…モールド樹脂、４１…抵抗（外付
け回路素子）、４２…コンデンサ（外付け回路素子）、
４６…外部放熱フィン、４８…コネクタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石田 俊男 愛知県安城市篠目町井山３番地 アンデン 株式会社内 (72)発明者 池本 秀行 愛知県安城市篠目町井山３番地 アンデン 株式会社内
Claims (2)
- 【請求項１】 金属基板に回路素子を実装してこれらを
モールド樹脂でモールドすると共に、前記金属基板の一
部に導体パターンでリードを形成して、このリード形成
部分を前記モールド樹脂から突出させて構成したハイブ
リッドＩＣ。 - 【請求項２】 前記金属基板の一部を前記モールド樹脂
から突出させて、その突出部分に外付け回路素子を実装
したことを特徴とする請求項１記載のハイブリッドＩ
Ｃ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28275192A JP3173890B2 (ja) | 1992-10-21 | 1992-10-21 | ハイブリッドｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28275192A JP3173890B2 (ja) | 1992-10-21 | 1992-10-21 | ハイブリッドｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06132473A true JPH06132473A (ja) | 1994-05-13 |
| JP3173890B2 JP3173890B2 (ja) | 2001-06-04 |
Family
ID=17656588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28275192A Expired - Fee Related JP3173890B2 (ja) | 1992-10-21 | 1992-10-21 | ハイブリッドｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3173890B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359349A (ja) * | 2001-03-30 | 2002-12-13 | Yazaki Corp | 車載用電装ユニット、半導体リレーモジュール及びそれに用いられるリードフレーム |
| JP2003501812A (ja) * | 1999-05-31 | 2003-01-14 | ティーワイシーオー エレクトロニクス ロジスティック エイジー | インテリジェント型のパワーモジュール |
| JP2009272413A (ja) * | 2008-05-06 | 2009-11-19 | Anden | 負荷駆動用半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102109929B1 (ko) * | 2018-04-30 | 2020-05-12 | 목포대학교산학협력단 | 이동식 선반 |
-
1992
- 1992-10-21 JP JP28275192A patent/JP3173890B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003501812A (ja) * | 1999-05-31 | 2003-01-14 | ティーワイシーオー エレクトロニクス ロジスティック エイジー | インテリジェント型のパワーモジュール |
| JP2002359349A (ja) * | 2001-03-30 | 2002-12-13 | Yazaki Corp | 車載用電装ユニット、半導体リレーモジュール及びそれに用いられるリードフレーム |
| JP2009272413A (ja) * | 2008-05-06 | 2009-11-19 | Anden | 負荷駆動用半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3173890B2 (ja) | 2001-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169265B1 (ko) | 반도체장치 | |
| US6440770B1 (en) | Integrated circuit package | |
| JP3410969B2 (ja) | 半導体装置 | |
| KR100628286B1 (ko) | 캐노피형 캐리어를 구비한 전자 모듈 | |
| JPS6249989B2 (ja) | ||
| JP2850606B2 (ja) | トランジスタモジュール | |
| US4949220A (en) | Hybrid IC with heat sink | |
| JPH01310598A (ja) | 電子回路用ハウジング | |
| US6329594B1 (en) | Integrated circuit package | |
| JPH06132473A (ja) | ハイブリッドｉｃ | |
| JP3104749B2 (ja) | 回路装置及びその製造方法 | |
| US4536825A (en) | Leadframe having severable fingers for aligning one or more electronic circuit device components | |
| JP3396541B2 (ja) | 混成集積回路装置を搭載した回路基板 | |
| JP2522583Y2 (ja) | 放熱フイン付きジヤンパ線ユニツト | |
| JPH04237154A (ja) | 半導体パッケージ | |
| JPH079969B2 (ja) | 高出力用混成集積回路装置 | |
| JPH0735413Y2 (ja) | 混成集積回路におけるチツプ電子部品の取付構造 | |
| JPH0231794Y2 (ja) | ||
| JPS62155525A (ja) | 混成集積回路 | |
| JP2592869Y2 (ja) | 混成ｉｃ装置 | |
| JPH08167762A (ja) | 厚膜混成集積回路 | |
| JPH04111460A (ja) | 混成集積回路装置 | |
| JPH0380599A (ja) | 電子回路モジュール | |
| JPH0430565A (ja) | 高出力用混成集積回路装置 | |
| JPH06177545A (ja) | 電子部品搭載用基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |