JPH079969B2 - 高出力用混成集積回路装置 - Google Patents

高出力用混成集積回路装置

Info

Publication number
JPH079969B2
JPH079969B2 JP2138749A JP13874990A JPH079969B2 JP H079969 B2 JPH079969 B2 JP H079969B2 JP 2138749 A JP2138749 A JP 2138749A JP 13874990 A JP13874990 A JP 13874990A JP H079969 B2 JPH079969 B2 JP H079969B2
Authority
JP
Japan
Prior art keywords
substrate
substrates
board
power
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2138749A
Other languages
English (en)
Other versions
JPH0430566A (ja
Inventor
秀史 西塔
永 清水
晋 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2138749A priority Critical patent/JPH079969B2/ja
Publication of JPH0430566A publication Critical patent/JPH0430566A/ja
Publication of JPH079969B2 publication Critical patent/JPH079969B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は高出力用回路基板とそれを制御する制御用回路
基板とがケース材を介して一体化された高出力用混成集
積回路装置に関し、更に詳しくは高出力用混成集積回路
装置のパッケージ構造に関する。
(ロ)従来の技術 一般的にインバータエアコンの室外器などの電力駆動制
御用として電力半導体装置が使用されるが、従来のこの
種の電力半導体装置では、電力用半導体素子が接続され
た電力回路基板と各種の電気部品が接続された制御回路
基板とが夫々別個に独立して制御パネル等に配置されて
いた。このため、装置の小形化や簡単に変換可能なモジ
ュール形態とすることが困難であった。
そこで近年では上述した問題を解決するために電力回路
基板と制御回路基板とを1つのパッケージに集積化した
電力半導体装置なるものが存在する。
第7図は例えば1つの従来の電力半導体装置を示した断
面図である。
第7図に示すように、電力回路基板(51)と制御回路基
板(52)とを備え、電力回路基板(51)がモールド用樹
脂外枠(54)内にシリコンゲル等の内部注入樹脂(56)
により固定され、また、制御回路基板(52)がモールド
用樹脂外枠(54)に嵌合されると共にエポキシ樹脂等の
封止樹脂(58)の注入硬化により固定されて、両回路基
板(51)(52)がモールド用樹脂外枠(54)に互いに平
行に積層保持されている。そして、電力回路基板(51)
上に形成された配線パターンにトランジスタやダイオー
ド等の電力用半導体素子(110)が、制御回路基板(5
2)上に形成された配線パターンに各種の電気部品(11
2)が夫々接続されている。更に、電力回路基板(51)
には、外部入出力用端子(114)が半田付けされ、この
外部入出力用端子(114)が封止樹脂(58)および制御
回路基板(52)を貫通して上部に導出されている。ま
た、制御回路基板(52)には外部接続用コネクタ(11
6)が接続され、この外部接続用コネクタ(116)が封止
樹脂(58)で固定されて上部に突出されている。そし
て、電力回路基板(51)と制御回路基板(52)とは、基
板接続用コネクタ(118)により互いに電気的に接続さ
れている。
(ハ)発明が解決しようとする課題 上述の如く説明した従来の電力半導体装置では以下に示
す種々の不具合がある。
先ず、この様な電力半導体装置は、小形化や交換可能な
モジュール形態を実現できたものの、電力回路基板(5
1)と制御回路基板(52)との間が内部注入樹脂(56)
と封止樹脂(58)とによって充填されているので、電力
回路基板(51)上に配置された電力用半導体素子(11
0)から発生する熱が内部注入樹脂(56)および封止樹
脂(58)を介して制御回路基板(52)上に配置された各
種の電気部品(112)に伝わり、このため、各種電気部
品(112)が熱の影響を受けて特性が変化するなどして
誤動作の原因となり、電力回路基板(51)上に形成され
るパワー回路の大きな制約原因となっていた。そのた
め、50A〜200Aクラスのハイパワー回路対応の装置が実
現できないという大きな問題がある。
次に、制御回路基板(52)は樹脂系の基板で形成され且
つ、基板(52)上に搭載された電気部品(112)が上面
側に配置された構造となるために、耐ノイズ性が著しく
悪いため、ノイズによる誤動作が発生する。
更に、電力回路基板(51)と制御回路基板(52)との接
続は、先に外枠(54)に電力回路基板(51)を固着しあ
らかじめ、基板(51)上に固着された接続コネクタ(11
8)なるものを基板(52)の表面上に突出させて、その
突出部を半田付けしなければならず作業性および信頼性
が著しく低下すると共に自動化が行えない問題がある。
更に入出力用端子(114)およびコネクタ(116)の全て
の端子が本体より上面方向に突出されているため、完成
時の積重ねが行えず梱包作業の能率が低下する問題があ
る。
(ニ)課題を解決するための手段 本発明は上述した課題を鑑みて為されたものであり、少
なくとも一方の基板の表面が露出する様に対向配置され
た二枚の金属基板と前記両基板上に形成された所望形状
の導電路と前記一方の基板上の導電路と接続された複数
の制御系の回路素子と前記他方の基板上の導電路と接続
された複数のパワー系の回路素子と前記両基板を固着一
体化するケース材とを備え、前記他方の基板より大きく
且つその露出面側に密着して配置される金属製のマザー
基板を前記翼状の係止部を用いて係固定させ前記他方の
基板と固着させたことをことを特徴とする。
(ホ)作用 この様に本発明に依れば、二枚の金属基板の一方の基板
の表面を露出する様にケース材を介して対向配置させ、
他方の基板より大きい絶縁処理された金属製のマザー基
板をケース材の係止部を用いて係固定させてケース材と
一体化させることにより、パワー回路基板の他方の基板
に上述したマザー基板が設けられるので放熱性を低下さ
せることなく絶縁処理を有する高出力用の混成集積回路
装置を提供できる。
また、ケース材の両端部に翼状の係止部が設けられてい
るのでマザー基板を他方の基板に固着する際位置ズレ等
をおこすことがない。
また、本発明の高出力用混成集積回路装置ではその表面
が露出して配置される一方の基板上に制御系のトランジ
スタ、IC、チップコンデンサ、チップ抵抗等の回路素子
がチップ状のものが使用されているので高集積化された
制御基板を提供することができる。
更に両基板は夫々の基板周端部分で接続されるので両基
板の接続が極めて容易に行えるメリットを有する。
更に両基板はその裏面が露出され且つ夫々の回路素子が
対向する様に配置されているため外来ノイズに対して著
しく遮蔽効果が向上する。
(ヘ)実施例 以下に第1図乃至第3図に示した実施例に基づいて本発
明の高出力用混成集積回路装置を詳述に説明する。
第1図は本発明の高出力用混成集積回路装置を示す断面
図、第2図は平面図、第3図は正面図である。
本発明の高出力用混成集積回路装置は第1図乃至第3図
に示す如く、二枚の金属基板(1a)(1b)と、両基板
(1a)(1b)上に搭載された複数の制御系およびパワー
系の回路素子(2a)(2b)と、両基板(1a)(1b)の周
端辺に固着された小信号用およびパワー用のリード端子
(3a)(3b)と、二枚の基板(1a)(1b)を離間させて
固着一体化するケース材(4)と、他方の基板(1b)に
接着されケース材(4)と実質的に一体化され金属製の
マザー基板(20)とから構成される。
金属基板としては例えば0.5〜5.0mm厚のアルミニウム基
板を用いる。その両基板(1a)(1b)の表面には、周知
の陽極酸化により酸化アルミニウム膜(アルマイト層)
が形成され、その一主面側に10〜70μ厚のエポキシある
いはポリイミド等の絶縁樹脂層が貼着される。更に絶縁
樹脂層上には10〜105μ厚の銅箔が絶縁樹脂層と同時に
ローラーあるいはホットプレス等の手段により貼着され
ている。
両基板(1a)(1b)の一主面上に設けられた銅箔表面上
にはスクリーン印刷によって所望形状の導電路を露出し
てレジストでマスクされ、貴金属(金、銀、白金)メッ
キ層が銅箔表面にメッキされる。然る後、レジストを除
去して貴金属メッキ層をマスクとして銅箔のエッチング
を行い所望の導電路が形成される。ここでスクリーン印
刷による導電路の細さは0.5mmが限界であるため、極細
配線パターンを必要とするときは周知の写真蝕刻技術に
依り約2μルールまでの極細導電路の形成が可能とな
る。
第4図は上述した技術を用いて形成された二枚の基板
(1a)(1b)の一方の基板(1a)、即ち、制御回路基板
の平面図であり、第4図から明らかな如く、一方の基板
(1a)上には制御用、即ち、信号線用の導電路(5a)が
略基板(1a)の全面に形成されている。その導電路(5
a)が延在される基板(1a)の周端部には複数のリード
固着用パッド(6a)が設けられている。基板(1a)の対
向する周端部に設けられたパッド(6a)には外部回路と
接続を行う小信号用のリード端子(3a)が固着されてい
る。このリード端子(3a)は各図からでは明らかにされ
てないがその先端部は水平方向より上向きとなる様に配
置され、更にそのリード端子(3a)の先端部は一方の基
板(1a)の基板露出面(反対面)より突出しない様に考
慮されている。また、一方の基板(1a)のもう一側辺に
設けられた固着パッド(6a′)は後述する他方の基板
(1b)と接続するための固着用パッドである。
上述した制御系の基板(1a)上に発熱を有さないトラン
ジスタ、ICおよびチップコンデンサ、チップ抵抗等のチ
ップ状の回路素子(2a)が所定位置にダイ状で搭載され
ている。
一方、第5図は他方の基板(1b)、即ち、パワー出力用
基板の平面図であり、第5図の如く、基板(1b)上には
パワー用の太い導電路(5b)が主に形成されている。そ
の導電路(5b)から延在された基板(1b)の一周端辺に
はパワー用リード端子固着用の複数のパッド(6b)が設
けられ、そのパッド(6b)にパワー用リード端子(3b)
が固着されている。また、他方の基板(1b)上にはパワ
ー用の導電路(5b)のみならず一部の信号系の導電路が
形成されており、その導電路の先端部分はパワー用リー
ド端子(3b)が固着された反対側に延在形成され、上述
した一方の基板(1a)の接続パッド(6a′)と接続され
るパッド(6b′)となる。
この他方の基板(1b)上にはパワートランジスタ、パワ
ーMOS、IGBT等のパワー素子および、大電流検出用抵抗
を含むパワー系の保護回路を構成すべき複数の回路素子
(2b)が搭載されている。説明するまでもないがパワー
素子で必要とされるものはCu,インバー等のいわゆるヒ
ートシンク材(7)を介して基板(1b)上に搭載され
る。
尚、本実施例での他方の基板(1b)の銅箔の厚みは105
μのため、100A〜200Aクラスの大電流を最小限の発熱で
流すことが可能となっている。
他方の基板(1b)上に固着されたパワー用のリード端子
(3b)は第1図および第2図に示す如く、固着パッド
(6b)に固着され、いったん水平方向に導出されて所定
のところで折曲げ形成されている。この折曲げされた部
分は後述するケース材(4)の表面に沿う様に折曲げさ
れるが、本実施例では略直角になる様に折曲げ形成され
ている。
ところで、二枚の基板(1a)(1b)のパワー系の他方の
基板(1b)の大きさは制御系の一方の基板(1a)より大
きくなる様に設計時に考慮されている。それらの二枚の
基板(1a)(1b)は夫々の回路素子(2a)(2b)が対向
する様にケース材(4)によって所定間隔離間して固着
一体化される。
本実施例で用いられるケース材(4)を第6図A乃至第
6図Cを用いて説明する。
第6図Aはケース材(4)の正面図、同図Bは平面図、
同図Cは底面図である。
第6図A乃至同図Cに示す如く、ケース材(4)は両基
板(1a)(1b)を離間させるために枠状に形成された枠
部(10)と、枠部(10)の両端部から導出された翼状の
係止部(11)と、パワー用リード端子(3b)が実質的に
当接され外部回路と接続する外部接続部材(12)を主要
部分として構成されている。
更に本実施例のケース材(4)では上述した主要構成部
以外に両基板(1a)(1b)を接続するための領域を形成
する突出部(13)と射出成形後にケース材(4)のひず
み(反り)を防止するための補強部(19)とがケース材
(4)と一体形成されている。
ケース材(4)の特徴とするところは、外部接続部材
(12)にある。即ち、外部接続部材(12)はパワー用リ
ード端子(3b)の接続部分が装置の側面と上面に設定さ
れる様にケース材(4)の垂直面と水平面に夫々設けら
れ、この外部接続部材(12)にはネジ止め用のナットを
挿入する孔(19′)が設けられている。
また、複数の外部接続部材(12)は所定の深を有したス
リット(14′)によって各ブロック毎に仕切られてい
る。このスリット(14′)には絶縁体(図示しない)が
挿入され隣接して配置されるパワー用リード端子間の絶
縁距離を一定に保持することに用いることができる様に
設計されている。
斯るケース材(4)を用いて両基板(1a)(1b)はケー
ス材(4)と一体化される。
制御系回路基板となる一方の基板(1a)はケース材
(4)の上面側に、パワー系回路基板となる他方の基板
(1b)はケース材(4)の下面側に配置され、夫々の基
板(1a)(1b)上に搭載された回路素子(2a)(2b)が
対向する様に考慮されている。ところで、ケース材
(4)と夫々の基板(1a)(1b)との接着は接着性シー
ト(Jシート:商品名)となるもので熱加圧着方法によ
って固着一体化される。
ケース材(4)に一体化された両基板(1a)(1b)は、
ケース材(4)の突出部(13)と両基板(1a)(1b)の
周端部で形成される空間内で互いに電気的に接続され
る。その接続手段としては、フィルム、金属製リード等
のいくつかの方法があるが、本実施例では金属製リード
(15)を用いて接続するものとする。両基板(1a)(1
b)を接続した後、上述した空間部にはエポキシ系の封
止樹脂(17)が充填され、夫々の接続領域が保護され
る。また、両基板(1a)(1b)と突出部(13)とで形成
された空間部内に樹脂(17)を充填する必要のために両
基板(1a)(1b)の基板周端辺は略一致する様に設計さ
れている。
ケース材(4)の上面に配置された一方の基板(1a)か
ら導出された小信号用のリード端子(3a)は第2図に示
す如く、上面側に配置され且つ、そのリード端子(3a)
の先端部は第3図に示す如く基板(1a)の表面より突出
することはない。
一方、ケース材(4)の下面に配置された他方の基板
(1b)に固着されたパワー用リード端子(3b)は第1図
乃至第3図に示す如く、ケース材(4)の外部接続部材
(12)に沿って折曲げ配置されている。本実施例ではケ
ース材(4)の垂直面側、即ち、両基板(1a)(1b)の
中間部分にリード端子(3b)の接続部が配置される様に
設計されている。ケース材(4)の外部接続部材(12)
の孔(13′)にはナット(16)があらかじめ配置されて
いるので、ナット(16)は折曲げされたリード端子(3
b)によって封止された状態となる。説明するまでもな
いがリード端子(3b)には穴が設けられており、その穴
にネジ(18)を挿入してネジ(18)とナット(16)とを
ネジ止めし、パワー用リード端子(3b)と外部回路との
接続を行う。
本実施例では、パワー用リード端子(3b)の外部接続部
は上述した様に両基板(1a)(1b)間に設けられている
が、本実施例のケース材(4)では、一方の基板(1a)
の表面側、即ち、上面側にもリード端子(3b)の接続部
を折曲げ配置することによって設定できる。
ところで、他方の基板(1b)の表面に第3の基板となる
金属製のマザー基板(20)が固着一体化される。
マザー基板(20)は放熱性および絶縁性を向上させるこ
とを目的とするために、金属基板が用いられ、且つその
主面にはポリイミド樹脂等の絶縁性樹脂層(図示されな
い)が設けられている。このマザー基板(20)は第1図
から明らかな様に他方の基板(1b)より大きく形成さ
れ、二枚の基板(1a)(1b)と同様にケース材(4)内
に収納される。
即ち、マザー基板(20)は第6図C(ケース材の底面を
示す図)に示す様に一点鎖線で示した領域に配置され
る。このとき、マザー基板(20)はケース材(4)の両
端部に設けられた翼状の係止部(11)によって位置規制
が行われるために他方の基板(1b)とマザー基板(20)
とを固着する際に位置ズレ等の問題が発生する恐れはな
い。
マザー基板(20)と他方の基板(1b)とを固着しケース
材(4)と一体化すると、第1図および第3図に示す様
にマザー基板(20)とケース材(4)の接続部材(12)
とで形成された空間部にはエポキシ系の封止樹脂(17)
が充填され、パワー用リード端子(3b)の固着接続部分
が封止保護される。
斯る本発明に依れば、二枚の金属基板の一方の基板の表
面を露出する様にケース材を介して対向配置させ、他方
の基板より大きい絶縁処理された金属製のマザー基板を
ケース材の係止部を用いて係固定させてケース材と一体
化させることにより、パワー回路基板の他方の基板に上
述したマザー基板が設けられるので放熱性を低下させる
ことなく絶縁処理を有する高出力用の混成集積回路装置
を提供できる。
また、ケース材の両端部に翼状の係止部が設けられてい
るのでマザー基板を他方の基板に固着する際位置ズレ等
をおこすことがない。
更に本発明では両基板(1a)(1b)に固着されたリード
端子(3a)(3b)は実質的に突出されることがないので
薄型の装置を提供することができる。
(ト)発明の効果 以上に詳述した如く、本発明に依れば、他方の基板に接
着して取付けられるマザー基板がケース材に設けられた
係止部によって位置規制されるのでマザー基板とケース
材とを一体化する際の位置合わせを容易に行うことがで
きる。
また本発明に依れば、両基板(1a)(1b)に固着された
リード端子(3a)(3b)が突出されないので薄型で且つ
取扱い性の優れた装置を提供することができる。
更に本発明に依れば一方の基板(1a)の基板表面が露出
する様に配置されているのでパワー用の他方の基板(1
b)からの熱の影響を受けることは従来構造のものと比
較すると著しく低減する。その結果、他方の基板(1b)
上に大出力用の回路を形成したとしても熱によって制御
系の一方の基板(1a)上に設けられた回路素子(2a)の
信頼性を向上することができる。
更に本発明に依れば、両基板(1a)(1b)上にチップ状
の回路素子(2a)(2b)が搭載されているので高集積化
した高出力用の混成集積回路装置を提供することができ
る。
【図面の簡単な説明】 第1図は本発明を示す断面図、第2図は第1図の平面
図、第3図は第1図の正面図、第4図,第5図は基板を
示す平面図、第6図A乃至Cは本実施例で用いられるケ
ース材を示す図、および第7図は従来例を示す断面図で
ある。 (1a)(1b)は基板、(2a)(2b)は回路素子、(3a)
(3b)はリード端子、(4)はケース材、(5a)(5b)
は導電路、(6a)(6b)はリード端子固着用パッド、
(7)はヒートシンク、(10)は枠部、(11)は係止
部、(12)は外部接続部材、(13)は突出部、(14)は
補強部、(15)は金属製リード、(16)はナット、(1
7)は封止樹脂、(18)はネジ、(20)はマザー基板で
ある。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】少なくとも一方の基板の表面が露出する様
    に対向配置された二枚の金属基板と 前記両基板上に形成された所望形状の導電路と 前記一方の基板上の導電路と接続された複数の制御系の
    回路素子と 前記他方の基板上の導電路と接続された複数のパワー系
    の回路素子と 前記両基板を固着一体化し且つ、その両端部に翼状の係
    止部が設けられたケース材とを備え、 前記他方の基板より大きく且つその露出面側に密着して
    配置される金属製のマザー基板を前記翼状の係止部を用
    いて係固定させて一体化したことを特徴とする高出力用
    混成集積回路装置。
  2. 【請求項2】前記導電路は銅箔を用いたことを特徴とす
    る請求項1記載の高出力用混成集積回路装置。
  3. 【請求項3】前記他方の基板は前記一方の基板より大き
    く且つ、夫々の基板は互いに電気的に接続されているこ
    とを特徴とする請求項1記載の高出力用混成集積回路装
    置。
  4. 【請求項4】前記両基板が電気的に接続される夫々の基
    板周端辺は実質的に一致されていることを特徴とする請
    求項3記載の高出力用混成集積回路装置。
JP2138749A 1990-05-28 1990-05-28 高出力用混成集積回路装置 Expired - Fee Related JPH079969B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2138749A JPH079969B2 (ja) 1990-05-28 1990-05-28 高出力用混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2138749A JPH079969B2 (ja) 1990-05-28 1990-05-28 高出力用混成集積回路装置

Publications (2)

Publication Number Publication Date
JPH0430566A JPH0430566A (ja) 1992-02-03
JPH079969B2 true JPH079969B2 (ja) 1995-02-01

Family

ID=15229285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2138749A Expired - Fee Related JPH079969B2 (ja) 1990-05-28 1990-05-28 高出力用混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH079969B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3168901B2 (ja) * 1996-02-22 2001-05-21 株式会社日立製作所 パワー半導体モジュール
JP5319908B2 (ja) * 2007-10-31 2013-10-16 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP5147344B2 (ja) * 2007-09-27 2013-02-20 オンセミコンダクター・トレーディング・リミテッド 回路装置およびその製造方法
KR101321277B1 (ko) * 2011-07-04 2013-10-28 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법

Also Published As

Publication number Publication date
JPH0430566A (ja) 1992-02-03

Similar Documents

Publication Publication Date Title
KR960000711B1 (ko) 반도체장치 및 그 제조방법
US4941033A (en) Semiconductor integrated circuit device
EP1143514B1 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
JPH1174433A (ja) 半導体装置
JP3251323B2 (ja) 電子回路デバイス
JPH03108744A (ja) 樹脂封止型半導体装置
US5422515A (en) Semiconductor module including wiring structures each having different current capacity
JPH079969B2 (ja) 高出力用混成集積回路装置
JP2524482B2 (ja) Qfp構造半導体装置
JPH079968B2 (ja) 高出力用混成集積回路装置
JPH0766955B2 (ja) 高出力用混成集積回路装置
JPH079967B2 (ja) 高出力用混成集積回路装置
JPS58159361A (ja) 多層混成集積回路装置
JP2001344587A (ja) プリント配線基板およびそれを用いたicカード用モジュールならびにその製造方法
JP3232723B2 (ja) 電子回路装置およびその製造方法
JPH0731563Y2 (ja) 混成集積回路のケース材
JPH0430565A (ja) 高出力用混成集積回路装置
JP3754197B2 (ja) 混成集積回路装置
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
JP2541494B2 (ja) 半導体装置
JP2879503B2 (ja) 面実装型電子回路装置
JPH06302757A (ja) 電子部品搭載装置及びその実装方法
JPH06140535A (ja) テープキャリアパッケージ型半導体装置
JP2700257B2 (ja) 配線基板付きリードフレームとその製造方法
JPH0739244Y2 (ja) 混成集積回路装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090201

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees