KR100628286B1 - 캐노피형 캐리어를 구비한 전자 모듈 - Google Patents

캐노피형 캐리어를 구비한 전자 모듈 Download PDF

Info

Publication number
KR100628286B1
KR100628286B1 KR1020037005309A KR20037005309A KR100628286B1 KR 100628286 B1 KR100628286 B1 KR 100628286B1 KR 1020037005309 A KR1020037005309 A KR 1020037005309A KR 20037005309 A KR20037005309 A KR 20037005309A KR 100628286 B1 KR100628286 B1 KR 100628286B1
Authority
KR
South Korea
Prior art keywords
package
carrier
electronic module
leads
major plane
Prior art date
Application number
KR1020037005309A
Other languages
English (en)
Other versions
KR20030071763A (ko
Inventor
클레딕크케네스제이.
엥글제이슨씨.
Original Assignee
레가시 일렉트로닉스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레가시 일렉트로닉스, 인크. filed Critical 레가시 일렉트로닉스, 인크.
Publication of KR20030071763A publication Critical patent/KR20030071763A/ko
Application granted granted Critical
Publication of KR100628286B1 publication Critical patent/KR100628286B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10659—Different types of terminals for the same component, e.g. solder balls combined with leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Abstract

본 발명에 따른 개선된 멀티칩 모듈은 복수개의 IC 칩 패키지 유닛으로 실장되는 전기적인 상호 접속 패드 어레이를 구비하는 메인 회로 기판을 포함한다. 각각의 IC 패키지 유닛은 한 쌍의 IC 패키지를 포함하고, 이 한 쌍의 IC 패키지 양쪽 모두는 패키지 캐리어의 대향 측면에 실장된다. IC 칩 패키지 유닛은 메인 회로 기판의 일측면 또는 양측면상에 실장될 수 있다. 본 발명의 제1 기본 실시예는 한 쌍의 주평면을 구비한 층상의 패키지 캐리어를 사용한다. 각각의 표면은 전기 접촉 패드를 편입한다. 하나의 IC 패키지는 패키지의 리드를 평면상의 접촉 패드와 상호 접속함으로써, 각 주평면상에 표면 실장되어 IC 패키지 유닛을 형성한다. 캐리어 리드를 IC 패키지의 리드에 직접 적층하는 일례를 포함하는 본 발명의 여러 다른 실시예들을 제공하는 다수의 기타 변경예들이 존재한다.

Description

캐노피형 캐리어를 구비한 전자 모듈{ELECTRONIC MODULE HAVING CANOPY-TYPE CARRIERS}
본 발명은 멀티칩 전자 모듈의 제작에 관한 것으로서, 더욱 구체적으로는 다수개의 집적 회로 패키지를 인쇄 회로 기판에 부착하기 위한 방법과 장치에 관한 것이다. 본 발명은 또한 집적 회로 패키지가 3차원으로 배열된 고밀도 메모리 모듈에 관한 것이다.
반도체 메모리에 대한 수요는 매우 탄력적이다. 한편으로, 이러한 메모리가 컴퓨터 시스템의 전체 비용에 비해 비교적 저렴한 경우, 상당히 많은 수요가 발생하고, 이에 컴퓨터 제조업자들은 평균적인 프로그램 이용에 필요한 양을 크게 초과하는 메인 메모리의 양을 각 시스템에 설치하려는 경향이 있다. 이와 달리, 메모리가 고가인 경우, 제조업자들은 통상적으로 평균 프로그램의 요구를 단지 근소하게 만족시키는 양을 각 시스템에 설치한다. 그러므로, 컴퓨터의 판매 가격은 낮은 수준에서 유지할 수 있더라도, 최종 사용자는 이내 자신의 컴퓨터의 메인 메모리를 업그레이드하지 않으면 안됨을 발견할 수 있다.
비트 당 비용을 절감하려는 일부의 반도체 제조업자에 대한 동기와 결부된, 대용량 랜덤 액세스 컴퓨터 메모리에 대한 항시 증가하는 수요와 점차적으로 콤팩 트화되는 컴퓨터에 대한 증대되는 수요는 대략 3년마다 회로 밀도를 4배로 하게 할 뿐만 아니라, 회로 칩의 패키징 및 실장하는 기술을 점차적으로 효율적으로 만든다. 1980년 말까지, 반도체 메모리 칩은 대개 이중 인라인 핀 패키지(DIPP)로서 패키징되었다. 이들 DIPP 패키지의 핀들은 일반적으로 메인 회로 기판(예컨대, 마더보드)의 관통홀(through-hole) 안에 직접 납땜되거나, 또는 소켓에 삽입되어, 메인 회로 기판의 관통홀 안에 납땜되었다. 표면 실장 기술이 출현함에 따라, 종래의 인쇄 회로 기판상의 도금된 관통홀은 도전성 실장 패드로 교체되고 있다. SOJ(Small Outline J-lead) 패키지는 TSOP(Thin Small Outline Package)로 인도하였다. 피치, 즉 인접한 표면 실장 핀들의 중심 간의 간격이 종래의 관통홀 요소에 대한 종래의 0.10 인치 간격보다 실질적으로 작기 때문에, 표면 실장 칩은 대응하는 종래의 칩보다 현저히 소형화되는 경향이 있으며, 그 결과 인쇄 회로 기판에서 보다 적은 공간을 점유한다. 또한, 관통홀이 더 이상 필요하지 않게 됨에 따라, 표면 실장 기술은 인쇄 회로 기판의 양면상에 구성 요소를 실장하는 경향이 있다. 양면에 표면 실장 패키지를 이용하는 메모리 모듈은 표준화되고 있다. 초기의 단일 인라인 메모리 모듈(SIMM)과 현재 이용되는 이중 인라인 메모리 모듈(DIMM)은 모두 마더보드상의 소켓에 삽입된다.
패키징 밀도는 메모리 칩과 같은 복수개의 집적 회로(IC) 칩을 3차원 배열로 적층한 모듈을 제작함으로써 매우 극적으로 향상될 수 있다. 일반적인 법칙에 따라, 칩의 3차원 적층은 복잡하고 비표준화된 패키징 방법을 필요로 한다.
수직 적층된 IC 칩의 일례가 플로이드 에이드(Floyd Eide)에게 허여되고, 발 명의 명칭이 "INTEGRATED CIRCUIT CHIP STACKING"인 미국 특허 번호 제4,956,694호에 개시되어 있다. 복수개의 집적 회로는 패키지 캐리어내에 패키징되고, 인쇄 회로 기판상에 적층(하나의 칩 정상부에 다른 칩)된다. 칩 선택 단자를 제외하고, 칩상에 있는 그외의 모든 유사 단자는 병렬로 접속된다.
칩 적층의 다른 예는 폭스(Fox) 등에게 허여되고, 발명의 명칭이 "HIGH-DENSITY ELECTRONIC PACKAGE COMPRISING STACKED SUB-MODULES WHICH ARE ELECTRICALLY INTERCONNECTED BY SOLDER-FILLED VIAS"인 미국 특허 번호 제5,128,831호에 개시되어 있다. 패키지는 개별적으로 테스트 가능한 서브 모듈로부터 조립되며, 서브 모듈 각각은 그것에 접합된 단일 칩을 갖는다. 서브 모듈에는 프레임형 스페이서가 삽입된다. 서브 모듈과 스페이서 양쪽 모두는 여러개의 서브 모듈 간에 내부 연결을 제공하는 정렬 가능한 비아(via)를 구비한다.
또한, 또 다른 예는 플로이드 에이드에게 허여되고, 발명의 명칭이 "IC CHIP PACKAGE HAVING CHIP ATTACHED TO AND WIRE BONDED WITHIN AN OVERLYING SUBSTRATE"인 미국 특허 번호 제5,313,096호에 개시되어 있다. 이러한 패키지는 하부 기판층의 하면에 접합된 상부 활성 면을 갖는 칩을 포함하고, 하부 기판층은 그의 외주상의 도전성 패드에서 종단되는 도전성 트레이스를 그의 기판층의 상면에 갖는다. 활성면상의 단자와 트레이스간의 연결은 하부 기판층내의 개구를 통해서 와이어 본딩에 의해 이루어진다. 하부 기판층에 접합된 상부 기판층은, 와이어 본딩이 이루어질 수 있는 공간을 제공하며 하부 기판층의 개구에 일치하는 개구를 갖는다. 와이어 본딩이 이루어진 후, 개구에는 에폭시가 채워져서 개별적으로 테스트 가능한 서브 모듈이 형성된다. 다수개의 서브 모듈은 적층되고, 그들의 엣지에 부착된 금속 스트립과 상호 접속할 수 있다.
적층형 칩 모듈의 마지막 예는 에이 유 레비(A.U. Levy) 등에게 허여되고, 발명의 명칭이 "MODULAR PANEL STACKING PROCESS"인 미국 특허 번호 제5,869,353호에 개시되어 있다. 복수개의 패널은 그 패널에 있는 개구와, 이 개구의 바닥부에 있는 칩 실장 패드 어레이 및 인터페이싱 도전성 패드를 구비하도록 제작되었다. 칩 실장 패드와 인터페이싱 도전성 패드 양쪽 모두는 땜납 페이스트에 의해 피복된다. 플라스틱 엔캡슐레이트형 표면 실장 IC 칩은 페이스트 피복형 실장 패드상에 배치되고, 다수개의 패널이 층식의 배열로 적층되며, 이 적층체는 칩 리드를 실장 패드와 인접 채널의 인터페이싱 패드에 함께 납땜하기 위해 가열된다. 이어서, 개별 칩 패키지 적층체는 절단(cutting) 및 쪼개기(cleaving) 공정에 의해 패널 적층체로부터 분리된다.
전술한 예들로부터 알 수 있는 바와 같이, 증가된 칩 밀도는 복잡한 패키징과 적층 배열을 이용함으로써 달성되며, 이것은 비트당 높은 비용이 드는 기억 장치에 반영되어야 된다.
본 발명은 인쇄 회로 기판에 대한 증가된 밀도를 제공한다. 본 발명은 특히 컴퓨터 시스템에 사용되는 메모리 모듈상의 메모리 칩의 밀도를 증가시키는데 유용하다. 본 발명은 인쇄 회로 기판(PCB)상에 실장되는데, 인쇄 회로 기판(PCB)에 또한 실장되는 제1 집적 회로(IC) 패키지 위의 정상부에 배치되도록 설계된 패키지 캐리어를 포함한다. 패키지 캐리어는 제2의 IC 패키지를 실장할 수 있는, 패드 어레이를 구비한 상부의 주면을 갖는다. 패키지 캐리어를 제1의 IC 패키지의 정상부에 실장한 경우, 이 패키지 캐리어는 제2의 IC 패키지의 정상부에 실장되는 캐노피(canopy) 또는 플랫폼으로서 간주될 수 있다. 이 패키지 캐리어는 패키지 캐리어를 PCB에 표면 실장함에 의해 복수개의 리드(lead)를 갖는다. 각 캐리어의 리드는 상면상의 패드 어레이 중 단일 패드에도 전기적으로 접속된다. 본 발명은 적어도 하나의 PCB, 적어도 하나의 패키지 캐리어 및 각 캐리어와 연관된 적어도 2개의 IC 패키지(하나는 패키지 캐리어상에 실장되고, 다른 하나는 PCB상의 패키지 캐리어 밑에 실장됨)를 사용하여 조립된 멀티칩 모듈도 포함한다. 패키지 캐리어 밑에 있는 IC 패키지가 그 위에 실장된 IC 패키지와 공통으로 모든 접속 또는 대부분의 접속을 공유하는 멀티칩 모듈의 경우, 패키지 캐리어의 단일 리드와 패키지 캐리어 밑에 있는 패키지의 단일 리드는 PCB상의 실장/접속 패드를 공유할 수 있다. 개별 접속이 리드를 캐리어 및 캐리어 밑에 있는 패키지상에 유사하게 배치함으로써 이루어져야 하는 경우, PCB상의 대응 패드는 각 리드들이 특유의 접속을 갖도록 분리될 수 있다. 이와 다르게, 하부 패키지상의 전기적으로 미사용된 리드 밑에 있는 패드는 신호를 표준 패키지 리드로부터 그 미사용 리드에 대응하는 패키지 캐리어 리드로 다시 재경로 설정함으로써 상부 패키지에 대한 특유의 신호를 위해 사용될 수 있다.
제1 실시예의 패키지 캐리어는, 패드가 2개의 평행한 선형의 열로서 배열되고, 그의 상부 주면에 부착된 제1 패드 어레이를 구비하는 몸체를 포함한다. IC 패 키지의 리드는 제1 패드 어레이의 패드에 도전성으로 접합될 수 있다. 몸체는 세로 엣지를 따라 배치된 패드가 2개의 평형한 선형의 열로서 배열되고, 그의 하부 주면의 제2 패드 어레이도 구비한다. 제1 및 제2 어레이의 패드는 도전성 도금된 비아 또는 관통홀과 상호 접속된다. 패키지 캐리어의 리드는 제2 어레이의 패드에 도전적으로 접합된다. 패키지 캐리어는 방열체 기능을 편입한다. 패키지 캐리어의 제1 측면에 있는 단부 리드는 양쪽의 전원 리드이다. 이들 2개의 전원 리드는 이들 2개의 리드와 연관되고, 이들 2개의 리드들 사이에서 연장되며, 패키지 캐리어의 총 길이를 연장시킬 수 있는 제1 층상 시트(laminar sheet)에 의해 서로 접속된다. 제1 층상 시트의 단부는 주변 공기로의 열전달이 용이하도록 캐리어의 각 단부에서 노출될 수 있다. 패키지 캐리어의 제2 측면에 있는 단부 리드는 양쪽의 접지 리드이다. 이들 2개의 접지 리드는 이들 2개의 리드와 연관되고, 이들 2개의 리드들 사이에서 연장되며, 패키지 캐리어의 총 길이를 연장시킬 수 있는 제2 층상 시트에 의해 서로 접속된다. 제2 층상 시트의 단부는 주변 공기로의 열전달이 용이하도록 캐리어의 각 단부에서 노출될 수 있다. 각 층상 시트는 동일한 열에 있는 개재 리드로부터 이격되어 있다. 제1 및 제2 층상 시트는 패키지 캐리어의 중심을 따라 서로 이격되어 있다. 각각의 IC 패키지는 절연 몸체, 이 절연 몸체에 매립된 IC 칩 및 복수개의 리드를 포함하는데, 각 리드의 단부도 절연 몸체내에 매립되고 IC 칩상의 접속 단자에 전기 도전성으로 연결된다. 멀티칩 모듈의 양호한 실시예에 있어서, 하부 IC 패키지의 몸체의 상면은 패키지의 몸체로부터 층상 시트로의 열전달을 용이하게 하기 위해 양쪽 층상 시트와 밀접하게 접촉하거나, 열도전성 화합물을 통 해 층상 시트에 열적으로 연결되거나, 층상 시트에 매우 근접하게 위치시킨다.
제2 실시예의 패키지 캐리어는 변형된 리드를 포함하며, 각 리드는 방열체로서 기능한다. 각각의 리드의 중심부는 패키지 캐리어의 몸체의 하면상에 있는 제2 패드 어레이 중 하나의 패드에 접합된다. 각 리드의 외측부는 PCB상의 실장/접속 패드에 대한 실장을 위해 성형된다. 각 리드의 내측부는 몸체의 중심 쪽으로 연장된다. 멀티칩 모듈의 양호한 실시예에 있어서, 하부 IC 패키지의 몸체의 상면은 패키지의 몸체로부터 리드로의 열전달을 용이하게 하기 위해 각 리드의 내측부와 밀접하게 접촉하거나, 열도전성 화합물을 통해 리드에 열적으로 연결되거나, 리드에 매우 근접하게 위치시킨다.
제4 실시예의 패키지 캐리어는 단지 하나의 리드 세트만을 포함한다. 제조 공정 중에, 처음부터 패키지 캐리어를 리드프레임의 적절한 위치에 부착하면, 상부 패키지는, 예컨대 땜납 환류 공정에 의해 상기 하나의 리드 세트에 전기적 및 물리적으로 부착된다. 땜납 환류에 이어서, 칩/리드프레임 어셈블리는 패키지로부터 외부 및 하향 양쪽 모두로 연장되는 리드를 가지며, 이에 따라 제1 패키지를 PCB상에 실장할 수 있는 하부 공간을 생성하는 캐리어 실장형 패키지를 구성하기 위해 트리밍(trim) 및 폼밍(form) 공정으로 처리된다.
제5 실시예의 패키지 캐리어는 하나 이상의 볼 그리드 어레이형의 IC 패키지를 실장하도록 적응된다. 모듈은 하나 이상의 볼 그리드 어레이형 패키지를 패키지 캐리어 밑에 있는 PCB상에 실장하도록 구성될 수 있고, 이 패키지 캐리어에는 다른 하나 이상의 볼 그리드 어레이형 패키지가 실장된다.
도 1은 제1 실시예의 패키지 캐리어의 상면을 나타내는 등측도이다.
도 2는 제1 실시예의 패키지 캐리어의 몸체의 등측도로서, 그 몸체의 하부측을 도시하는 도면이다.
도 3은 도 1의 패키지 캐리어의 캐리어 리드의 등측도이다.
도 4는 접지 리드와 전원 리드에 각각 연결되는 제1 및 제2 방열판의 등측도이다.
도 5는 제1 및 제2 집적 회로 패키지에 관한 제1 실시예의 전자 모듈의 분해부를 도시하는 등측도이다.
도 6은 제1 실시예의 전자 모듈의 어셈블리를 도시하는 등측도이다.
도 7은 제2 실시예의 패키지 캐리어의 등측도이다.
도 8은 제2 실시예의 패키지 캐리어 몸체의 등측도로서, 그의 하측면을 도시하는 도면이다.
도 9는 도 7의 패키지 캐리어의 캐리어 리드의 등측도이다.
도 10은 제1 실시예의 패키지 캐리어 또는 제2 실시예의 패키지 캐리어 중 어느 하나의 캐리어 몸체의 상면도이다.
도 11은 제2 실시예의 전자 모듈의 분해부를 도시하는 등측도이다.
도 12는 제2 실시예의 전자 모듈의 어셈블리를 도시하는 등측도이다.
도 13은 몸체없는 캐노피 캐리어의 제작시에 이용되는 리드프레임 세그먼트의 등측도이다.
도 14는 도 13의 리드프레임 세그먼트와 그 위에 실장되는 이중 걸윙(gullwing) IC 패키지의 분해 등측도이다.
도 15는 도 14의 조립된 리드프레임 세그먼트와 IC 패키지의 등측도이다.
도 16은 트리밍 및 폼밍 공정에 후속하여, 그러나 접착막 패치(patch)를 리드의 하면상에 부착하기 전의, 도 15의 조립된 리드프레임 세그먼트와 IC 패키지의 등측도이다.
도 17은 도 16의 완전히 조립된 리드, IC 패키지 및 접착막 패치의 등측도이다.
도 18은 양쪽 모두가 회로 기판의 일부에 실장될, 도 17의 어셈블리와 추가의 IC 패키지의 분해 등측도이다.
도 19는 도 18에 도시하는 요소들의 조립도이다.
도 20는 다수개의 도 19의 어셈블리를 포함하는 DIMM 모듈의 등측도이다.
도 21은 전형적인 볼 그리드 어레이 IC 패키지의 등측도이다.
도 22는 회로 기판상에 실장될, 4개의 볼 그리드 어레이 IC 패키지와 볼 그리드 어레이 IC 패키지를 수용하도록 설계된 이중 패키지 캐리어의 분해 등측도이다.
도 23은 도 22에 도시하는 요소들의 조립도이다.
도 24는 다수개의 도 23의 어셈블리를 포함하는 조립된 DIMM 모듈의 등측도이다.
도 25는 볼 그리드 어레이 IC 패키지를 수용하도록 설계된 단일 패키지 캐리어와 인쇄 회로 기판의 일부에 실장된 이러한 2개의 상기 패키지의 등측도이다.
첨부 도면으로부터 명백한 바와 같이, 본 발명은 회로 밀도를 향상시킨 전자 모듈을 제작하게 할 수 있다. 본 발명은 다양한 응용 분야에 적용될 수 있다. 본 발명의 아주 분명한 이용법은 메모리 모듈의 제작에 있다. 메모리 모듈은 통상 엄격하게 미리 규정된 치수를 갖는 인쇄 회로 기판을 편입하기 때문에, 기판의 실 면적(real estate)을 더욱 효율적으로 이용하면 보다 큰 총 메모리 용량을 갖는 모듈을 생성할 것이다. 본 발명은 관련되어 있지만, 유사하지 않은 IC 패키지들을 밀접하게 연결하는데 이용될 수도 있다. 예를 들어, 마이크로프로세서 칩을 내장한 IC 패키지의 정상부에 고속 캐시 메모리를 내장한 IC 패키지를 실장하는 것이 바람직할 수 있다. 이하, 개선된 전자 모듈의 여러 실시예들을 첨부 도면을 참조하여 상세하게 설명한다.
이제 도 1과 도 2를 참조하면, 제1 실시예의 패키지 캐리어(100)는 상부의 평행한 주평면(102U) 및 하부의 평행한 주평면(102L) 각각을 구비한 절연성 몸체(101)(이하, 캐리어 몸체 또는 칩 캐리어의 몸체라고도 칭함)를 갖는다. 본 발명의 양호한 실시예의 경우, 절연성 몸체는 인쇄 회로 기판을 제작하는데 일반적으로 사용되는 유리 섬유 강화형 플라스틱 재료로 구성된다. 절연성 몸체(101)는 또한 상기 상부의 주평면(102U)에 부착된 제1 실장 패드 어레이(103)를 구비한다. 제1 실장 패드 어레이(103)의 실장 패드(104)는 제1 인쇄 회로 패키지(도 1 및 도 2에 도시되어 있지 않음)의 리드를 수용하도록 개별 성형되고 집합적으로 배열되어 있다. 절연성 몸체(101)는 또한 상기 하부의 주평면(102L)에 부착된 제2 실장 패드 어레이(105)를 포함한다. 제2 실장 패드 어레이(105)의 각 패드(106)는 상부의 주평면(102U)과 하부의 주평면(102L) 사이에서 연장되는 내부 도금된 개구(10)에 의해 상기 제1 실장 패드 어레이(103)의 실장 패드(104)에 연결된다. 패키지 캐리어(100)는 또한 한 세트의 캐리어 리드(108)를 포함하고, 이 캐리어 리드 각각은 제2 실장 패드 어레이(105)의 패드(106)에 도전적으로 접합된다. 캐리어 리드 세트(108)의 개별 리드(108A)(이하, 캐리어 리드라고도 칭함)는 이격되어 있으며 인쇄 회로 기판(도 1 및 도 2에 도시되어 있지 않음)상의 표면 실장용으로 구성되어 있다. 절연성 몸체(101)는 그 각 단부에 절결부(109)를 포함하는 것에 주목하자.
또한, 이 실시예의 캐리어의 경우, 제1 실장 패드 어레이(103)의 2열의 실장 패드(104)간의 간격은 제2 실장 패드 어레이의 2열의 패드(106)간의 간격보다 좁다. 이 간격 차이의 이유는, 패키지 캐리어(100)가 인쇄 회로 기판상에 실장된 제2 집적 회로 패키지 위에 놓여 브리징하는(bridging) 캐노피 또는 플랫폼으로서 간주될 수 있기 때문이다. 따라서, 캐리어 리드(108)의 간격이 보다 넓지 않으면 안되기 때문에, 캐리어 리드는 제2 집적 회로 패키지의 리드의 외측에 실장되어 덮혀진다. 패키지 캐리어(100)는 또한 그의 각 단부에 한 쌍의 커패시터 실장 패드(110)를 포함한다. 각 쌍의 커패시터 실장 패드는 표면 실장 디커플링(decoupling) 커패시터(111)를 수용하도록 크기가 정해지고 이격된다.
이제 도 3을 참조하면, 제1 실시예의 패키지 캐리어(100)의 캐리어 리드 세트(108)는 복수개의 관절형(articulated) 리드(301)를 포함하고, 이 관절형 리드 각각은 제2 실장 패드 어레이(105)의 패드(106)에 개별적으로 부착된다. 리드(301) 의 각각의 외측부는 본질적으로 C자 형상이다. 캐리어 리드 세트(108)는 또한 3개의 한벌 전원 리드(302)를 포함하고, 이 전원 리드(302)는, 방열층으로서도 기능하는 제1 층상 시트(303)를 통해 서로 접속된다. 또한, 3개의 한벌 접지 리드(304)가 캐리어 리드 세트(108)에 포함되고, 이 접지 리드(404)는 방열층으로서도 기능하는 제2 층상 시트(305)를 통하여 서로 접속된다. 제1 층상 시트(303) 및 제2 층상 시트(305) 양쪽 모두는 각각 층상 시트로부터의 열소실을 강화시키는 한 쌍의 연장탭(306)을 편입한다. 절결부(109)는 제1 층상 시트(303) 및 제2 층상 시트(305)의 일부를 노출시키며, 이것에 의해 주변 공기로의 열소실을 돕는다.
도 4는 모든 관절형 리드(301)를 제거한 캐리어 리드 세트(108)를 도시하고 있다. 3개의 전원 리드(302) 및 연관된 상호 접속 방열층(303)은 왼쪽에 도시되고, 3개의 접지 리드(304) 및 연관된 상호 접속 방열층(305)은 오른쪽에 도시된다. 연장탭(306)도 쉽게 볼 수 있다.
이제 도 5를 참조하면, 복수개의 리드(502)를 구비한 제1 집적 회로 패키지(501)는 제1 실시예의 패키지 캐리어(100)의 상부의 주평면(102U)상에 있는 제1 실장 패드 어레이(103)로의 표면 실장을 위해 정렬되게 도시되어 있다. 인쇄 회로 기판(503)은 각각의 실장 패드(505)(이하, 공통 실장 패드라고도 칭함)가 2개의 평행한 열(506L, 506R)로 배열된 제2 실장 패드 어레이(504)를 포함한다. 복수개의 리드(508)(이하, 제2 패키지 리드라고도 칭함)를 구비한 제2 집적 회로 패키지(507)가 제3 실장 패드 어레이(504)로의 표면 실장을 위해 정렬되게 도시되어 있다. 패키지 캐리어(100)도 제2 실장 패드 어레이(504)로의 표면 실장을 위해 정렬되어 있다. 패키지 캐리어는, 그의 캐리어 리드 세트(108)로 구성되는 그의 2열의 리드(108L, 108R)의 공간이 제2 집적 회로 패키지(507)의 한 열의 리드(508)보다 넓게 이격되도록 설계된다. 이러한 배열에 의해, 하나의 캐리어 리드(109)와 하나의 제2 패키지 리드(508)가 인쇄 회로 기판(503)상에서 공통 실장 패드(505)를 공유할 수 있다. 신호 및/또는 전원 입력이 공통인 경우에는, 공통 실장 패드(505)를 분리할 필요가 없다. 그러나, 신호가 상이한 경우(예컨대, 칩 선택 신호)에는, 공통 실장 패드(505)는 상이한 신호 또는 전원 요구를 적합한 리드에 전달할 수 있도록 분리될 수 있다. 패드(505S)가 이러한 분리 패드이다. 제1 집적 회로 패키지(501) 및 제2 집적 회로 패키지(507) 양쪽 모두가 각각 메모리 칩이고 제1 집적 회로 패키지(501)는 패키지 캐리어(100)에 표면 실장되며, 패키지 캐리어(100)와 제2 집적 회로 패키지는 인쇄 회로 기판(503)에 표면 실장되면, 각각의 칩은 신호를 적절한 절반의 패드(505S)로 전송함으로써 개별적으로 선택될 수 있다. 칩 선택 신호를 2개의 동일한 칩으로 경로 결정하는 다른 방법은, (각 패키지상에 통상 여러개 존재하는) 미사용 리드에 대한 패드를 칩 선택 신호 중 하나를 위해 사용하고, 이어서 캐리어 몸체(101)내의 신호를 칩 선택 리드가 접합되는 패드로 재경로 결정한다. 인쇄 회로 기판은 한 쌍의 커패시터 실장 패드(509)를 제2 실장 패드 어레이(504)의 대향 코너에 포함하는 것을 주목하자. 각 쌍의 커패시터 실장 패드는 표면 실장 디커플링 커패시터(111)를 수용하도록 크기가 정해지고 이격된다. 추가적으로, 각 칩에 2개 이상의 커패시터를 사용할 수 있다. 한 쌍의 동일한 메모리 칩의 경우, 칩 선택 입력을 제외한 모든 접속은 수직적으로 중첩되는 것이 명백해야만 한다. 이러한 경우에, 내부 도금된 개구(107)는 제1 실장 패드 어레이(103)의 실장 패드(104)를 제2 실장 패드 어레이(105)의 수직 정렬된 패드(106)와 상호 접속하는데 이용된다. 서로 다른 제1 및 제2 집적 회로 패키지를 사용할 때에는 접속의 재경로 결정을 필요로 할 수 있다. 이것은 인쇄 회로 기판 설계에 이용된 것과 동일한 방법으로 달성될 수 있다. 따라서, 캐리어 몸체(101)의 상부의 주평면(102U)의 표면 및 하부의 주평면(102L)의 표면에 각각 위치하는 제1 실장 패드 어레이(103)와 제2 실장 패드 어레이(105) 사이에는, 트레이스의 하나 이상의 개재층을 캐리어 몸체(101)의 절연성 재료내에 매립한다. 개재층은 또한 내부 도금된 개구와 상호 접속될 수 있다. 이 기술은 인쇄 회로 기판 제조 분야에서 매우 일반적이기 때문에 이 문서에는 그다지 논의할 필요가 없다.
이제 도 6의 조립된 제1 실시예의 전자 모듈(600)을 참조하면, 제2 집적 회로 패키지(507)는 인쇄 회로 기판(503)의 제3 실장 패드 어레이(504)에 표면 실장되고, 제1 실시예의 패키지 캐리어(100)도 제3 실장 패드 어레이(504)에 표면 실장되며, 제1 집적 회로 패키지(501)는 패키지 캐리어(100)의 제1 실장 패드 어레이(103)에 표면 실장된다. 이 어셈블리는 또한 커패시터 실장 패드(110, 509)에 표면 실장된 4개의 디커플링 커패시터를 포함한다.
도 7, 도 8 및 도 9는 조립된 형태(도 7)와 구성 요소 형태(도 8, 도 9) 양쪽 모두에 있어서의 제2 실시예의 패키지 캐리어(700)를 도시하고 있다. 제1 실시 예의 패키지 캐리어(100)와 제2 실시예의 패키지 캐리어(700)의 주된 차이는 리드(701)의 형상이다. 각 리드에는 방열체로서 기능하는 가늘고 긴 부분이 있다는 것에 주목하자. 제1 실시예의 패키지 캐리어(100)의 경우에서와 마찬가지로, 전원 리드와 접지 리드 중 어느 하나에 연결되는 층상 시트는 없다. 도 8은, 절연성 캐리어 몸체(100)의 하측을 도시하고, 이것은 이 경우에 있어서, 제1 실시예의 패키지 캐리어(100)의 것과 동일하다.
이제 도 10을 참조하면, 제1 실시예의 칩 캐리어 또는 제2 실시예의 칩 캐리어 중 어느 하나의 몸체의 상면도는 디커플링 커패시터 실장 패드(110, 509: 도 5, 도 6)에 대한 트레이스의 경로 결정을 위한 하나의 구성을 도시하고 있다. 트레이스(1001)는 패드(110A/509A)를 제1 실장 패드 어레이(103)의 전원 실장 패드(104P)에 연결하는 반면, 트레이스(1002)는 패드(110B/509B)를 제1 실장 패드 어레이(103)의 접지 실장 패드(104G)에 연결한다. 마찬가지로, 트레이스(1003)는 패드(110C/509C)를 제1 실장 패드 어레이(103)의 접지 실장 패드(104G)에 연결하며, 트레이스(1004)는 패드(110D/509D)를 제1 실장 패드 어레이(103)의 전원 실장 패드(104P)에 연결한다.
이제 도 11의 분해도를 참조하면, 복수개의 리드(502)를 구비한 제1 집적 회로 패키지(501)는 제2 실시예의 패키지 캐리어(700)의 상부의 주평면(102U)상에 있는 제1 실장 패드 어레이(103)로 표면 실장하기 위해 정렬되어 있는 것을 도시하고 있다. 인쇄 회로 기판(503)은 각각의 실장 패드(505)가 2개의 평행한 열(506L, 506R)로 배열된 제2 실장 패드 어레이(504)를 포함한다. 복수개의 리드(508)를 구비한 제2 집적 회로 패키지(507)는 제2 실장 패드 어레이(504)에 표면 실장되도록 정렬되게 도시되어 있다. 제2 실시예의 패키지 캐리어(700)도 제2 실장 패드 어레이에 표면 실장되도록 정렬되어 있다.
이제 도 12의 조립된 제2 실시예의 전자 모듈(1200)을 참조하면, 제2 집적 회로 패키지(507)는 인쇄 회로 기판(503)의 제2 실장 패드 어레이(504)에 표면 실장되고, 제2 실시예의 패키지 캐리어(700)도 제2 실장 패드 어레이(504)에 표면 실장되며, 제1 집적 회로 패키지(501)는 패키지 캐리어(100)의 제1 실장 패드 어레이(103)에 표면 실장된다. 이 어셈블리는 또한 커패시터 실장 패드(110, 509)에 표면 실장되는 4개의 디커플링 커패시터(111)를 포함한다.
이제 도 13을 참조하면, 몸체없는 캐노피 캐피어의 제작에 이용되는 리드프레임 세그먼트(1300)는 한 쌍의 프레임 레일(131), 한 쌍의 레일 연결 부재(1302), 좌측 그룹에 배열된 한 세트의 리드(1303L) 및 우측 그룹에 배열된 한 세트의 리드(1303R)를 포함한다. 각 그룹의 리드는 서로 접속되고 커넥터 링크(1304)에 의해 레일 연결 부재(1302)에 접속된다. 전체 리드프레임의 스트립은 이러한 많은 리드프레임 세그먼트(1300)을 포함할 수 있는 것을 이해하여야 한다.
이제 도 14 및 도 15를 참조하면, 이중 열의 걸윙(gullwing) 리드(502)를 구비한 IC 패키지가 전술한 리드프레임 세그먼트(1300)에 배치되어 있다. 도 14에서 점선은 리드프레임 세그먼트(1300)에 대한 IC 패키지(501)의 후속하는 실장 위치를 표시한다.
이제 도 15를 참조하면, IC 패키지(501)는, 예컨대 땜납 환류 단계를 통하여 리드프레임 세그먼트(1300)에 부착되었다. IC 패키지(501)의 걸윙 리드(502)가 커넥터 링크(1304) 내부에 배치되는 것에 주목하자.
이제 도 16을 참조하면, 도 15의 어셈블리는 리드와 레일 연결 부재(1302)를 상호 접속한 커넥터 링크(1304)를 천공하고 있는 동안, 트리밍 및 폼밍 공정을 거쳤고, 이에 따라 각 IC 패키지(501)와 그의 부착된 리드(1303)가 싱귤레이팅(singulating)된다. 리드(1303)는 사실상, 몸체없는 캐노피형 캐리어를 생성하는 단계 중에 형성되었다. 열전도성이고, 전기 절연성이며, 열경화성인 하나의 테이프일 수 있는 접착막 스트립(1601)(이하, 접착막 패치라고도 칭함)이 그 어셈블리의 하측면에 부착하기 위해 준비되어 있다. 상세하게는, 접착막 스트립(1601)은 리드(1303)의 하면에 부착된다. 이 접착막 스트립(1601)의 존재는 트리밍 및 폼밍/싱귤레이션 단계가 완료된 후에 조차도, 어셈블리의 재처리를 실현 가능하게 만든다.
이제 도 17을 참조하면, 접착막 패치(1601)가 리드(1303)의 하면에 부착되어 있다. IC 패키지(501), 부착된 캐노피(또는 캐리어), 리드(1303) 및 접착막 스트립(1601)으로 구성된 IC 패키지 어셈블리(1701)가 이제 인쇄 회로 기판상에 실장하기 위해 준비되어 있다.
이제 도 18을 참조하면, 도 17의 IC 패키지 어셈블리(1701)는 다른 IC 패키지(507) 위에 배치되고, 그 IC 패키지(507)는 인쇄 회로 기판(503)의 일부상에 배치되게 도시되어 있다. 도 5에 도시하는 실시예의 경우와 마찬가지로, IC 패키지 어셈블리(501)와 IC 패키지(507) 양쪽 모두의 리드는 2개의 평행한 열(506L, 506R)로 배열된 실장 패드 어레이(504)의 패드에 표면 실장된다. 디커플링 커패시터(111)도 인쇄 회로 기판(503)에 표면 실장되도록 배치되게 도시되어 있다.
이제 도 19의 조립된 제3 실시예의 전자 모듈(1900)을 참조하면, 도 18에 도시하는 각각의 요소들이 인쇄 회로 기판부(503)상에 조립되어 있다. 도 20은 단일 DIMM 모듈(2001)에 편입된 8개의 도 18의 어셈블리를 도시하고 있다. DIMM 모듈은 일반적으로 개인용 컴퓨터의 메모리 확장 보드로서 사용된다.
이제 도 21을 참조하면, 캐노피형 패키지 캐리어는 또한 볼 그리드 어레이형 IC 패키지를 편입할 수 있다. 각각의 볼 그리드 어레이 IC 패키지(2100)는 금속볼(2102)[바람직하게는 금(gold)] 각각이 접합 또는 땜납 환류 부착되어 있는 복수개의 접속 요소(이 경우에는, 패드)(2101)를 구비한다.
이제 도 22를 참조하면, 패키지 캐리어(2201)는 그 위에 실장용으로 배치되어 있는 한 쌍의 볼 그리드 어레이 IC 패키지(도 22에서는 2100A 및 2100B)를 실장하도록 적응되어 있다. 금속볼(2102) 각각은 패키지 캐리어(2201)의 대응 패드(2202)에 물리적으로 및 전기적으로 접합될 것이다. 접합은 땜납 환류를 통해, 진동 에너지 입력을 통해 또는 소정의 다른 알려진 기술에 의해 이루어질 수 있다. 마찬가지로, 한 쌍의 볼 그리드 어레이 IC 패키지(2100C, 2100D)는 인쇄 회로 기판(2203)의 일부상이고 패키지 캐리어(2201) 밑에 실장되게 위치된다. 인쇄 회로 기판(2203)은 패키지 캐리어(2201)가 독점적으로 사용하는 실장 패드 어레이(2204)를 포함하는 것에 주목하자. 하부의 볼 그리드 어레이 IC 패키지(2100C, 2100D) 각각은 그들 자체의 실장 패드 어레이(2205C, 2205D)를 통하여 인쇄 회로 기판 회로부(도시되어 있지 않음)와 인터페이싱된다.
이제 도 23의 조립된 제4 실시예의 전자 모듈(2300)을 참조하면, 도 22에 도시하는 구성 요소들의 어셈블리의 결과는 2개의 추가의 볼 그리드 어레이형 패키지(2100A, 2100B)가 실장된 패키지 캐리어(2201)에 의해 덮힌 2개의 볼 그리드 어레이형 패키지(2100C, 2100D)를 갖는 인쇄 회로 기판 어셈블리를 생성한다. 도 24는 단일 DIMM 모듈(2400)에 편입된 8개의 도 23의 어셈블리를 도시하고 있다.
이제 도 25를 참조하면, 조립된 제5 실시예의 전자 모듈(2500)은 단일 볼 그리드 어레이 IC 패키지(2501A)만 수용하도록 패키지 캐리어(2501)를 설계한 것만 제외하면, 도 23의 것과 유사하다. 추가의 볼 그리드 어레이 IC 패키지(2501B)는 패키지 캐리어(2501) 밑에 배치된다. 패키지 캐리어(2501)와 볼 그리드 어레이 IC 패키지(2501B) 양쪽 모두는 인쇄 회로 기판에 접합되고 2개의 이러한 패키지는 인쇄 회로 기판의 일부에 실장된다.
지금까지 본 발명의 여러개의 단일 실시예들만 설명하였지만, 당업자라면 이후의 첨부 특허 청구 범위와 같은 본 발명의 범위와 사상으로부터 벗어나는 일없이 변형 및 변경이 가능함을 이해할 것이다. 예를 들어, 2개의 기본 실시예의 많은 변형예가 가능하다. 예를 들어, 표면 실장 IC 패키지의 리드를 변화시킬 수 있다. 또한, 캐리어 리드의 외측부의 형상은 본 명세서에 기재한 "C"자 형상으로부터 변화시킬 수도 있다. 현재, 2가지 유형의 리드를 가장 일반적으로 표면 실장 요소용으로 사용하고 있다. 그 중 하나가 "J"자 형상이고, 다른 하나는 "S"자 형상이다. "S" 또는 걸윙 형상의 리드가 점점 더 폭넓게 이용되고 있다. 표면 실장 요소용 리드의 다른 유형들도 개발할 수 있다. 예를 들어, 버트 조인트(butt-joint) 리드는 최소의 공간량으로 접속을 제공하기 때문에 흔하게 사용되고 있다. 이러한 리드들의 단부만이 커넥터 패드에 납땜된다. 본 발명은 구성 요소의 어느 하나 구성 요소 상에서 또는 칩 캐리어(101)상에서 이용되는 리드의 유형에 의해 한정된다고 생각되어서는 안된다. 리드의 유형은 하나의 모듈을 포함하는 구성 요소들 간에 혼합되어도 좋다. 따라서, 다수의 상이한 리드 조합을 구비하는 어셈블리가 가능하다. 스펙트럼의 일단부에서는, 패키지와 캐리어 양쪽 모두가 "C"자 형상의 리드 또는 "J"자 형상의 리드를 사용할 있다. 타단부에서는, 모든 요소가 "S"자 형상의 리드를 사용한다. 이들 2개의 극단 사이에서는, 요소 각각은 표면 실장 구성 요소를 위해 현재 이용 가능한 3개의 리드들 중 하나의 리드뿐만 아니라, 개발할 수 있는 리드를 사용할 수 있다. 또한, 구성 요소의 표면 실장은 통상적으로 땜납 환류 공정을 수반하는데, 이 땜납 환류 공정에서 리드 패드 및/또는 실장 패드가 땜납 유제로 피복된다. 이어서, 그 요소들은 조립되고, 그 어셈블리는 오븐에서 환류 단계를 거친다. 그러므로, 리드는 실장 패드에 도전성으로 접합된다. 리드를 실장 패드에 접합하기 위한 다른 공지된 기술이 있다. 금속볼(통상적으로, 금)을 실장 패드 각각에 배치하고, 리드를 각 볼의 정상부에 배치하며, 자외선 에너지를 사용하여 각 볼을 그의 연관된 패드와 리드 양쪽 모두에 용화시키는 것은 또 다른 표면 실장의 선택 사항이다.

Claims (30)

  1. 적어도 하나의 패키지를 각 세트가 구비하고, 집적 회로 칩을 포함한 패키지 몸체와, 상기 집적 회로 칩에 연결되는 복수개의 접속 요소를 각 패키지가 구비하는 제1 및 제2 세트 IC 패키지와,
    상기 제1 세트 IC 패키지의 적어도 하나의 패키지의 접속 요소를 그것에 도전성으로 접합하기 위한 적어도 하나의 실장 배치를 그 위에 갖는 캐리어를 구비한 적어도 하나의 IC 패키지 유닛으로서, 상기 적어도 하나의 캐리어는 상기 실장 배치로부터 외부 및 하향으로 연장되는 한 세트의 캐리어 리드도 구비하며, 이것에 의해 상기 제2 세트 IC 패키지가 그 내부에 장착될 수 있는 오목부를 형성하는 것인 적어도 하나의 IC 패키지 유닛과,
    적어도 하나의 표면 실장 패드 어레이를 그 위에 구비하는 인쇄 회로 기판으로서, 상기 적어도 하나의 패드 어레이는 상기 적어도 하나의 IC 패키지 유닛의 캐리어 리드와 상기 장착된 제2 세트 IC 패키지의 적어도 하나의 패키지의 접속 요소 양쪽 모두를 그것에 도전성으로 접합하는 것인 인쇄 회로 기판을 포함하고,
    상기 캐리어는 상부의 평행한 주평면 및 하부의 평행한 주평면을 구비한 절연성 캐리어 몸체를 포함하고, 상기 실장 배치는 상기 상부의 주평면에 위치하며, 상기 캐리어 리드는 상기 하부의 주평면에 부착되고, 상기 캐리어 리드와 상기 실장 배치간의 전기 접속은 상기 상부의 주평면과 상기 하부의 주평면 사이에서 연장되는 도전성으로 도금된 개구에 의해 제공되는 것인 전자 모듈.
  2. 제1항에 있어서, 상기 캐리어는 상기 제1 세트 IC 패키지의 적어도 하나의 패키지의 접속 요소가 도전성으로 접합된 한 세트의 리드만을 포함하는 것인 전자 모듈.
  3. 제2항에 있어서, 상기 실장 배치 밑의 모든 상기 리드에 접합된 접착막 스트립을 더 포함하는 전자 모듈.
  4. 제3항에 있어서, 상기 접착막 스트립은 열전도성 절연 재료인 것인 전자 모듈.
  5. 제4항에 있어서, 상기 접착막 스트립은 상기 장착된 제2 세트 IC 패키지와 접촉하는 것인 전자 모듈.
  6. 삭제
  7. 제1항에 있어서, 상기 제1 및 제2 세트 IC 패키지 각각은 볼 그리드 어레이 유형의 것이며, 상기 인쇄 회로 기판 상에 있는 적어도 하나의 표면 실장 패드 어레이의 별도의 패드는 상기 적어도 하나의 IC 패키지 유닛과 상기 장착된 제2 세트 IC 패키지를 실장하기 위해 사용되는 것인 전자 모듈.
  8. 제1항에 있어서, 상기 적어도 하나의 IC 패키지 유닛에 실장되는 적어도 하나의 디커플링 커패시터를 더 포함하는 전자 모듈.
  9. 제1항에 있어서, 각각의 캐리어 리드는 상기 하부의 주평면에 평행하고 연관되는 층상 연장부를 포함하는 것인 전자 모듈.
  10. 제9항에 있어서, 상기 제1 세트 IC 패키지의 동작 중에, 접지 전위 또는 전원 전위 중 어느 하나의 전위에 있도록 설계된 이들 캐리어 리드만이 방열체로서 기능하는 층상 연장부를 구비하는 것인 전자 모듈.
  11. 제1항에 있어서, 상기 절연성 몸체는 유리 섬유 강화형 플라스틱 재료로 구성되는 것인 전자 모듈.
  12. 제1항에 있어서, 단일 표면 실장 패드 어레이는 상기 적어도 하나의 IC 패키지 유닛과 상기 장착된 제2 세트 IC 패키지 양쪽 모두를 접합하기 위해 사용되는 것인 전자 모듈.
  13. 제12항에 있어서, 상기 표면 실장 패드 어레이의 적어도 하나의 패드는 상기 제1 세트 IC 패키지와 제2 세트 IC 패키지의 대응 접속 요소가 특유의 신호를 수신할 수 있도록 분리되는 것인 전자 모듈.
  14. 제1항에 있어서, 단일 표면 실장 패드 어레이는 상기 적어도 하나의 IC 패키지 유닛과 상기 장착된 제2 세트 IC 패키지 양쪽 모두를 접합하기 위해 사용되고, 특유의 신호는 상기 신호들 중 적어도 하나의 신호를 상기 제2 세트 IC 패키지상의 미사용 접속 요소 위치로 경로 결정하고, 이어서 상기 캐리어 몸체내의 신호를 상기 제1 세트 IC 패키지상의 원하는 접속 요소에 대한 적절한 접합 배치로 재경로 결정함으로써, 제1 세트 IC 패키지와, 상기 제1 세트 IC 패키지가 접합된 상기 적어도 하나의 IC 패키지 유닛내에 장착된 제2 세트 IC 패키지의 대응 접속 요소로 공급되는 것인 전자 모듈.
  15. 제1항에 있어서, 상기 제1 세트 IC 패키지와 상기 제2 세트 IC 패키지는 크기가 동일하고 기능적으로도 동일한 것인 전자 모듈.
  16. 적어도 하나의 패키지를 각 세트가 구비하고, 집적 회로 칩을 포함한 패키지 몸체와, 상기 집적 회로칩에 연결되는 복수개의 접속 요소를 각 패키지가 구비하는 제1 및 제2 세트 IC 패키지와,
    상기 제1 세트 IC 패키지의 적어도 하나의 패키지의 접속 요소에 대한 접합 배치를 갖는 캐리어를 구비한 적어도 하나의 IC 패키지 유닛으로서, 모든 접합 배치는 공통 평면에 존재하고, 상기 캐리어는 캐리어 리드 각각이 접합 배치에 전기적으로 연결되는 한 세트의 캐리어 리드로 구비하며, 상기 캐리어 리드가 상기 공통 평면으로부터 하향으로 연장되고, 이것에 의해 상기 제2 세트 IC 패키지가 장착될 수 있는 오목부를 형성하는 것인 적어도 하나의 IC 패키지 유닛과,
    적어도 하나의 표면 실장 패드 어레이를 그 위에 구비하는 인쇄 회로 기판으로서, 각각의 표면 실장 패드 어레이는 상기 적어도 하나의 IC 패키지 유닛의 캐리어 리드와 상기 장착된 제2 세트 IC 패키지의 적어도 하나의 패키지의 접속 요소 양쪽 모두를 그것에 도전성으로 접합하는 것인 인쇄 회로 기판을 포함하고,
    상기 캐리어는 상부의 평행한 주평면 및 하부의 평행한 주평면을 구비한 절연성 캐리어 몸체를 포함하고, 상기 접합 배치는 상기 상부의 주평면에 위치하며, 상기 캐리어 리드는 상기 하부의 주평면에 부착되고, 상기 캐리어 리드와 상기 접합 배치간의 전기 접속은 상기 상부의 평행한 주평면 및 하부의 주평면 사이에서 연장되는 도전성으로 도금된 개구에 의해 달성되는 것인 전자 모듈.
  17. 제16항에 있어서, 상기 캐리어는 상기 제1 세트 IC 패키지의 적어도 하나의 패키지의 접속 요소가 도전성으로 접합되는 한 세트의 리드만을 포함하는 것인 전자 모듈.
  18. 제17항에 있어서, 상기 실장 배치 밑의 모든 리드에 접합된 접착성 절연막 스트립을 더 포함하는 전자 모듈.
  19. 제18항에 있어서, 상기 접착막 스트립은 열전도성 재료인 것인 전자 모듈.
  20. 제19항에 있어서, 상기 접착막 스트립은 상기 장착된 제2 세트 IC 패키지와 접촉하는 것인 전자 모듈.
  21. 삭제
  22. 제16항에 있어서, 상기 제1 및 제2 세트 IC 패키지 각각은 볼 그리드 어레이 유형의 것이며, 상기 인쇄 회로 기판상에 있는 상기 적어도 하나의 표면 실장 패드 어레이의 별도의 패드는 상기 적어도 하나의 IC 패키지 유닛과 상기 장착된 제2 세트 IC 패키지를 실장하기 위해 사용되는 것인 전자 모듈.
  23. 제16항에 있어서, 상기 적어도 하나의 IC 패키지 유닛에 실장된 적어도 하나의 디커플링 커패시터를 더 포함하는 전자 모듈.
  24. 제16항에 있어서, 각각의 캐리어 리드는 상기 하부의 주평면에 평행하고 연관된 층상 연장부를 포함하는 것인 전자 모듈.
  25. 제24항에 있어서, 상기 제1 세트 IC 패키지의 동작 중에, 접지 전위 또는 전원 전위 중 어느 하나의 전위에 있도록 설계된 이들 캐리어 리드만이 방열체로서 기능하는 상기 층상 연장부를 구비하는 것인 전자 모듈.
  26. 제16항에 있어서, 상기 절연성 몸체는 유리 섬유 강화형 플라스틱 재료로 형성되는 것인 전자 모듈.
  27. 제16항에 있어서, 상기 상부의 주평면상에 있으며, 각 쌍이 크기가 같고 디커플링 커패시터를 수용하기 위해 이격되어 있는 것인 적어도 한 쌍의 커패시터 실장 패드를 더 포함하는 전자 모듈.
  28. 제16항에 있어서, 단일 표면 실장 패드 어레이는 상기 적어도 하나의 IC 패키지 유닛과 상기 장착된 제2 세트 IC 패키지 양쪽 모두를 접합하기 위해 사용되는 것인 전자 모듈.
  29. 제28항에 있어서, 상기 표면 실장 패드 어레이 중 적어도 하나의 패드는 상기 제1 세트 IC 패키지와 제2 세트 IC 패키지의 대응 접속 요소들이 특유의 신호를 수신할 수 있도록 분리되는 것인 전자 모듈.
  30. 제16항에 있어서, 단일 표면 실장 패드 어레이는 상기 적어도 하나의 IC 패키지 유닛과 장착된 제2 세트 IC 패키지 양쪽 모두를 접합하기 위해 사용되고, 특유의 신호는 상기 신호들 중 적어도 하나의 신호를 제2 세트 IC 패키지상의 미사용 접속 요소 위치로 경로 결정하고, 이어서 상기 캐리어 몸체내의 신호를 상기 제1 세트 IC 패키지상의 원하는 접속 요소에 대한 적절한 접합 배치로 재경로 결정함으로써, 제1 세트 IC 패키지와, 상기 제1 세트 IC 패키지가 접합된 상기 적어도 하나의 IC 패키지 유닛내에 장착된 제2 세트 IC 패키지의 대응 접속 요소에 공급되는 것인 전자 모듈.
KR1020037005309A 2000-10-16 2001-10-16 캐노피형 캐리어를 구비한 전자 모듈 KR100628286B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/688,499 US6545868B1 (en) 2000-03-13 2000-10-16 Electronic module having canopy-type carriers
US09/688,499 2000-10-16
PCT/US2001/032330 WO2002033752A2 (en) 2000-10-16 2001-10-16 Electronic module having canopy-type carriers

Publications (2)

Publication Number Publication Date
KR20030071763A KR20030071763A (ko) 2003-09-06
KR100628286B1 true KR100628286B1 (ko) 2006-09-27

Family

ID=24764663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037005309A KR100628286B1 (ko) 2000-10-16 2001-10-16 캐노피형 캐리어를 구비한 전자 모듈

Country Status (10)

Country Link
US (2) US6545868B1 (ko)
EP (1) EP1327265B1 (ko)
JP (2) JP2004523882A (ko)
KR (1) KR100628286B1 (ko)
CN (1) CN1685508B (ko)
AT (1) ATE427561T1 (ko)
AU (1) AU2002213295A1 (ko)
DE (1) DE60138205D1 (ko)
HK (1) HK1057645A1 (ko)
WO (1) WO2002033752A2 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US6713854B1 (en) * 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
US6545868B1 (en) * 2000-03-13 2003-04-08 Legacy Electronics, Inc. Electronic module having canopy-type carriers
US7337522B2 (en) * 2000-10-16 2008-03-04 Legacy Electronics, Inc. Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
EP1378152A4 (en) * 2001-03-14 2006-02-01 Legacy Electronics Inc METHOD AND DEVICE FOR PREPARING A PCB WITH A THREE-DIMENSIONAL ARRAY OF SEMICONDUCTOR CHIPS USED ON THE SURFACE
US6944292B2 (en) * 2001-03-22 2005-09-13 Adc Telecommunications, Inc. Insulation strip for a pots splitter card
JP2004222486A (ja) * 2002-12-27 2004-08-05 Murata Mfg Co Ltd スイッチング電源モジュール
US6924437B1 (en) 2003-04-10 2005-08-02 Cisco Technology, Inc. Techniques for coupling an object to a circuit board using a surface mount coupling device
US7180165B2 (en) 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
TWI237889B (en) * 2004-01-16 2005-08-11 Optimum Care Int Tech Inc Chip leadframe module
TWM256012U (en) * 2004-03-04 2005-01-21 Carry Computer Eng Co Ltd USB connector with card detector
DE102004012979B4 (de) * 2004-03-16 2009-05-20 Infineon Technologies Ag Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls
US20060051912A1 (en) * 2004-09-09 2006-03-09 Ati Technologies Inc. Method and apparatus for a stacked die configuration
US7321493B2 (en) * 2004-12-01 2008-01-22 Cisco Technology, Inc. Techniques for attaching a heatsink to a circuit board using anchors which install from an underside of the circuit board
US7324344B2 (en) * 2004-12-01 2008-01-29 Cisco Technology, Inc. Techniques for attaching a heatsink to a circuit board using anchors which install from an underside of the circuit board
KR100688514B1 (ko) * 2005-01-05 2007-03-02 삼성전자주식회사 다른 종류의 ｍｃｐ를 탑재한 메모리 모듈
WO2006076381A2 (en) * 2005-01-12 2006-07-20 Legacy Electronics, Inc. Radial circuit board, system, and methods
US7709943B2 (en) * 2005-02-14 2010-05-04 Daniel Michaels Stacked ball grid array package module utilizing one or more interposer layers
KR100725458B1 (ko) 2005-12-23 2007-06-07 삼성전자주식회사 온도 보상 셀프 리프레시 신호를 공유하는 멀티 칩 패키지
CN101356442B (zh) 2006-01-05 2012-02-01 旭化成电子材料元件株式会社 加速度测量装置
CN101266965B (zh) * 2007-03-15 2010-06-16 卓恩民 半导体封装体堆叠结构及其制法
EP3324505B1 (en) 2007-10-15 2023-06-07 Ampt, Llc Systems for highly efficient solar power
US7919953B2 (en) * 2007-10-23 2011-04-05 Ampt, Llc Solar power capacitor alternative switch circuitry system for enhanced capacitor life
WO2010042124A1 (en) * 2008-10-10 2010-04-15 Ampt, Llc Novel solar power circuits and powering methods
WO2010120315A1 (en) 2009-04-17 2010-10-21 Ampt, Llc Methods and apparatus for adaptive operation of solar power systems
US9466737B2 (en) 2009-10-19 2016-10-11 Ampt, Llc Solar panel string converter topology
US9397497B2 (en) 2013-03-15 2016-07-19 Ampt, Llc High efficiency interleaved solar power supply system
GB2532869A (en) * 2013-08-28 2016-06-01 Qubeicon Ltd Semiconductor die and package jigsaw submount
CN108565251A (zh) * 2018-05-15 2018-09-21 华为技术有限公司 系统级封装模块及其封装方法、终端设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4398235A (en) * 1980-09-11 1983-08-09 General Motors Corporation Vertical integrated circuit package integration
US4632293A (en) * 1985-09-03 1986-12-30 Feinstein Dov Y Method of upgrading memory boards
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US5191404A (en) * 1989-12-20 1993-03-02 Digital Equipment Corporation High density memory array packaging
US5377077A (en) * 1990-08-01 1994-12-27 Staktek Corporation Ultra high density integrated circuit packages method and apparatus
US5455740A (en) * 1994-03-07 1995-10-03 Staktek Corporation Bus communication system for stacked high density integrated circuit packages
US5652462A (en) * 1993-04-05 1997-07-29 Matsushita Electric Industrial Co., Ltd. Multilevel semiconductor integrated circuit device
KR0147259B1 (ko) * 1994-10-27 1998-08-01 김광호 적층형 패키지 및 그 제조방법
US5754408A (en) * 1995-11-29 1998-05-19 Mitsubishi Semiconductor America, Inc. Stackable double-density integrated circuit assemblies
JPH09214097A (ja) * 1996-02-06 1997-08-15 Toshiba Corp プリント回路基板
JPH1197619A (ja) * 1997-07-25 1999-04-09 Oki Electric Ind Co Ltd 半導体装置及びその製造方法と実装方法
KR100266693B1 (ko) * 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
GB2364440B (en) * 1999-05-07 2004-05-26 Seagate Technology Llc Surface mount ic stacking method and device
US6545868B1 (en) * 2000-03-13 2003-04-08 Legacy Electronics, Inc. Electronic module having canopy-type carriers

Also Published As

Publication number Publication date
ATE427561T1 (de) 2009-04-15
JP2004235606A (ja) 2004-08-19
CN1685508A (zh) 2005-10-19
AU2002213295A1 (en) 2002-04-29
EP1327265B1 (en) 2009-04-01
CN1685508B (zh) 2010-06-16
WO2002033752A2 (en) 2002-04-25
US20030137808A1 (en) 2003-07-24
KR20030071763A (ko) 2003-09-06
HK1057645A1 (en) 2004-04-08
EP1327265A2 (en) 2003-07-16
JP2004523882A (ja) 2004-08-05
DE60138205D1 (de) 2009-05-14
US6545868B1 (en) 2003-04-08
WO2002033752A3 (en) 2003-03-13

Similar Documents

Publication Publication Date Title
KR100628286B1 (ko) 캐노피형 캐리어를 구비한 전자 모듈
KR100645861B1 (ko) 캐리어 기반형 전자 모듈
EP1264347B1 (en) Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
US6908792B2 (en) Chip stack with differing chip package types
US6841855B2 (en) Electronic package having a flexible substrate with ends connected to one another
US7279797B2 (en) Module assembly and method for stacked BGA packages
US5798564A (en) Multiple chip module apparatus having dual sided substrate
US6313998B1 (en) Circuit board assembly having a three dimensional array of integrated circuit packages
US7709943B2 (en) Stacked ball grid array package module utilizing one or more interposer layers
US6608763B1 (en) Stacking system and method
US20060138630A1 (en) Stacked ball grid array packages
US5220491A (en) High packing density module board and electronic device having such module board
US7768117B2 (en) Microelectronic package having interconnected redistribution paths
US6295220B1 (en) Memory bar and related circuits and methods
JPH098462A (ja) プリント多層配線基板モジュール
WO1996032746A1 (en) Integrated circuit packages

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100908

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee