JP2004235606A - キャノピー型キャリアを有する電子モジュール - Google Patents
キャノピー型キャリアを有する電子モジュール Download PDFInfo
- Publication number
- JP2004235606A JP2004235606A JP2003191521A JP2003191521A JP2004235606A JP 2004235606 A JP2004235606 A JP 2004235606A JP 2003191521 A JP2003191521 A JP 2003191521A JP 2003191521 A JP2003191521 A JP 2003191521A JP 2004235606 A JP2004235606 A JP 2004235606A
- Authority
- JP
- Japan
- Prior art keywords
- package
- carrier
- leads
- mounting
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1094—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10659—Different types of terminals for the same component, e.g. solder balls combined with leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/10886—Other details
- H05K2201/10924—Leads formed from a punched metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Casings For Electric Apparatus (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Credit Cards Or The Like (AREA)
Abstract
【解決手段】マルチチップモジュールは複数のICパッケージユニットが実装される電気的な相互接続パッドのアレイを有する主要な回路基板を含む。各ICパッケージユニットは、一対のICパッケージを含む。この一対のICパッケージの双方は、パッケージキャリアの対向する側に実装される。パッケージユニットは、主要な回路基板の一方側または両側上に実装され得る。本発明の第一の主要な実施形態は、一対の主要平面を有する層状のパッケージキャリアを採用する。各表面は、電気的な接触パッドを組み込む。一つのICパッケージは、パッケージのリード線を平面上の接触パッドで相互接続することによって、各主要平面上に表面実装され、ICパッケージユニットを形成する
【選択図】 図23
Description
(発明の分野)
本発明は、マルチチップ電子モジュールの製造に関し、より詳細には、多重集積回路パッケージをプリント回路基板に実装するための方法および装置に関する。この発明は、さらに、集積回路パッケージの三次元の配列を有する高密度のメモリモジュールに関する。
【0002】
(発明の背景)
半導体メモリに対する需要は、高度な弾力性である。一方で、このようなメモリがコンピュータシステムの全コストに比べて比較的安価である場合に、ほとんど飽きない需要が結果として生じ、コンピュータ製造者は、平均的なプログラムの使用に要求される量を大きく越えるメインメモリを各システムにインストールする傾向がある。他方で、それが高価である場合、製造者は、通常、平均的なプログラムの要求をほんのわずかに満たす量を各システムにインストールする。このため、コンピュータの販売価格は、低レベルに維持され得るが、エンドユーザは、コンピュータのメインメモリをアップグレードしなければならないことをすぐに見出し得る。
【0003】
大容量のランダムアクセスコンピュータメモリに対する絶えず増加する需要、および増加するコンパクトなコンピュータの成長する需要は、ビット毎のコストを低減するために半導体製造者の役割についての動機と結びついて、ほぼ3年毎に回路密度を4倍にするだけではなく、回路チップのパッケージングおよび実装の効率的な技術が増加することにつながる。1980年代の後期になるまで、半導体メモリチップは、通常、デュアルラインピンパッケージ(DIPP)としてパッケージングされていた。これらのDIPPパッケージのピンは、一般に、メイン回路基板(例えば、マザーボード)内のスルーホールに直接半田付けされるか、または、そのDIPPパッケージのピンは、順に、メイン回路基板内のスルーホール内に半田付けされたソケットに挿入されていた。表面実装技術の出現により、従来のプリント回路基板上のメッキされたスルーホールは、導電性の実装パッドに取って代わられている。Small Outline J−lead(SOJ)パッケージは、Thin Small Outline Packages(TSOPs)につながっている。隣接表面の実装ピンの中央間のピッチまたは空間は、従来のスルーホールコンポーネントに対する従来の0.10インチ空間より顕著に小さいため、表面実装チップは、対応する従来のチップよりかなり小さくなる傾向があり、このため、プリント回路基板上の空間を占める空間がより小さくなる。さらに、スルーホールは、もはや必要がないので、表面実装技術は、それ自体で、プリント回路基板の両面上のコンポーネントの実装の役に立つ。表面実装パッケージを両面で利用するメモリモジュールが標準になっている。初期のシングルラインメモリモジュール(SIMM)および現在用いられているデュアルラインメモリモジュール(DIMM)がマザーボード上のソケットに挿入される。
【0004】
パッケージング密度は、複数の集積回路(IC)チップ(メモリチップ等)が三次元配列にスタックされるモジュールを組み立てることによって、ある程度劇的に増加され得る。一般的な規則として、チップの三次元スタックは、複雑で非標準のパッケージング方法を要求する。
【0005】
ICチップの垂直スタックの一例が、Floyd Eideへの米国特許第4,956,694号(名称、INTEGRATED CIRCUIT CHIPSTACKING)によって提供される。複数の集積回路がパッケージキャリア内にパッケージされ、プリント回路基板上で、他方の頂部上に一方をスタックされる。チップ選択端子を除き、チップ上の全ての他の同様の端子が平行に接続される。
【0006】
チップスタックの別の例が、Foxらへの米国特許第5,128,831号(名称、HIGH−DENSITY ELECTRONIC PACKAGE COMPRISING STACKED SUB−MODULES WHICH ARE ELECTRICALLY INTERCONNECTED BY SOLDER−FIELD VIAS)において与えられる。パッケージは、個々にテスト可能なサブモジュールから組み立てられ、そのサブモジュールのそれぞれは、そこに結合された単一のチップを有する。サブモジュールは、フレーム状のスペーサと交互に配置される。サブモジュールおよびスペーサの双方は、位置合わせ可能なバイアス(vias)を有し、このバイアスは、相互接続を種々のサブモジュール間に提供する。
【0007】
Floyd Eideにさらに発布され、IC CHIP PACKAGE HAVING CHIP ATTACHED TO AND WIRE BONDED WITHIN AN OVERLYING SUBSTRATEと名称が付けられた米国特許第5,313,096号は別の例である。このようなパッケージは、導電性のトレース(trace)をその上部表面(この上部表面は、その周辺上の導電性パッドに終端する)上に有する下部基板層の下部表面に結合された上部活性表面を有するチップを含む。活性表面およびトレース上の端子間の接続は、下部基板層内の開口を通じたワイヤ結合によってなされる。上部基板層(この上部基板層は下部基板層に結合される)は、下部基板層の開口に一致する開口を有し、ワイヤ結合が発生し得るスペースを提供する。ワイヤ結合が発生された後、開口は、エポキシで充填されて、個々にテスト可能なサブモジュールを形成する。複数のサブモジュールがそれらの縁部に取付けられた金属小片にスタックされ、相互接続され得る。
【0008】
スタックされたチップのモジュールの最後の例が、A.U.Levyらへの、MODULAR PANEL STACKING PROCESSと名称付けられた米国特許第5,869,353号に記載されている。開口、開口の底部のチップ実装パッドのアレイ、およびインターフェースをとる導電パッドを有する複数のパネルが組み立てられる。チップ実装パッドおよびインターフェースをとる導電パッドの双方は、半田付けペーストでコーティングされる。プラスチックでカプセル化された表面実装ICチップが、ペーストでカバーされた実装パッド上に配置され、複数のパネルが層状の配列にスタックされ、スタックは、チップリード線を、隣接のパネルの実装パッドおよびインターフェースパッドに一緒に半田付けするために加熱される。個々のチップパッケージスタックは、次いで、切断(cutting and cleaving)操作によってパネルスタックから分離される。
【0009】
前述の例によって見られ得るように、増加されたチップ密度が、複雑化されたパッケージングおよびスタック配列の使用を通して達成される。これは、メモリビット毎のより高いコストに必然的に反映されなければならない。
【0010】
(発明の要旨)
本発明は、プリント回路基板上の増加された回路密度を提供する。本発明は、コンピュータシステムに用いられるメモリモジュール上のメモリチップの密度を増加させるために特に有用である。本発明は、パッケージキャリアを含む。このパッケージキャリアは、第一の集積回路(IC)パッケージの頂部上のプリント回路基板(PCB)上に実装するように設計される。この第一の集積回路(IC)パッケージは、さらに、PCB上に実装される。キャリアは、上部主要表面を有する。この上部主要表面は、第二のICパッケージが実装可能であるパッドアレイを有する。第一のICパッケージの頂部上に実装された場合、キャリアは、キャノピー(canopy)またはプラットフォームと考えられ得る。このキャノピー上には、第二のICパッケージが実装される。キャリアは、複数のリード線を有し、このリード線によって、キャリアは、PCBに表面実装される。各キャリアリード線は、さらに、上部表面上のパッドアレイの単一のパッドに電気的に接続される。本発明は、さらに、少なくとも一つのPCB、少なくとも一つのパッケージキャリアおよび各キャリアと結合された少なくとも二つのICパッケージ(一方がキャリア上に実装され、他方がPCB上のキャリアの下部に実装される)を用いて構築されたマルチチップモジュールを含む。キャリアの下部のICパッケージが、全てまたは大部分の接続を、実装されたICパッケージと共通に共用するマルチチップモジュールに対して、キャリアの単一のリード線およびキャリアの下部のパッケージの単一のリード線は、PCB上の実装/接続パッドを共用し得る。別々の接続が、キャリアおよびキャリア下部のパッケージ上の同様に配置されたリード線によってなされなければならない場合、PCB上の対応するパッドは、各リード線が固有の接続を有するように分離され得る。あるいは、下部パッケージ上の電気的に未使用のリード線の下部のパッドは、標準パッケージリード線から未使用のリード線に対応するキャリアリード線への信号を再ルーティングすることによって、上部パッケージに対する固有の信号のために用いられ得る。
【0011】
第一の実施形態のキャリアは、第一のパッドアレイを有する本体を含む。この第一のパッドアレイは、二つの平行な直線状のパッド行として配列され、上部主要表面に接着される。ICパッケージのリード線は、第一のパッドアレイのパッドに導電結合され得る。本体は、さらに、第二のパッドアレイを有する。この第二のパッドアレイは、長手方向の縁に沿って配置された二つの平行な直線状のパッド行として配列され、下部主要表面に接着される。第一および第二アレイのパッドは、導電性にメッキされたバイアスまたはスルーホールと相互接続される。キャリアリード線は、第二のアレイのパッドに導電結合される。キャリアは、ヒートシンク機能を組み入れる。キャリアの第一の側面上のエンドリード線は、両方とも電力リード線である。これらの二つの電力リード線は、第一の層状のシートによって相互接続される。この第一の層状のシートは、これら二つのリード線に連続し、これら二つのリード線間に延伸する。この二つのリード線は、キャリアの全体の長さを延伸し得る。第一の層状のシートの端部は、キャリアの各端部に露出され、周辺の空気への熱の移動を容易にし得る。キャリアの第二の側面上の端部リード線は、両方ともグラウンドリード線である。これら二つのグラウンドリード線は、第二の直線状の層状シートによって相互接続される。この第二の直線状の層状シートは、これら二つのリード線とともに連続しており、これら二つのリード線間に延伸する。この二つのリード線は、キャリアの全体の長さを延伸し得る。第二の層状シートの端部部分は、キャリアの各端部で露出され、周辺の空気への熱の移動を容易にし得る。各層状シートは、同じ行の介在するリード線から離れて間隔が空けられている。第一および第二の層状シートは、キャリアの中央に沿って互いに離間して間隔があけられている。各ICパッケージは、誘電性の本体、本体内に埋め込まれたICチップ、および複数のリード線を含む。複数のリード線のそれぞれの端部は、さらに、本体内に埋め込まれ、ICチップ上の接続端子に電気的に導電結合される。マルチチップモジュールの好適な実施形態に対して、下部ICパッケージの本体の上部表面は、両層状シートにじかに接触するか、または、熱伝導性の化合物を介して熱的に結合されるか、または、パッケージ本体から層状シートへの熱の移動を容易にするようにそれらに極めて接近するかのいずれかである。
【0012】
キャリアの第二の実施形態は、変更されたリード線を含む。この変更されたリード線のそれぞれは、ヒートシンクとして機能する。各リード線の中央部分は、キャリア本体の下部表面上で第二のパッドアレイのパッドに結合される。各リード線の外部部分は、PCB上の実装/接続パッドへの表面実装に適合される。各リード線の内部部分は、本体の中央の方に延伸する。マルチチップモジュールの好適な実施形態に対して、下部ICパッケージの本体の上部表面は、各リード線の内部部分にじかに接触するか、または、熱伝導性化合物を介して熱的に結合されるか、または、パッケージ本体からリード線への熱の移動を容易にするように極めて近接するかのいずれかである。
【0013】
キャリアの第四の実施形態は、リード線のセットのみを含む。もともと製造プロセスの間に正確に位置付けるためにリード線フレームに接続されており、上部パッケージは、例えば、半田付けリフロープロセスによって、電気的にかつ物理的に、リード線のセットに接着される。半田付けリフローを流すと、チップ/リード線フレームアセンブリは、トリムおよび形成(a trim and form)プロセスに任せ、パッケージから外方および下方の両方に延伸するリード線を有するキャリア実装パッケージを生成し、これにより、第一のパッケージがPCB上に実装され得る下方に空間を生成する。
【0014】
キャリアの第五の実施形態は、1以上のボールグリッドアレイ型のICパッケージの実装に適合される。モジュールは、キャリア下方のPCB上に実装された1以上のボールグリッドアレイ型のパッケージを有するように構成され得る。このキャリア上に、1以上の他のボールグリッドアレイ型のパッケージが実装される。
【0015】
(本発明の詳細な説明)
添付図面から明らかなように、本発明によって、増大された回路密度を有する電子モジュールの製造が可能になる。本発明は、種々の用途に用いられ得る。一つの非常に明らかな使用法は、メモリモジュールの製造にある。メモリモジュールは、通常、厳格に指定された寸法を有するプリント回路基板を組み入れるので、基板の実装可能領域のより効率的な使用の結果、より大きいトータルメモリ容量を有するモジュールが得られる。本発明は、さらに、関連はするが、異なるICパッケージをきっちりと結合するために利用され得る。例えば、高速キャッシュメモリを、マイクロプロセッサチップを含むICパッケージの最上部上に含むICパッケージを実装することが望ましくあり得る。ここで、向上された電子モジュールの種々の実施形態が、添付図面を参照して詳細に記載される。
【0016】
ここで、図1および2を参照すると、第一の実施形態のパッケージキャリア100は、誘電性本体101を有する。この誘電性本体100は、それぞれ、上部および下部の平行主要平面102Uおよび102Lを有する。本発明の好適な実施形態のために、本体は、プリント回路基板を製造するために一般に用いられる、ファイバーグラスで強化されたプラスチック材料から作製される。誘電性本体101は、さらに、前記上部主要平面102Uに添付された第一の実装パッドアレイ103を有する。アレイ103の実装パッド104は、個々に形成され、そして、第一の集積回路パッケージ(この図面において図示せず)のリード線を受け取るように、集合してアレイとされる。誘電性本体101は、さらに、前記底部主要平面102Lに添付された第二の実装パッドアレイ105を含む。第二のアレイ105の各パッド106は、内部的にメッキされた開口10によって、前記第一のアレイ103のパッド104に結合される。開口10は、上部主要平面102Uと下部主要平面102Lとの間に延伸する。パッケージキャリア100は、さらに、キャリアリード線108のセットを含む。このキャリアリード線108のセットのそれぞれは、第二の実装パッドアレイ105のパッド106に導電結合される。キャリアリード線セット108の個々のリード線108Aは、プリント回路基板(この図面においてに図示せず)上の表面実装のために分離され、かつ構成される。本体101は、切欠(cut out)109を各端部に有することに留意されたい。
【0017】
この実施形態のキャリアのために、第一のアレイ103のパッド104の二つの行間の空間が、第二のアレイのパッド106の二つの行間の空間よりも狭いことにも留意されたい。空間におけるこの相違の理由は、パッケージキャリア100は、プリント回路基板上に実装された第二の集積回路パッケージを覆いかつ架橋するキャノピー(canopy)またはプラットフォームと考えられ得るからである。このため、キャリアリード線108は、それらが上記のようにカバーされたパッケージのリード線の外側に実装するようにより広く間隔が空けられていなければならない。パッケージキャリア100は、また、一対のキャパシタ実装パッド110を各端部に含む。各対のパッドは、表面実装デカップリングキャパシタ111を受け取るような大きさにされかつ間隔が空けられる。
【0018】
ここで、図3を参照すると、第一の実施形態のパッケージキャリア100のキャリアリード線セット108は、複数の関節状(articuleted)リード線301を含む。このリード線301のそれぞれは、第二の実装パッドアレイ105のパッド106に個々に接続される。リード線301のそれぞれの外側部分は、必然的にC字状である。キャリアリード線セット108は、さらに、電力リード線302のトリオ(trio)を含む。これは、第一の層状シート303を介して相互接続される。この層状シート303は、さらに、ヒートシンク層として機能する。キャリアリード線セット108にさらに含まれるのは、グラウンドリード線304のトリオである。これは、第二の層状シート305を介して相互接続される。この第二の層状シート305も、ヒートシンク層として機能する。第一および第二双方の層状シート303および305は、それぞれ、一対の延長タブ306を組み入れる。この延長タブ306は、層状シートからの熱拡散を増大させる。切欠109は、第一および第二の層状シート303および305の部分を露出する。これにより、周辺の空気への熱拡散を助ける。
【0019】
図4は、すべての関節状リード線301を差し引いたキャリアリード線セット108を示す。三つの電力リード線302および関連して相互接続されたヒートシンク層303が左上にあり、三つのグラウンドリード線304および関連して相互接続されたヒートシンク層305が右上にある。延長タブ306もすぐに目に見える。
【0020】
ここで、図5を参照すると、複数のリード線502を有する第一の集積回路パッケージ501が表面実装のために、第一の実施形態のパッケージキャリア100の上部主要表面102U上の第一の実装パッドアレイ103に整列されて示される。プリント回路基板503は、二つの平行な行506Lおよび506Rに整列された個々の実装パッド505を有する第三の実装パッドアレイ504を含む。複数のリード線508を有する第二の集積回路パッケージ507が、第三の実装パッドアレイ504への表面実装のために整列されて示される。パッケージキャリア100は、さらに、第三の実装パッドアレイ504への表面実装のために整列される。パッケージキャリアは、そのキャリアリードセット108を構成するリード線108Lおよび108Rのその二つの行が、第二の集積回路パッケージ507上のリード線508の行より広く間隔が空けられるように設計される。このような整列によって、一つのキュアリアリード線109および一つの第二のパッケージリード線508がプリント回路基板503上の共通の実装パッド505を共用する。信号および/または電力入力が共通である場合、パッド505は、分離される必要はない。しかしながら、信号が異なる場合(例えば、チップ選択信号)、パッド505は、異なる信号または電力要求が正しいリード線に送達され得るように分離され得る。パッド505Sは、このような分離されたパッドである。第一および第二のパッケージ501および507の双方が、それぞれ、メモリチップであり、第一のパッケージ501がキャリア100に表面実装され、キャリア100および第二のパッケージがプリント回路基板503に表面実装される場合、各チップは、信号をパッド505Sの約半分に送ることによって個々に選択され得る。チップ選択信号を二つの同一のチップにルーティングする代わりの方法は、チップ選択信号の一つ用に未使用のリード線(通常、各パッケージ上にいくつか存在する)のためのパッドを利用する工程と、次いで、キャリア本体101内の信号を、チップ選択リード線が結合されるパッドに再ルーティングする工程とを包含する。プリント回路基板が一対のキャパシタ実装パッド509を第三の実装パッドアレイ504の向かい合わせ側のコーナーに含むことが留意される。各対のパッドは、表面実装デカップリングキャパシタ111を受け取るような大きさにされ、かつ間隔が空けられる。さらに、二個より多い各チップのためのキャパシタが、採用され得る。一対の同一のメモリチップのために、全ての接続(チップ選択入力を以外)は垂直に重ねられることは明らかであるべきである。このような場合には、内部的にメッキされた開口107が、第二の実装パッドアレイ105の垂直方向に整列されたパッド106と第一の実装パッドアレイ103のパッド104とを相互接続するために用いられる。異なる第一および第二集積回路パッケージが採用される場合、接続の再ルーティングが必要であり得る。これは、プリント回路基板の設計に用いられるのと同じ方法で達成され得る。このため、キャリア本体101の上部102Uおよび下部102Lの表面上にそれぞれ配置される第一(103)および第二(105)の実装パッドアレイ間に、一以上のトレースの介在層が本体101の誘電性材料内に埋め込まれる。介在層は、さらに、内部的にメッキされた開口に相互接続され得る。この技術は、プリント回路基板の製造において一般的であるので、このドキュメントにおいてほとんど説明を必要としない。
【0021】
ここで図6の組み立てられた第一の実施形態の電子モジュール600を参照すると、第二の集積回路パッケージ507がプリント回路基板503上の第三の実装パッドアレイ504に表面実装され、第一の実施形態のパッケージキャリア100も第三の実装パッドアレイ504に表面実装され、第一の集積回路パッケージ501がパッケージキャリア100の第一の実装パッドアレイ103に表面実装される。アセンブリは、さらに、キャパシタ実装パッド110および509に表面実装された四つのデカップリングキャパシタ111を含む。
【0022】
図7、8および9は、第二の実施形態のパッケージキャリア700を、両方が組み立てられた形態(図7)およびコンポーネントの形態(図8および9)で示す。第一の実施形態のキャリア100と第二の実施形態のキャリア700との間の重要な相違は、リード線701の形状である。各リード線は、ヒートシンクとして機能する伸長された部分を有することが留意される。第一の実施形態のキャリア100の場合のように、電力およびグラウンドリード線のいずれかに結合された層状シートはない。図8は、誘電性キャリア本体101の下側を示しており、この場合、第一の実施形態のキャリア100のものと同一である。
【0023】
ここで図10を参照すると、第一または第二のチップキャリアのいずれかの本体の平面図は、デカップリングキャパシタ実装パッド110および509(図5および6)のためのトレースルーティングに対する一つの構成を示す。トレース(trace)1001はパッド110Aを、第一の実装パッドアレイ103の電力実装パッド104Pに結合し、トレース1002は、パッド110Bを第一の実装パッドアレイ103のグラウンド実装パッド104Gに結合する。同様に、トレース1003は、パッド509Cを第一の実装パッドアレイ103のグラウンド実装パッド104Gに結合し、トレース1004は、パッド509Dを第一の実装パッドアレイ103の電力実装パッド104Pに結合する。
【0024】
ここで図11の分解組み立て図を参照すると、複数のリード線502を有する第一の集積回路パッケージ501が第二の実施形態のパッケージキャリア700の上部主要平面102U上の第一の実装パッドアレイ103への表面実装のために整列されて示される。プリント回路基板503は、二つの平行な行506Lおよび506Rに配列された個々の実装パッド505を有する第三の実装パッドアレイ504を含む。複数のリード線508を有する第二の集積回路パッケージ507が第三の実装パッドアレイ504への表面実装のために整列されて示される。第二の実施形態のパッケージキャリア700も第三の実装パッドアレイへの表面実装のために整列される。
【0025】
ここで図12の組み立てられた第二の実施形態の電子モジュール1200を参照すると、第二の集積回路パッケージ507は、プリント回路基板503上の第三の実装パッドアレイ504に表面実装され、第二の実施形態のパッケージキャリア700も第三の実装パッドアレイ504に表面実装され、第一の集積回路パッケージ501がパッケージキャリア100の第一の実装パッドアレイ103に表面実装される。アセンブリは、さらに、キャパシタ実装パッド110および509に表面実装された四つのデカップリングキャパシタ111を含む。
【0026】
ここで図13を参照すると、本体のないキャノピーキャリアの表面実装に用いられたリードフレームセグメント1300は、一対のフレームレール131、一対のレール連結部材1302、および右および左のグループに配列された一セットのリード線1303Lおよび1303Rを含む。各グループのリード線は、コネクタリンク1304によって、互いにおよびレール連結部材1302に結合される。全体のリードフレームストリップはこのようなリードフレームセグメント1300を含み得ることが理解されるべきである。
【0027】
ここで図14を参照すると、ガルウィングリード線502の二重の行を有するICパッケージ501が、リードフレームセグメント1300の上方に配置される。図中の破線は、リードフレームセグメント1300上のパッケージ501の先の実装位置を示す。
【0028】
ここで図15を参照すると、ICパッケージ501は、リードフレームセグメント1300に例えば、半田リフローステップを介して接続される。パッケージ501のリード線502はコネクタリンク1304の内側に配置されることが留意される。
【0029】
ここで図16を参照すると、図15のアセンブリは、トリムおよび形成ステップ(trim and form step)に任せられている。このステップの間、リード線を相互接続するコネクタリンク1304およびレール連結部材1302は、パンチアウトされ、これにより、ICパッケージ501およびその接続されたリード線1303それぞれを一体にする。リード線1303は、事実上、本体のないキャノピー型キャリアを生成するためのステップの間に形成される。熱伝導性かつ電気絶縁性のサーモセッティングテープであり得る、接着フィルムストリップ1601は、アセンブリの下側の接着に準備される。特に、フィルムストリップ1601は、リード線1303の下部表面に接着される。このフィルムストリップ1601の存在は、トリムおよび形成/一体化ステップが終了した後であっても、アセンブリの再作業を実現可能にする。
【0030】
ここで図17を参照すると、接着フィルムパッチ1601は、リード線1303の下部表面に接着される。ICパッケージアセンブリ1701(ICパッケージ501、接着されたキャノピー、またはキャリア、リード線1303および接着されたフィルムストリップ1601からなる)は、ここで、プリント回路基板上に実装されるように準備される。
【0031】
ここで図18を参照すると、図17のICパッケージアセンブリ1701は、別のICパッケージ507上に配置されている状態で示される。この別のICパッケージ507は、プリント回路基板503の部分上に配置される。図5に示される実施の形態の場合のように、ICパッケージアセンブリ507およびICパッケージ507の両方のリード線は、実装パッドアレ504のパッドに表面実装される。この実装パッドアレイ504は、二つの平行な行505Lおよび506Rに配列される。デカップリングキャパシタ111も、さらに、プリント回路基板503上の実装のために配置されて示される。
【0032】
ここで図19の組み立てられた第三の実施形態の電子モジュール1900を参照すると、図18に示される個々のエレメントがプリント回路基板部分503上に組み立てられる。図20は、単一のDIMMモジュール2001に組み入れられた八個の図18のアセンブリ示す。DIMMモジュールは、パーソナルコンピュータ用のメモリ拡張基板として一般的に用いられる。
【0033】
ここで図21を参照すると、キャノピー型のパッケージキャリアは、さらに、ボールグリッドアレイ型(ball−grid−array type)のICパッケージを組み込み得る。各ボールグリッドアレイICパッケージ2100は、複数の接続エレメントを有する。この複数の接続エレメントは、この場合、パッド2102である。このパッドのそれぞれの上には、金属(好適には、金)のボール2102が結合されるか、または、半田リフローが接着される。
【0034】
ここで図22を参照すると、パッケージキャリア2201は、一対のボールグリッドアレイICパッケージ2100Aおよび2100Bの実装のために適合される。この一対のボールグリッドアレイICパッケージ2100Aおよび2100Bは、この図では、それら上の実装のために配置される。ボール2102のそれぞれは、物理的および電気的に、キャリア2201上の対応するパッド2202に結合される。結合は、半田リフローを介するか、振動エネルギー入力を介するか、または任意の他の既知の技術であり得る。同様に、一対のボールグリッドアレイICパッケージ2100Cおよび2100Dが、キャリア2201下方のプリント回路基板2203の部分上の実装のために配置される。プリント回路基板2203は、パッケージキャリア2201によって排他的に用いられる実装パッドアレイ2204を含むこと留意される。下部ボールグリッドアレイICパッケージ2100Cおよび2100Dのそれぞれは、それら自体の実装パッドアレイ2205Cおよび2205Dを通じてプリント回路基板回路(図示せず)にインターフェースがとられる。
【0035】
ここで図23の組み立てられた第四の実施形態の電子モジュール2300を参照すると、図22に示されるコンポーネントのアセンブリは、結果として、キャリア2201によって覆われた二つのボールグリッド型のパッケージ(2100Cおよび2100D)を有するプリント回路基板アセンブリになる。キャリア2201上には、二つの追加のボールグリッドアレイ型のパッケージ(2100Aおよび2100B)が実装される。図24は、単一のDIMMモジュール2400に組み込まれた八つの図23のアセンブリを示す。
【0036】
ここで図25を参照すると、組み立てられた第五の実施形態の電子モジュール2500は、キャリア2501が単一のボールグリッドアレイICパッケージ2502Aのみを受け取るように設計される以外は、図23のものに類似する。追加のボールグリッドアレイICパッケージ2502Bがキャリア2501の下方に配置される。キャリア2501およびICパッケージ2502Bの双方が、プリント回路基板の部分上に実装されたプリント回路(cithe s)および二つのこのようなパッケージに結合される。
【0037】
本発明のいくつかの個別の実施形態が本明細書において記載されたが、上掲の特許請求の範囲で主張されるような本発明の範囲および意図から逸脱することなしに変更および改変がなされ得ること当業者にとって明らかである。例えば、二つの基本的な実施形態の多くの変更が可能である。例えば、二つの基本的な実施形態の多くの変形が可能である。例えば、表面実装ICパッケージのリード線が変化し得る。さらに、キャリアリード線の外側の部分の形状が、さらに、本明細書に開示された「C」形状から変化し得る。現時点では、二つのタイプのリード線が、表面実装コンポーネント用に、ほぼ共通に用いられる。一方のリード線は、「J」形状であり、他方が「S」形状になる。「S」、またはガルウィング形状のリード線は、ますます広範になっている。表面実装コンポーネントのための他のタイプのリード線も開発されている。例えば、バットジョイント(butt−joint)リード線も、最小量のスペースで接続を提供するため、一般的な使用法になってきている。このようなリード線の端部のみがコネクタパッドに半田付けされる。本発明は、構成コンポーネントの任意またはチップキャリア101に利用されるリード線のタイプに制限して考えられるべきではない。リード線のタイプは、さらに、モジュールを含むコンポーネント間で混合され得る。このため、多数の異なるリード線の組み合わせを有するアセンブリが可能である。この範囲の一方の端部で、パッケージおよびキャリアの両方が、「C」形状または「J」形状のリード線を利用し得る。他方の端部で、全コンポーネントが「S」形状のリード線を使用する。これら二つの極端な場合の間で、コンポーネントのそれぞれは、表面実装コンポーネントに現行で利用可能な三つのリード線のいずれか、および開発され得るリード線を利用し得る。さらに、コンポーネントの表面実装は、通常、半田リフロープロセスを含む。この場合、リード線および/または実装パッドは、半田エマルジョンでコーティングされる。コンポーネントは、次いで、組み立てられ、そして、アセンブリは、オーブン内でリフローステップに任せられる。リード線は、このため、実装パッドに導電結合される。リード線を実装パッドに結合するための他の既知の技術がある。金属ボール(通常、金)を実装パッドのそれぞれ上に配置すること、リード線を各ボールの最上部上に配置すること、および、各ボールをその関連するパッドおよびリード線の両方に溶着させるために超音波エネルギーを使用することが、別の表面実装のオプションである。
【図面の簡単な説明】
【図1】図1は、第一の実施形態のパッケージキャリアの等角図であり、その最上部を示している。
【図2】図2は、第一の実施形態のパッケージキャリア本体の等角図であり、その下部側を示している。
【図3】図3は、図1のパッケージキャリアのキャリアリード線の等角図である。
【図4】図4は、第一および第二のヒートシンクシートの等角図であり、この第一および第二のヒートシンクは、それぞれ、グラウンドリード線および電力リード線に接続されている。
【図5】図5は、第一および第二の集積回路パッケージに関連して示された第一の実施形態の電子モジュールの分解組み立て図で示した部分の等角図である。
【図6】図6は、第一の実施形態の電子モジュールの組み立てられた部分の等角図である。
【図7】図7は、第二の実施形態のパッケージキャリアの等角図である。
【図8】図8は、第二の実施形態のパッケージキャリア本体の等角図であり、その下部側を示している。
【図9】図9は、図7のパッケージキャリアのキャリアリード線の等角図である。
【図10】図10は、第一または第二のいずれかの実施形態のパッケージキャリアのキャリア本体の平面図である。
【図11】図11は、第二の実施形態の電子モジュールの分解組み立て図で示した部分の等角図である。
【図12】図12は、第二の実施形態の電子モジュールの組み立てられた部分の等角図である。
【図13】図13は、本体のないキャノピーキャリアの製造に用いられるリード線フレームセグメントの等角図である。
【図14】図14は、図10のリード線フレームセグメントおよび実装のためのデュアルガルウィングICパッケージの組み立て分解図で示された等角図である。
【図15】図15は、組み立てられたリード線フレームのセグメントおよび図14のICパッケージの等角図である。
【図16】図16は、トリムおよび形成操作に続くが、リード線の下部表面上の接着性フィルムパッチの接着より前の、組み立てられたリード線フレームセグメントおよび図15のICパッケージの等角図である。
【図17】図17は、図16の完全に組み立てられたリード線、ICパッケージおよびフィルムパッチの等角図である。
【図18】図18は、図17のアセンブリおよび追加のICパッケージの分解組み立て図で示された等角図であり、両者は、回路基板の部分上への実装の準備ができている。
【図19】図19は、図18のエレメントの組み立てられた図である。
【図20】図20は、複数の図19のアセンブリを含むDIMMモジュールの等角図である。
【図21】図21は、代表的なボールグリッドアレイICパッケージの等角図である。
【図22】図22は、ボールグリッドアレイICパッケージを受け取るするように設計された、四つのボールグリッドアレイICパッケージおよびデュアルパッケージキャリアの分解組み立て図で示された等角図であり、回路基板上への実装の準備ができている。
【図23】図23は、図22に示されたエレメントの組み立てられた図である。
【図24】図24は、複数の図23のアセンブリを含む組み立てられたDIMMモジュールの等角図である。
【図25】図25は、ボールグリッドアレイICパッケージを受け取るように設計された単一のパッケージキャリアおよびプリント回路基板の部分上に実装された二つのこのようなパッケージの等角図である。
Claims (1)
- 第一および第二のセットのICパッケージであって、各セットは、少なくとも一つのパッケージを含み、各パッケージは、集積回路チップおよび該チップに結合された複数の接続エレメントを含むパッケージ本体を有する、第一および第二のセットのICパッケージと、
該第一のセットのICパッケージの該少なくとも一つのパッケージの該接続エレメントを導電結合するために少なくとも一つの実装位置を有するキャリアを有する少なくとも一つのICパッケージユニットであって、該キャリアは、さらに、該少なくとも一つの実装位置から外側かつ下方に延伸するキャリアリード線のセットを有し、これにより、該第二のセットのICパッケージが入れ子になり得る凹部を形成する、少なくとも一つのICパッケージユニットと、
少なくとも一つの表面実装パッドアレイを有するプリント回路基板であって、該少なくとも一つのパッドアレイは、該少なくとも一つのICパッケージユニットの該キャリアの該リード線および該入れ子にされた第二のセットのICパッケージの該少なくとも一つのパッケージの接続エレメントの両方に導電結合する、プリント回路基板と
を備えている電子モジュール。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/688,499 US6545868B1 (en) | 2000-03-13 | 2000-10-16 | Electronic module having canopy-type carriers |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002537052A Division JP2004523882A (ja) | 2000-10-16 | 2001-10-16 | キャノピー型キャリアを有する電子モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004235606A true JP2004235606A (ja) | 2004-08-19 |
Family
ID=24764663
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002537052A Pending JP2004523882A (ja) | 2000-10-16 | 2001-10-16 | キャノピー型キャリアを有する電子モジュール |
JP2003191521A Pending JP2004235606A (ja) | 2000-10-16 | 2003-07-03 | キャノピー型キャリアを有する電子モジュール |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002537052A Pending JP2004523882A (ja) | 2000-10-16 | 2001-10-16 | キャノピー型キャリアを有する電子モジュール |
Country Status (10)
Country | Link |
---|---|
US (2) | US6545868B1 (ja) |
EP (1) | EP1327265B1 (ja) |
JP (2) | JP2004523882A (ja) |
KR (1) | KR100628286B1 (ja) |
CN (1) | CN1685508B (ja) |
AT (1) | ATE427561T1 (ja) |
AU (1) | AU2002213295A1 (ja) |
DE (1) | DE60138205D1 (ja) |
HK (1) | HK1057645A1 (ja) |
WO (1) | WO2002033752A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7881900B2 (en) | 2006-01-05 | 2011-02-01 | Asahi Kasei Emd Corporation | Acceleration measuring device |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7102892B2 (en) * | 2000-03-13 | 2006-09-05 | Legacy Electronics, Inc. | Modular integrated circuit chip carrier |
US6713854B1 (en) * | 2000-10-16 | 2004-03-30 | Legacy Electronics, Inc | Electronic circuit module with a carrier having a mounting pad array |
US6545868B1 (en) * | 2000-03-13 | 2003-04-08 | Legacy Electronics, Inc. | Electronic module having canopy-type carriers |
US7337522B2 (en) * | 2000-10-16 | 2008-03-04 | Legacy Electronics, Inc. | Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips |
JP4484430B2 (ja) * | 2001-03-14 | 2010-06-16 | レガシー エレクトロニクス, インコーポレイテッド | 半導体チップの3次元表面実装アレイを有する回路基板を製造する方法 |
US6944292B2 (en) * | 2001-03-22 | 2005-09-13 | Adc Telecommunications, Inc. | Insulation strip for a pots splitter card |
JP2004222486A (ja) * | 2002-12-27 | 2004-08-05 | Murata Mfg Co Ltd | スイッチング電源モジュール |
US6924437B1 (en) | 2003-04-10 | 2005-08-02 | Cisco Technology, Inc. | Techniques for coupling an object to a circuit board using a surface mount coupling device |
US7180165B2 (en) | 2003-09-05 | 2007-02-20 | Sanmina, Sci Corporation | Stackable electronic assembly |
TWI237889B (en) * | 2004-01-16 | 2005-08-11 | Optimum Care Int Tech Inc | Chip leadframe module |
TWM256012U (en) * | 2004-03-04 | 2005-01-21 | Carry Computer Eng Co Ltd | USB connector with card detector |
DE102004012979B4 (de) * | 2004-03-16 | 2009-05-20 | Infineon Technologies Ag | Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls |
US20060051912A1 (en) * | 2004-09-09 | 2006-03-09 | Ati Technologies Inc. | Method and apparatus for a stacked die configuration |
US7324344B2 (en) * | 2004-12-01 | 2008-01-29 | Cisco Technology, Inc. | Techniques for attaching a heatsink to a circuit board using anchors which install from an underside of the circuit board |
US7321493B2 (en) * | 2004-12-01 | 2008-01-22 | Cisco Technology, Inc. | Techniques for attaching a heatsink to a circuit board using anchors which install from an underside of the circuit board |
KR100688514B1 (ko) * | 2005-01-05 | 2007-03-02 | 삼성전자주식회사 | 다른 종류의 mcp를 탑재한 메모리 모듈 |
WO2006076381A2 (en) * | 2005-01-12 | 2006-07-20 | Legacy Electronics, Inc. | Radial circuit board, system, and methods |
US7709943B2 (en) * | 2005-02-14 | 2010-05-04 | Daniel Michaels | Stacked ball grid array package module utilizing one or more interposer layers |
KR100725458B1 (ko) | 2005-12-23 | 2007-06-07 | 삼성전자주식회사 | 온도 보상 셀프 리프레시 신호를 공유하는 멀티 칩 패키지 |
CN101266965B (zh) * | 2007-03-15 | 2010-06-16 | 卓恩民 | 半导体封装体堆叠结构及其制法 |
JP5498388B2 (ja) * | 2007-10-15 | 2014-05-21 | エーエムピーティー, エルエルシー | 高効率太陽光電力のためのシステム |
US7919953B2 (en) * | 2007-10-23 | 2011-04-05 | Ampt, Llc | Solar power capacitor alternative switch circuitry system for enhanced capacitor life |
WO2010042124A1 (en) * | 2008-10-10 | 2010-04-15 | Ampt, Llc | Novel solar power circuits and powering methods |
WO2010120315A1 (en) | 2009-04-17 | 2010-10-21 | Ampt, Llc | Methods and apparatus for adaptive operation of solar power systems |
WO2011049985A1 (en) | 2009-10-19 | 2011-04-28 | Ampt, Llc | Novel solar panel string converter topology |
US9397497B2 (en) | 2013-03-15 | 2016-07-19 | Ampt, Llc | High efficiency interleaved solar power supply system |
GB2532869A (en) * | 2013-08-28 | 2016-06-01 | Qubeicon Ltd | Semiconductor die and package jigsaw submount |
CN108565251A (zh) * | 2018-05-15 | 2018-09-21 | 华为技术有限公司 | 系统级封装模块及其封装方法、终端设备 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4398235A (en) * | 1980-09-11 | 1983-08-09 | General Motors Corporation | Vertical integrated circuit package integration |
US4632293A (en) * | 1985-09-03 | 1986-12-30 | Feinstein Dov Y | Method of upgrading memory boards |
US5138438A (en) * | 1987-06-24 | 1992-08-11 | Akita Electronics Co. Ltd. | Lead connections means for stacked tab packaged IC chips |
US5191404A (en) * | 1989-12-20 | 1993-03-02 | Digital Equipment Corporation | High density memory array packaging |
US5377077A (en) * | 1990-08-01 | 1994-12-27 | Staktek Corporation | Ultra high density integrated circuit packages method and apparatus |
US5455740A (en) * | 1994-03-07 | 1995-10-03 | Staktek Corporation | Bus communication system for stacked high density integrated circuit packages |
US5652462A (en) * | 1993-04-05 | 1997-07-29 | Matsushita Electric Industrial Co., Ltd. | Multilevel semiconductor integrated circuit device |
KR0147259B1 (ko) * | 1994-10-27 | 1998-08-01 | 김광호 | 적층형 패키지 및 그 제조방법 |
US5754408A (en) * | 1995-11-29 | 1998-05-19 | Mitsubishi Semiconductor America, Inc. | Stackable double-density integrated circuit assemblies |
JPH09214097A (ja) * | 1996-02-06 | 1997-08-15 | Toshiba Corp | プリント回路基板 |
JPH1197619A (ja) * | 1997-07-25 | 1999-04-09 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法と実装方法 |
KR100266693B1 (ko) * | 1998-05-30 | 2000-09-15 | 김영환 | 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법 |
JP2003521810A (ja) * | 1999-05-07 | 2003-07-15 | シーゲイト テクノロジー エルエルシー | 表面実装ic積層方法および装置 |
US6545868B1 (en) * | 2000-03-13 | 2003-04-08 | Legacy Electronics, Inc. | Electronic module having canopy-type carriers |
-
2000
- 2000-10-16 US US09/688,499 patent/US6545868B1/en not_active Expired - Lifetime
-
2001
- 2001-10-16 DE DE60138205T patent/DE60138205D1/de not_active Expired - Lifetime
- 2001-10-16 AU AU2002213295A patent/AU2002213295A1/en not_active Abandoned
- 2001-10-16 CN CN018173705A patent/CN1685508B/zh not_active Expired - Fee Related
- 2001-10-16 WO PCT/US2001/032330 patent/WO2002033752A2/en active Search and Examination
- 2001-10-16 JP JP2002537052A patent/JP2004523882A/ja active Pending
- 2001-10-16 KR KR1020037005309A patent/KR100628286B1/ko not_active IP Right Cessation
- 2001-10-16 AT AT01981665T patent/ATE427561T1/de not_active IP Right Cessation
- 2001-10-16 EP EP01981665A patent/EP1327265B1/en not_active Expired - Lifetime
-
2003
- 2003-01-13 US US10/341,522 patent/US20030137808A1/en not_active Abandoned
- 2003-07-03 JP JP2003191521A patent/JP2004235606A/ja active Pending
-
2004
- 2004-01-14 HK HK04100275.2A patent/HK1057645A1/xx not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7881900B2 (en) | 2006-01-05 | 2011-02-01 | Asahi Kasei Emd Corporation | Acceleration measuring device |
Also Published As
Publication number | Publication date |
---|---|
CN1685508A (zh) | 2005-10-19 |
WO2002033752A3 (en) | 2003-03-13 |
KR100628286B1 (ko) | 2006-09-27 |
CN1685508B (zh) | 2010-06-16 |
ATE427561T1 (de) | 2009-04-15 |
DE60138205D1 (de) | 2009-05-14 |
HK1057645A1 (en) | 2004-04-08 |
WO2002033752A2 (en) | 2002-04-25 |
JP2004523882A (ja) | 2004-08-05 |
KR20030071763A (ko) | 2003-09-06 |
EP1327265A2 (en) | 2003-07-16 |
US20030137808A1 (en) | 2003-07-24 |
US6545868B1 (en) | 2003-04-08 |
EP1327265B1 (en) | 2009-04-01 |
AU2002213295A1 (en) | 2002-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004235606A (ja) | キャノピー型キャリアを有する電子モジュール | |
US6900529B2 (en) | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages | |
JP4190279B2 (ja) | キャリアベースの電子モジュール | |
JP3308265B2 (ja) | Bgaコンタクトを備える可撓性回路を利用するic積層体 | |
US7709943B2 (en) | Stacked ball grid array package module utilizing one or more interposer layers | |
US20080079132A1 (en) | Inverted CSP Stacking System and Method | |
US20020142515A1 (en) | Contact member stacking system and method | |
US5061990A (en) | Semiconductor device and the manufacture thereof | |
US20060138630A1 (en) | Stacked ball grid array packages | |
JP3247634B2 (ja) | 半導体デバイス・パッケージ及び組み立て方法 | |
JP2000031617A (ja) | メモリモジュールおよびその製造方法 | |
JP2001168233A (ja) | 多重回線グリッド・アレイ・パッケージ | |
JP3064379U (ja) | 集積回路パッケ―ジ立体組立構造 | |
JPH038366A (ja) | 半導体装置用パッケージ | |
WO1996032746A1 (en) | Integrated circuit packages | |
GB2299891A (en) | Integrated circuit packages | |
JPH098462A (ja) | プリント多層配線基板モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060331 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060629 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081105 |