JP2000031617A - メモリモジュールおよびその製造方法 - Google Patents
メモリモジュールおよびその製造方法Info
- Publication number
- JP2000031617A JP2000031617A JP10195778A JP19577898A JP2000031617A JP 2000031617 A JP2000031617 A JP 2000031617A JP 10195778 A JP10195778 A JP 10195778A JP 19577898 A JP19577898 A JP 19577898A JP 2000031617 A JP2000031617 A JP 2000031617A
- Authority
- JP
- Japan
- Prior art keywords
- module
- male
- connector
- memory module
- female
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 高密度化および大容量化を実現する。
【解決手段】 ＴＳＯＰ１を搭載したモジュール基板２
を有し、モジュール基板２の表面２ａに雄側コネクタ３
ａが設けられるとともに、この雄側コネクタ３ａと電気
的に接続されてモジュール基板２の裏面２ｂに雌側コネ
クタ３ｂが設けられたことにより、裏面２ｂに設けられ
た雌側コネクタ３ｂをマザーボード５に取り付けられた
雄側コネクタ３ａと接続させて複数のモジュール基板２
を積層実装することができる。
を有し、モジュール基板２の表面２ａに雄側コネクタ３
ａが設けられるとともに、この雄側コネクタ３ａと電気
的に接続されてモジュール基板２の裏面２ｂに雌側コネ
クタ３ｂが設けられたことにより、裏面２ｂに設けられ
た雌側コネクタ３ｂをマザーボード５に取り付けられた
雄側コネクタ３ａと接続させて複数のモジュール基板２
を積層実装することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、メモリモジュールの高密度実装に適用して
有効な技術に関する。
関し、特に、メモリモジュールの高密度実装に適用して
有効な技術に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】複数の半導体装置を搭載したモジュール製
品の一例として、ＳＩＭＭ（SingleIn-line Memory Mod
ule) と呼ばれるメモリモジュールがある。
品の一例として、ＳＩＭＭ（SingleIn-line Memory Mod
ule) と呼ばれるメモリモジュールがある。
【０００４】このＳＩＭＭは、メモリチップを有した複
数（例えば、８個程度）の半導体装置が、モジュール基
板の表裏両面に取り付けられたものであり、パーソナル
コンピュータ（以降、パソコンと略す）やワークステー
ションなどにおいて、使用メモリを増設する際に、パソ
コンやワークステーションが備えるマザーボードに搭載
してメモリ容量を増やすものである。
数（例えば、８個程度）の半導体装置が、モジュール基
板の表裏両面に取り付けられたものであり、パーソナル
コンピュータ（以降、パソコンと略す）やワークステー
ションなどにおいて、使用メモリを増設する際に、パソ
コンやワークステーションが備えるマザーボードに搭載
してメモリ容量を増やすものである。
【０００５】ＳＩＭＭの実装方法については、ＳＩＭＭ
を取り付けるソケットがマザーボードに設けられ、この
ソケットにＳＩＭＭのモジュール基板を差し込んでＳＩ
ＭＭを実装し、これにより、メモリを増設している。
を取り付けるソケットがマザーボードに設けられ、この
ソケットにＳＩＭＭのモジュール基板を差し込んでＳＩ
ＭＭを実装し、これにより、メモリを増設している。
【０００６】なお、ＳＩＭＭなどのメモリモジュールに
ついては、例えば、株式会社工業調査会、１９９３年９
月１日発行、「電子材料９月号」、３３〜３９頁に記載
されている。
ついては、例えば、株式会社工業調査会、１９９３年９
月１日発行、「電子材料９月号」、３３〜３９頁に記載
されている。
【０００７】
【発明が解決しようとする課題】ところが、前記した技
術のメモリモジュールの実装においては、メモリ容量を
増加させる際に、マザーボード上のメモリモジュール取
り付け用のソケットの数を増やさなければならない。
術のメモリモジュールの実装においては、メモリ容量を
増加させる際に、マザーボード上のメモリモジュール取
り付け用のソケットの数を増やさなければならない。
【０００８】その場合、パソコンやワークステーション
内での各ソケット間の設置間隔などの規定が生じ、メモ
リモジュールの実装において高密度化や大容量化を実現
するためには、より大きな実装面積を確保しなければな
らないことが問題となる。
内での各ソケット間の設置間隔などの規定が生じ、メモ
リモジュールの実装において高密度化や大容量化を実現
するためには、より大きな実装面積を確保しなければな
らないことが問題となる。
【０００９】本発明の目的は、高密度化および大容量化
を実現するメモリモジュールおよびその製造方法を提供
することにある。
を実現するメモリモジュールおよびその製造方法を提供
することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１２】すなわち、本発明のメモリモジュールは、
半導体装置を搭載したモジュール基板と、前記モジュー
ル基板を積層実装可能な電気的接続部材とを有し、前記
電気的接続部材を介して複数の前記モジュール基板を前
記モジュール基板またはマザーボードに積層実装し得る
ものである。
半導体装置を搭載したモジュール基板と、前記モジュー
ル基板を積層実装可能な電気的接続部材とを有し、前記
電気的接続部材を介して複数の前記モジュール基板を前
記モジュール基板またはマザーボードに積層実装し得る
ものである。
【００１３】さらに、本発明のメモリモジュールは、半
導体装置を搭載したモジュール基板を有するものであ
り、前記モジュール基板の表裏面のうちの何れか一方の
面に雄側および雌側コネクタのうちの何れか一方が設け
られるとともに、前記モジュール基板の表裏面の何れか
他方の面に前記雄側および雌側コネクタのうちの何れか
他方が設けられ、前記雄側および雌側コネクタのうちの
何れかを、被組み付け部材に設けられた前記雄側および
雌側コネクタのうちの何れかと接続させて複数の前記モ
ジュール基板を積層実装し得るものである。
導体装置を搭載したモジュール基板を有するものであ
り、前記モジュール基板の表裏面のうちの何れか一方の
面に雄側および雌側コネクタのうちの何れか一方が設け
られるとともに、前記モジュール基板の表裏面の何れか
他方の面に前記雄側および雌側コネクタのうちの何れか
他方が設けられ、前記雄側および雌側コネクタのうちの
何れかを、被組み付け部材に設けられた前記雄側および
雌側コネクタのうちの何れかと接続させて複数の前記モ
ジュール基板を積層実装し得るものである。
【００１４】これにより、雄側および雌側コネクタを介
して被組み付け部材に複数のモジュール基板を積層実装
することが可能となり、その結果、少ない面積でメモリ
の高密度化と大容量化とを実現することができる。
して被組み付け部材に複数のモジュール基板を積層実装
することが可能となり、その結果、少ない面積でメモリ
の高密度化と大容量化とを実現することができる。
【００１５】また、本発明のメモリモジュールの製造方
法は、表裏面のうちの少なくとも一方の面に電気的接続
部材が設けられたモジュール基板を準備する工程と、前
記モジュール基板に半導体装置を搭載する工程とを有
し、前記電気的接続部材を介して複数の前記モジュール
基板を前記モジュール基板またはマザーボードに積層実
装し得るものである。
法は、表裏面のうちの少なくとも一方の面に電気的接続
部材が設けられたモジュール基板を準備する工程と、前
記モジュール基板に半導体装置を搭載する工程とを有
し、前記電気的接続部材を介して複数の前記モジュール
基板を前記モジュール基板またはマザーボードに積層実
装し得るものである。
【００１６】さらに、本発明のメモリモジュールの製造
方法は、表裏面のうちの何れか一方の面に雄側および雌
側コネクタのうちの何れか一方が設けられるとともに、
前記表裏面の何れか他方の面に前記雄側および雌側コネ
クタのうちの何れか他方が設けられたモジュール基板を
準備する工程と、前記モジュール基板に半導体装置を搭
載する工程とを有し、前記雄側または雌側コネクタを介
して複数の前記モジュール基板を被組み付け部材に積層
実装し得るものである。
方法は、表裏面のうちの何れか一方の面に雄側および雌
側コネクタのうちの何れか一方が設けられるとともに、
前記表裏面の何れか他方の面に前記雄側および雌側コネ
クタのうちの何れか他方が設けられたモジュール基板を
準備する工程と、前記モジュール基板に半導体装置を搭
載する工程とを有し、前記雄側または雌側コネクタを介
して複数の前記モジュール基板を被組み付け部材に積層
実装し得るものである。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１８】図１は本発明のメモリモジュールの構造の
実施の形態の一例を示す斜視図、図２は図１に示すメモ
リモジュールの実装状態の構造の一例を示す断面図、図
３は図１に示すメモリモジュールに用いられるモジュー
ル基板の基板本体の構造の一例を示す斜視図、図４は図
１に示すメモリモジュールの積層方法の一例を示す斜視
図、図５は図１に示すメモリモジュールのマザーボード
への実装時の積層方法の一例を示す断面図である。
実施の形態の一例を示す斜視図、図２は図１に示すメモ
リモジュールの実装状態の構造の一例を示す断面図、図
３は図１に示すメモリモジュールに用いられるモジュー
ル基板の基板本体の構造の一例を示す斜視図、図４は図
１に示すメモリモジュールの積層方法の一例を示す斜視
図、図５は図１に示すメモリモジュールのマザーボード
への実装時の積層方法の一例を示す断面図である。
【００１９】図１、図２に示す本実施の形態のメモリモ
ジュール４は、半導体集積回路が形成されたメモリチッ
プを備えた半導体装置を有するものであり、パソコンや
ワークステーションなどにおいて、使用メモリを増設す
る目的で、被組み付け部材に複数個のメモリモジュール
４を実装してメモリ容量を増やすものである。
ジュール４は、半導体集積回路が形成されたメモリチッ
プを備えた半導体装置を有するものであり、パソコンや
ワークステーションなどにおいて、使用メモリを増設す
る目的で、被組み付け部材に複数個のメモリモジュール
４を実装してメモリ容量を増やすものである。
【００２０】なお、本実施の形態では、半導体装置の一
例として、超薄形の半導体装置であるＴＳＯＰ（Thin S
mall Outline Package) １を取り上げ、かつ、被組み付
け部材として種々の電子部品が搭載されるマザーボード
５とモジュール基板２とを取り上げて説明する。
例として、超薄形の半導体装置であるＴＳＯＰ（Thin S
mall Outline Package) １を取り上げ、かつ、被組み付
け部材として種々の電子部品が搭載されるマザーボード
５とモジュール基板２とを取り上げて説明する。
【００２１】メモリモジュール４の構成について説明す
ると、図２に示すように、半導体装置であるＴＳＯＰ１
を搭載したモジュール基板２を有し、モジュール基板２
の表面２ａに雄側コネクタ３ａ（電気的接続部材）が設
けられるとともに、この雄側コネクタ３ａと電気的に接
続された状態でモジュール基板２の裏面２ｂに雌側コネ
クタ３ｂ（電気的接続部材）が設けられたものであり、
裏面２ｂに設けられた雌側コネクタ３ｂを、マザーボー
ド５（被組み付け部材）または他のモジュール基板２
（被組み付け部材）に設けられた雄側コネクタ３ａと接
続させて複数のモジュール基板２を積層実装することが
可能なものである。
ると、図２に示すように、半導体装置であるＴＳＯＰ１
を搭載したモジュール基板２を有し、モジュール基板２
の表面２ａに雄側コネクタ３ａ（電気的接続部材）が設
けられるとともに、この雄側コネクタ３ａと電気的に接
続された状態でモジュール基板２の裏面２ｂに雌側コネ
クタ３ｂ（電気的接続部材）が設けられたものであり、
裏面２ｂに設けられた雌側コネクタ３ｂを、マザーボー
ド５（被組み付け部材）または他のモジュール基板２
（被組み付け部材）に設けられた雄側コネクタ３ａと接
続させて複数のモジュール基板２を積層実装することが
可能なものである。
【００２２】なお、本実施の形態では、図１に示すよう
に、３個のメモリモジュール４が積層された場合を説明
する。
に、３個のメモリモジュール４が積層された場合を説明
する。
【００２３】したがって、図１に示すメモリモジュール
４は、３個のメモリモジュール４を積層したものである
とともに、これを１個の積層形のメモリモジュール４と
見なすこともできる。
４は、３個のメモリモジュール４を積層したものである
とともに、これを１個の積層形のメモリモジュール４と
見なすこともできる。
【００２４】なお、積層された３個のメモリモジュール
４では、上・中・下それぞれの層における同じ箇所（位
置）の端子が共通端子として電気的に接続されている。
４では、上・中・下それぞれの層における同じ箇所（位
置）の端子が共通端子として電気的に接続されている。
【００２５】また、本実施の形態のメモリモジュール４
は、そのモジュール基板２の表面２ａにおいて、雄側コ
ネクタ３ａがＴＳＯＰ１のアウタリード１ａ（外部端
子）に対応してＴＳＯＰ１の両側のアウタリード１ａの
近傍に設けられている。
は、そのモジュール基板２の表面２ａにおいて、雄側コ
ネクタ３ａがＴＳＯＰ１のアウタリード１ａ（外部端
子）に対応してＴＳＯＰ１の両側のアウタリード１ａの
近傍に設けられている。
【００２６】すなわち、モジュール基板２の表面２ａの
内方にＴＳＯＰ１が配置され、その両側のアウタリード
１ａに沿うように、モジュール基板２の両端に雄側コネ
クタ３ａが配置されている。
内方にＴＳＯＰ１が配置され、その両側のアウタリード
１ａに沿うように、モジュール基板２の両端に雄側コネ
クタ３ａが配置されている。
【００２７】さらに、モジュール基板２の表面２ａの２
つの雄側コネクタ３ａとそれぞれに一対を成して裏面２
ｂの同じ箇所（両端）に２つの雌側コネクタ３ｂが設け
られている。
つの雄側コネクタ３ａとそれぞれに一対を成して裏面２
ｂの同じ箇所（両端）に２つの雌側コネクタ３ｂが設け
られている。
【００２８】ここで、本実施の形態のメモリモジュール
４に用いられる雄側コネクタ３ａおよび雌側コネクタ３
ｂは、図示しないメモリカード製品などで用いられてい
る表面実装形（サーフェイスマウントタイプ）のもので
あり、モジュール基板２にはんだ接続による表面実装に
よって電気的に接続されて取り付けられている。
４に用いられる雄側コネクタ３ａおよび雌側コネクタ３
ｂは、図示しないメモリカード製品などで用いられてい
る表面実装形（サーフェイスマウントタイプ）のもので
あり、モジュール基板２にはんだ接続による表面実装に
よって電気的に接続されて取り付けられている。
【００２９】したがって、モジュール基板２の表面２ａ
または裏面２ｂに雄側コネクタ３ａまたは雌側コネクタ
３ｂを取り付けた際には、それぞれコネクタの接続方向
を表面２ａまたは裏面２ｂに対して垂直な方向にするこ
とができ、これにより、モジュール基板２を積層させて
実装することが可能になる。
または裏面２ｂに雄側コネクタ３ａまたは雌側コネクタ
３ｂを取り付けた際には、それぞれコネクタの接続方向
を表面２ａまたは裏面２ｂに対して垂直な方向にするこ
とができ、これにより、モジュール基板２を積層させて
実装することが可能になる。
【００３０】ただし、その接続方向を表面２ａまたは裏
面２ｂに対して垂直な方向にすることが可能なコネクタ
であれば、表面実装形のものに限らず、例えば、ピン挿
入形のコネクタであってもよい。
面２ｂに対して垂直な方向にすることが可能なコネクタ
であれば、表面実装形のものに限らず、例えば、ピン挿
入形のコネクタであってもよい。
【００３１】また、雄側コネクタ３ａおよび雌側コネク
タ３ｂが表面実装形であることにより、モジュール基板
２に搭載する際には、はんだを用いて容易に搭載でき
る。
タ３ｂが表面実装形であることにより、モジュール基板
２に搭載する際には、はんだを用いて容易に搭載でき
る。
【００３２】なお、雄側コネクタ３ａおよび雌側コネク
タ３ｂは、それぞれコネクタパッド３ｃを介してモジュ
ール基板２の表面２ａおよび裏面２ｂに設けられてい
る。
タ３ｂは、それぞれコネクタパッド３ｃを介してモジュ
ール基板２の表面２ａおよび裏面２ｂに設けられてい
る。
【００３３】つまり、モジュール基板２の基板本体２ｃ
（図３参照）の表面２ａおよび裏面２ｂには、ＴＳＯＰ
１の個々のアウタリード１ａに対応してその配線と電気
的に接続された複数の基板電極であるパッド２ｄが設け
られており、この表面２ａおよび裏面２ｂのパッド２ｄ
上にそれぞれコネクタパッド３ｃを介して雄側コネクタ
３ａまたは雌側コネクタ３ｂが設けられている。
（図３参照）の表面２ａおよび裏面２ｂには、ＴＳＯＰ
１の個々のアウタリード１ａに対応してその配線と電気
的に接続された複数の基板電極であるパッド２ｄが設け
られており、この表面２ａおよび裏面２ｂのパッド２ｄ
上にそれぞれコネクタパッド３ｃを介して雄側コネクタ
３ａまたは雌側コネクタ３ｂが設けられている。
【００３４】次に、図１に示す３個のメモリモジュール
４をマザーボード５に積層実装した実装状態の一例を図
２に示す。
４をマザーボード５に積層実装した実装状態の一例を図
２に示す。
【００３５】つまり、図２に示すメモリモジュール４
は、図１に示す３個のメモリモジュール４と、モジュー
ル基板２の裏面２ｂに設けられた雌側コネクタ３ｂと電
気的に接続する雄側コネクタ３ａが設けられたマザーボ
ード５とからなり、マザーボードに３個のモジュール基
板２を積層実装するものである（ただし、マザーボード
５に積層実装するメモリモジュール４の数は、３個以外
の複数個もしくは１個であってもよい）。
は、図１に示す３個のメモリモジュール４と、モジュー
ル基板２の裏面２ｂに設けられた雌側コネクタ３ｂと電
気的に接続する雄側コネクタ３ａが設けられたマザーボ
ード５とからなり、マザーボードに３個のモジュール基
板２を積層実装するものである（ただし、マザーボード
５に積層実装するメモリモジュール４の数は、３個以外
の複数個もしくは１個であってもよい）。
【００３６】なお、マザーボード５は、図示しないパソ
コンやワークステーションなどの内部に装着されるプリ
ント配線基板などであり、そこには、図２に示すよう
に、例えば、ＱＦＰ（Quad Flat Package)７などの半導
体装置もしくは他の電子部品が搭載されている。
コンやワークステーションなどの内部に装着されるプリ
ント配線基板などであり、そこには、図２に示すよう
に、例えば、ＱＦＰ（Quad Flat Package)７などの半導
体装置もしくは他の電子部品が搭載されている。
【００３７】一方、図２に示すように、メモリモジュー
ル４においても、モジュール基板２上にチップコンデン
サ６などの種々の小形の電子部品が搭載されている。
ル４においても、モジュール基板２上にチップコンデン
サ６などの種々の小形の電子部品が搭載されている。
【００３８】次に、本実施の形態のメモリモジュールの
製造方法について説明する。
製造方法について説明する。
【００３９】まず、図３に示す基板本体２ｃの表面２ａ
の両端のパッド２ｄ上にそれぞれにコネクタパッド３ｃ
を介して雄側コネクタ３ａが２個設けられるとともに、
その裏面２ｂのパッド２ｄ上に表面２ａ側の雄側コネク
タ３ａと一対を成す２個の雌側コネクタ３ｂが設けられ
たモジュール基板２を準備する。
の両端のパッド２ｄ上にそれぞれにコネクタパッド３ｃ
を介して雄側コネクタ３ａが２個設けられるとともに、
その裏面２ｂのパッド２ｄ上に表面２ａ側の雄側コネク
タ３ａと一対を成す２個の雌側コネクタ３ｂが設けられ
たモジュール基板２を準備する。
【００４０】さらに、モジュール基板２の表面２ａの所
定箇所、すなわち２個の雄側コネクタ３ａに、両側のア
ウタリード１ａがそれぞれに沿うように２個の雄側コネ
クタ３ａの間にＴＳＯＰ１を載置する。
定箇所、すなわち２個の雄側コネクタ３ａに、両側のア
ウタリード１ａがそれぞれに沿うように２個の雄側コネ
クタ３ａの間にＴＳＯＰ１を載置する。
【００４１】その後、はんだ付けなどによって、モジュ
ール基板２にＴＳＯＰ１を搭載する。
ール基板２にＴＳＯＰ１を搭載する。
【００４２】これにより、雄側コネクタ３ａまたは雌側
コネクタ３ｂを介して複数（ここでは、３個）のモジュ
ール基板２を他のモジュール基板２（被組み付け部材）
に積層実装し得る図４に示すメモリモジュール４を製造
できる。
コネクタ３ｂを介して複数（ここでは、３個）のモジュ
ール基板２を他のモジュール基板２（被組み付け部材）
に積層実装し得る図４に示すメモリモジュール４を製造
できる。
【００４３】続いて、図５に示すように、３個のメモリ
モジュール４のマザーボード５への実装方法を説明す
る。
モジュール４のマザーボード５への実装方法を説明す
る。
【００４４】まず、メモリモジュール４のモジュール基
板２の裏面２ｂに設けられた２つの雌側コネクタ３ｂと
同じ位置、すなわちメモリモジュール４の２つの雌側コ
ネクタ３ｂと同じ間隔で２つの雄側コネクタ３ａが取り
付けられたマザーボード５を準備する。
板２の裏面２ｂに設けられた２つの雌側コネクタ３ｂと
同じ位置、すなわちメモリモジュール４の２つの雌側コ
ネクタ３ｂと同じ間隔で２つの雄側コネクタ３ａが取り
付けられたマザーボード５を準備する。
【００４５】その際、図５に示すように、必要に応じて
マザーボード５にＱＦＰ７などの他の電子部品をはんだ
付けなどによって実装する。
マザーボード５にＱＦＰ７などの他の電子部品をはんだ
付けなどによって実装する。
【００４６】続いて、モジュール基板２の所定箇所には
んだ付けなどによりＴＳＯＰ１を搭載して個々のメモリ
モジュール４を組み立てる。
んだ付けなどによりＴＳＯＰ１を搭載して個々のメモリ
モジュール４を組み立てる。
【００４７】その際、図５に示すように、必要に応じて
モジュール基板２にチップコンデンサ６などの他の電子
部品をはんだ付けなどによって実装する。
モジュール基板２にチップコンデンサ６などの他の電子
部品をはんだ付けなどによって実装する。
【００４８】なお、本実施の形態では、図５に示すよう
に、上・中・下の３層としてメモリモジュール４をマザ
ーボード５上に積層実装するものであるが、まず、下層
に配置するメモリモジュール４のモジュール基板２の裏
面２ｂの雌側コネクタ３ｂをマザーボード５上の雄側コ
ネクタ３ａに差し込んでマザーボード５上に下層のメモ
リモジュール４を積層実装する。
に、上・中・下の３層としてメモリモジュール４をマザ
ーボード５上に積層実装するものであるが、まず、下層
に配置するメモリモジュール４のモジュール基板２の裏
面２ｂの雌側コネクタ３ｂをマザーボード５上の雄側コ
ネクタ３ａに差し込んでマザーボード５上に下層のメモ
リモジュール４を積層実装する。
【００４９】続いて、中層に配置するメモリモジュール
４のモジュール基板２の裏面２ｂの雌側コネクタ３ｂを
下層のメモリモジュール４の表面２ａの雄側コネクタ３
ａに差し込んで下層のメモリモジュール４上に中層のメ
モリモジュール４を積層実装する。
４のモジュール基板２の裏面２ｂの雌側コネクタ３ｂを
下層のメモリモジュール４の表面２ａの雄側コネクタ３
ａに差し込んで下層のメモリモジュール４上に中層のメ
モリモジュール４を積層実装する。
【００５０】さらに、上層に配置するメモリモジュール
４のモジュール基板２の裏面２ｂの雌側コネクタ３ｂを
中層のメモリモジュール４の表面２ａの雄側コネクタ３
ａに差し込んで中層のメモリモジュール４上に上層のメ
モリモジュール４を積層実装する。
４のモジュール基板２の裏面２ｂの雌側コネクタ３ｂを
中層のメモリモジュール４の表面２ａの雄側コネクタ３
ａに差し込んで中層のメモリモジュール４上に上層のメ
モリモジュール４を積層実装する。
【００５１】これにより、上・中・下３層のメモリモジ
ュール４のマザーボード５上への積層実装を終了する。
ュール４のマザーボード５上への積層実装を終了する。
【００５２】なお、本実施の形態では、マザーボード５
上に３層構造でメモリモジュール４を積層実装する場合
を説明したが、メモリモジュール４の積層数は、３層に
限定されるものではなく、１層であっても、また、３層
以外の複数の積層数であってもよい。
上に３層構造でメモリモジュール４を積層実装する場合
を説明したが、メモリモジュール４の積層数は、３層に
限定されるものではなく、１層であっても、また、３層
以外の複数の積層数であってもよい。
【００５３】また、モジュール基板２を準備する際に
は、まず、図３に示すような、コネクタ取り付け前の基
板本体２ｃを搬入して、その後にモジュール基板２の組
み立て作業を行ってもよい。
は、まず、図３に示すような、コネクタ取り付け前の基
板本体２ｃを搬入して、その後にモジュール基板２の組
み立て作業を行ってもよい。
【００５４】すなわち、パッド２ｄが設けられ、かつＴ
ＳＯＰ１を搭載可能な図３に示す基板本体２ｃを準備
し、この基板本体２ｃの表面２ａの両端に、それぞれコ
ネクタパッド３ｃを介して２つの雄側コネクタ３ａを設
け、さらに、基板本体２ｃの裏面２ｂの両端に同様にし
てコネクタパッド３ｃを介して２つの雌側コネクタ３ｂ
を設けてモジュール基板２を組み立てる。
ＳＯＰ１を搭載可能な図３に示す基板本体２ｃを準備
し、この基板本体２ｃの表面２ａの両端に、それぞれコ
ネクタパッド３ｃを介して２つの雄側コネクタ３ａを設
け、さらに、基板本体２ｃの裏面２ｂの両端に同様にし
てコネクタパッド３ｃを介して２つの雌側コネクタ３ｂ
を設けてモジュール基板２を組み立てる。
【００５５】その後、モジュール基板２にＴＳＯＰ１を
はんだ付けなどによって搭載してメモリモジュール４を
完成させ、図４および図５に示すように、例えば、マザ
ーボード５上に複数のメモリモジュール４を積層実装す
る。
はんだ付けなどによって搭載してメモリモジュール４を
完成させ、図４および図５に示すように、例えば、マザ
ーボード５上に複数のメモリモジュール４を積層実装す
る。
【００５６】本実施の形態のメモリモジュールおよびそ
の製造方法によれば、以下のような作用効果が得られ
る。
の製造方法によれば、以下のような作用効果が得られ
る。
【００５７】すなわち、モジュール基板２に雄側コネク
タ３ａ（電気的接続部材）と雌側コネクタ３ｂ（電気的
接続部材）とが設けられたことにより、この雄側コネク
タ３ａおよび雌側コネクタ３ｂを介して複数のモジュー
ル基板２を積層実装することができる。
タ３ａ（電気的接続部材）と雌側コネクタ３ｂ（電気的
接続部材）とが設けられたことにより、この雄側コネク
タ３ａおよび雌側コネクタ３ｂを介して複数のモジュー
ル基板２を積層実装することができる。
【００５８】本実施の形態では、この雄側コネクタ３ａ
および雌側コネクタ３ｂを介して他のモジュール基板２
（被組み付け部材）との間で積層実装することが可能に
なり、その結果、マザーボード５に３つのモジュール基
板２を３層で積層実装することが可能となる。
および雌側コネクタ３ｂを介して他のモジュール基板２
（被組み付け部材）との間で積層実装することが可能に
なり、その結果、マザーボード５に３つのモジュール基
板２を３層で積層実装することが可能となる。
【００５９】その結果、少ない面積でメモリの高密度化
と大容量化とを実現することができる。
と大容量化とを実現することができる。
【００６０】さらに、複数のメモリモジュール４を積層
実装できることにより、ソケットタイプメモリモジュー
ルと比較すると、その実装面積を低減することができ、
かつ同一実装面積で比較すると、大容量化を図ることが
できる。
実装できることにより、ソケットタイプメモリモジュー
ルと比較すると、その実装面積を低減することができ、
かつ同一実装面積で比較すると、大容量化を図ることが
できる。
【００６１】また、雄側コネクタ３ａまたは雌側コネク
タ３ｂがＴＳＯＰ１（半導体装置）のアウタリード１ａ
に対応してＴＳＯＰ１の両側のアウタリード１ａの近傍
に設けられていることにより、ＴＳＯＰ１のアウタリー
ド１ａと各コネクタとが近くに配置されるため、モジュ
ール基板２における配線の引き回しが簡単になる。
タ３ｂがＴＳＯＰ１（半導体装置）のアウタリード１ａ
に対応してＴＳＯＰ１の両側のアウタリード１ａの近傍
に設けられていることにより、ＴＳＯＰ１のアウタリー
ド１ａと各コネクタとが近くに配置されるため、モジュ
ール基板２における配線の引き回しが簡単になる。
【００６２】その結果、モジュール基板２における配線
設計を容易にできる。
設計を容易にできる。
【００６３】さらに、ＴＳＯＰ１のアウタリード１ａと
各コネクタとが近くに配置されるため、配線基板（モジ
ュール基板２）における配線長をより短くすることがで
き、さらに、配線容量を低減できるとともに、信号速度
の高速度化を図ることができる。
各コネクタとが近くに配置されるため、配線基板（モジ
ュール基板２）における配線長をより短くすることがで
き、さらに、配線容量を低減できるとともに、信号速度
の高速度化を図ることができる。
【００６４】なお、モジュール基板２における配線設計
を容易にできるため、配線の引き回しの際の自由度が向
上し、これにより、特性上優れたプリント配線基板設計
を行うことができる。
を容易にできるため、配線の引き回しの際の自由度が向
上し、これにより、特性上優れたプリント配線基板設計
を行うことができる。
【００６５】また、雄側コネクタ３ａおよび雌側コネク
タ３ｂが表面実装形のコネクタであることにより、両コ
ネクタをモジュール基板２に実装する際に、はんだ付け
を容易に行うことができる。
タ３ｂが表面実装形のコネクタであることにより、両コ
ネクタをモジュール基板２に実装する際に、はんだ付け
を容易に行うことができる。
【００６６】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００６７】例えば、前記実施の形態のメモリモジュー
ル４においては、半導体装置であるＴＳＯＰ１が１個設
けられている場合を説明したが、１つのメモリモジュー
ル４に設けられる半導体装置の数は、１個に限らず、２
個以上の複数個であってもよい。
ル４においては、半導体装置であるＴＳＯＰ１が１個設
けられている場合を説明したが、１つのメモリモジュー
ル４に設けられる半導体装置の数は、１個に限らず、２
個以上の複数個であってもよい。
【００６８】さらに、前記半導体装置の種類は、ＴＳＯ
Ｐ１に限定されるものではなく、与えられるスペースに
応じてＳＯＰ（Small Outline Package)などであっても
よい。
Ｐ１に限定されるものではなく、与えられるスペースに
応じてＳＯＰ（Small Outline Package)などであっても
よい。
【００６９】また、前記実施の形態のメモリモジュール
４においては、半導体装置がモジュール基板２の表面２
ａにのみ搭載されている場合を説明したが、ＴＳＯＰ１
は、モジュール基板２の裏面２ｂにのみ設けられていて
もよく、あるいは、表面２ａと裏面２ｂとに１つもしく
は複数個の半導体装置が設けられていてもよい。
４においては、半導体装置がモジュール基板２の表面２
ａにのみ搭載されている場合を説明したが、ＴＳＯＰ１
は、モジュール基板２の裏面２ｂにのみ設けられていて
もよく、あるいは、表面２ａと裏面２ｂとに１つもしく
は複数個の半導体装置が設けられていてもよい。
【００７０】また、前記実施の形態のメモリモジュール
４においては、モジュール基板２の表面２ａに雄側コネ
クタ３ａが設けられ、かつ裏面２ｂに雌側コネクタ３ｂ
が設けられている場合を説明したが、雄側コネクタ３ａ
と雌側コネクタ３ｂとが設けられる面は、表裏反対であ
ってもよい。
４においては、モジュール基板２の表面２ａに雄側コネ
クタ３ａが設けられ、かつ裏面２ｂに雌側コネクタ３ｂ
が設けられている場合を説明したが、雄側コネクタ３ａ
と雌側コネクタ３ｂとが設けられる面は、表裏反対であ
ってもよい。
【００７１】すなわち、モジュール基板２の表面２ａに
雌側コネクタ３ｂが設けられ、かつ裏面２ｂに雄側コネ
クタ３ａが設けられていてもよく、その際、マザーボー
ド５上には、雌側コネクタ３ｂが設けられることにな
る。
雌側コネクタ３ｂが設けられ、かつ裏面２ｂに雄側コネ
クタ３ａが設けられていてもよく、その際、マザーボー
ド５上には、雌側コネクタ３ｂが設けられることにな
る。
【００７２】また、メモリモジュール４の積層実装を可
能にする他の手段としは、図６〜図８に示す他の実施の
形態のメモリモジュール４が考えられる。
能にする他の手段としは、図６〜図８に示す他の実施の
形態のメモリモジュール４が考えられる。
【００７３】図６に示すメモリモジュール４は、モジュ
ール基板２の裏面２ｂにのみ電気的接続部材である雄側
コネクタ３ａまたは雌側コネクタ３ｂ（ここでは、雌側
コネクタ３ｂ）を設け、さらに、被組み付け部材である
マザーボード５に所定の間隔で順次高さの異なる複数の
雌側コネクタ３ｂまたは雄側コネクタ３ａ（ここでは、
雄側コネクタ３ａ）を設け、これにより、マザーボード
５上に複数のメモリモジュール４を積層実装するもので
ある。
ール基板２の裏面２ｂにのみ電気的接続部材である雄側
コネクタ３ａまたは雌側コネクタ３ｂ（ここでは、雌側
コネクタ３ｂ）を設け、さらに、被組み付け部材である
マザーボード５に所定の間隔で順次高さの異なる複数の
雌側コネクタ３ｂまたは雄側コネクタ３ａ（ここでは、
雄側コネクタ３ａ）を設け、これにより、マザーボード
５上に複数のメモリモジュール４を積層実装するもので
ある。
【００７４】さらに、図７に示すメモリモジュール４
は、そのモジュール基板２の両端部に半導体装置のアウ
タリード１ａに対応した複数のピンリード８（電気的接
続部材）をはんだ接続し、これらを補助基板９によって
両側で支持し、さらに、マザーボード５上のソケット部
材１０にこの補助基板９を差し込んでモジュール基板２
を積層実装するものである。
は、そのモジュール基板２の両端部に半導体装置のアウ
タリード１ａに対応した複数のピンリード８（電気的接
続部材）をはんだ接続し、これらを補助基板９によって
両側で支持し、さらに、マザーボード５上のソケット部
材１０にこの補助基板９を差し込んでモジュール基板２
を積層実装するものである。
【００７５】また、図８に示すメモリモジュール４は、
モジュール基板２を複数の積層用リードピン１１（電気
的接続部材）によって積層支持し、この積層用リードピ
ン１１をマザーボード５に半田付けしてモジュール基板
２を積層実装するものである。
モジュール基板２を複数の積層用リードピン１１（電気
的接続部材）によって積層支持し、この積層用リードピ
ン１１をマザーボード５に半田付けしてモジュール基板
２を積層実装するものである。
【００７６】したがって、図６〜図８に示す他の実施の
形態のメモリモジュール４は、ＴＳＯＰ１（半導体装
置）を搭載したモジュール基板２と、モジュール基板２
を積層実装可能な電気的接続部材である雄側コネクタ３
ａ・雌側コネクタ３ｂ、ピンリード８または積層用リー
ドピン１１とからなり、雄側コネクタ３ａ・雌側コネク
タ３ｂ、ピンリード８または積層用リードピン１１を介
して複数のモジュール基板２を他のモジュール基板２ま
たはマザーボード５に積層実装し得るものである。
形態のメモリモジュール４は、ＴＳＯＰ１（半導体装
置）を搭載したモジュール基板２と、モジュール基板２
を積層実装可能な電気的接続部材である雄側コネクタ３
ａ・雌側コネクタ３ｂ、ピンリード８または積層用リー
ドピン１１とからなり、雄側コネクタ３ａ・雌側コネク
タ３ｂ、ピンリード８または積層用リードピン１１を介
して複数のモジュール基板２を他のモジュール基板２ま
たはマザーボード５に積層実装し得るものである。
【００７７】その際のメモリモジュール４の組み立て
は、まず、表面２ａおよび裏面２ｂのうちの何れか一方
の面に前記電気的接続部材が設けられたモジュール基板
２を準備し、その後、各モジュール基板２にＴＳＯＰ１
（半導体装置）を搭載してメモリモジュール４を製造す
る。
は、まず、表面２ａおよび裏面２ｂのうちの何れか一方
の面に前記電気的接続部材が設けられたモジュール基板
２を準備し、その後、各モジュール基板２にＴＳＯＰ１
（半導体装置）を搭載してメモリモジュール４を製造す
る。
【００７８】これにより、前記電気的接続部材を介して
複数のモジュール基板２を他のモジュール基板２または
マザーボード５に積層実装できる。
複数のモジュール基板２を他のモジュール基板２または
マザーボード５に積層実装できる。
【００７９】つまり、図６〜図８に示す他の実施の形態
のメモリモジュール４においても、複数のモジュール基
板２を積層実装することができ、その結果、メモリモジ
ュール４の実装における高密度化を図ることができる。
のメモリモジュール４においても、複数のモジュール基
板２を積層実装することができ、その結果、メモリモジ
ュール４の実装における高密度化を図ることができる。
【００８０】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００８１】（１）．メモリモジュールのモジュール基
板に電気的接続部材が設けられたことにより、この電気
的接続部材を介して複数のモジュール基板を積層実装す
ることができ、その際、電気的接続部材が雄側および雌
側コネクタであることにより、この雄側および雌側コネ
クタを介して被組み付け部材に複数のモジュール基板を
積層実装することが可能となり、その結果、少ない面積
でメモリの高密度化と大容量化とを実現することができ
る。
板に電気的接続部材が設けられたことにより、この電気
的接続部材を介して複数のモジュール基板を積層実装す
ることができ、その際、電気的接続部材が雄側および雌
側コネクタであることにより、この雄側および雌側コネ
クタを介して被組み付け部材に複数のモジュール基板を
積層実装することが可能となり、その結果、少ない面積
でメモリの高密度化と大容量化とを実現することができ
る。
【００８２】（２）．（１）により、複数のメモリモジ
ュールを積層実装できることにより、ソケットタイプメ
モリモジュールと比較すると、その実装面積を低減する
ことができ、かつ同一実装面積で比較すると、大容量化
を図ることができる。
ュールを積層実装できることにより、ソケットタイプメ
モリモジュールと比較すると、その実装面積を低減する
ことができ、かつ同一実装面積で比較すると、大容量化
を図ることができる。
【００８３】（３）．雄側または雌側コネクタが半導体
装置の外部端子に対応して半導体装置の両側の外部端子
の近傍に設けられていることにより、半導体装置の外部
端子と各コネクタとが近くに配置されるため、モジュー
ル基板における配線の引き回しが簡単になる。その結
果、モジュール基板における配線設計を容易にできる。
装置の外部端子に対応して半導体装置の両側の外部端子
の近傍に設けられていることにより、半導体装置の外部
端子と各コネクタとが近くに配置されるため、モジュー
ル基板における配線の引き回しが簡単になる。その結
果、モジュール基板における配線設計を容易にできる。
【００８４】（４）．半導体装置の外部端子と各コネク
タとが近くに配置されるため、モジュール基板における
配線長をより短くすることができ、配線容量を低減でき
るとともに、信号速度の高速度化を図ることができる。
タとが近くに配置されるため、モジュール基板における
配線長をより短くすることができ、配線容量を低減でき
るとともに、信号速度の高速度化を図ることができる。
【００８５】（５）．モジュール基板における配線設計
を容易にできるため、配線の引き回しの際の自由度が向
上し、これにより、特性上優れた配線基板設計を行うこ
とができる。
を容易にできるため、配線の引き回しの際の自由度が向
上し、これにより、特性上優れた配線基板設計を行うこ
とができる。
【図１】本発明のメモリモジュールの構造の実施の形態
の一例を示す斜視図である。
の一例を示す斜視図である。
【図２】図１に示すメモリモジュールの実装状態の構造
の一例を示す断面図である。
の一例を示す断面図である。
【図３】図１に示すメモリモジュールに用いられるモジ
ュール基板の基板本体の構造の一例を示す斜視図であ
る。
ュール基板の基板本体の構造の一例を示す斜視図であ
る。
【図４】図１に示すメモリモジュールの積層方法の一例
を示す斜視図である。
を示す斜視図である。
【図５】図１に示すメモリモジュールのマザーボードへ
の実装時の積層方法の一例を示す断面図である。
の実装時の積層方法の一例を示す断面図である。
【図６】本発明の他の実施の形態であるメモリモジュー
ルの実装時の構造を示す断面図である。
ルの実装時の構造を示す断面図である。
【図７】本発明の他の実施の形態であるメモリモジュー
ルの実装時の構造を示す断面図である。
ルの実装時の構造を示す断面図である。
【図８】本発明の他の実施の形態であるメモリモジュー
ルの実装時の構造を示す断面図である。
ルの実装時の構造を示す断面図である。
１ ＴＳＯＰ（半導体装置） １ａ アウタリード（外部端子） ２ モジュール基板（被組み付け部材） ２ａ 表面 ２ｂ 裏面 ２ｃ 基板本体 ２ｄ パッド ３ａ 雄側コネクタ（電気的接続部材） ３ｂ 雌側コネクタ（電気的接続部材） ３ｃ コネクタパッド ４ メモリモジュール ５ マザーボード（被組み付け部材） ６ チップコンデンサ ７ ＱＦＰ ８ ピンリード（電気的接続部材） ９ 補助基板 １０ ソケット部材 １１ 積層用リードピン（電気的接続部材）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 津久井 誠一郎 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 (72)発明者 坂口 良寛 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 (72)発明者 中村 淳 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 Ｆターム(参考） 5E023 AA04 CC01 FF13 HH30 5E344 AA01 AA26 BB02 BB06 CD18 EE06 EE13 5F083 ZA23
Claims (9)
- 【請求項１】 半導体装置を搭載したモジュール基板
と、 前記モジュール基板を積層実装可能な電気的接続部材と
を有し、 前記電気的接続部材を介して複数の前記モジュール基板
を前記モジュール基板またはマザーボードに積層実装し
得ることを特徴とするメモリモジュール。 - 【請求項２】 半導体装置を搭載したモジュール基板を
有するメモリモジュールであって、前記モジュール基板
の表裏面のうちの何れか一方の面に雄側および雌側コネ
クタのうちの何れか一方が設けられるとともに、前記モ
ジュール基板の表裏面の何れか他方の面に前記雄側およ
び雌側コネクタのうちの何れか他方が設けられ、前記雄
側および雌側コネクタのうちの何れかを、被組み付け部
材に設けられた前記雄側および雌側コネクタのうちの何
れかと接続させて複数の前記モジュール基板を積層実装
し得ることを特徴とするメモリモジュール。 - 【請求項３】 半導体装置を搭載し、かつ表裏面のうち
の何れか一方の面に雄側および雌側コネクタのうちの何
れか一方が設けられるとともに、前記表裏面の何れか他
方の面に前記雄側および雌側コネクタのうちの何れか他
方が設けられたモジュール基板と、 前記モジュール基板に設けられた前記雄側および雌側コ
ネクタのうちの何れかと電気的に接続する前記雄側また
は雌側コネクタが設けられたマザーボードとを有し、 前記マザーボードに複数の前記モジュール基板を積層実
装し得ることを特徴とするメモリモジュール。 - 【請求項４】 請求項２または３記載のメモリモジュー
ルであって、前記雄側または雌側コネクタが前記半導体
装置の外部端子に対応して前記半導体装置の両側の前記
外部端子の近傍に設けられていることを特徴とするメモ
リモジュール。 - 【請求項５】 請求項２，３または４記載のメモリモジ
ュールであって、前記雄側および雌側コネクタが表面実
装形のコネクタであり、前記雄側および雌側コネクタが
前記モジュール基板に表面実装によって電気的に接続さ
れていることを特徴とするメモリモジュール。 - 【請求項６】 表裏面のうちの少なくとも一方の面に電
気的接続部材が設けられたモジュール基板を準備する工
程と、 前記モジュール基板に半導体装置を搭載する工程とを有
し、 前記電気的接続部材を介して複数の前記モジュール基板
を前記モジュール基板またはマザーボードに積層実装し
得ることを特徴とするメモリモジュールの製造方法。 - 【請求項７】 表裏面のうちの何れか一方の面に雄側お
よび雌側コネクタのうちの何れか一方が設けられるとと
もに、前記表裏面の何れか他方の面に前記雄側および雌
側コネクタのうちの何れか他方が設けられたモジュール
基板を準備する工程と、 前記モジュール基板に半導体装置を搭載する工程とを有
し、 前記雄側または雌側コネクタを介して複数の前記モジュ
ール基板を被組み付け部材に積層実装し得ることを特徴
とするメモリモジュールの製造方法。 - 【請求項８】 表裏面のうちの何れか一方の面に雄側お
よび雌側コネクタのうちの何れか一方が設けられるとと
もに、前記表裏面の何れか他方の面に前記雄側および雌
側コネクタのうちの何れか他方が設けられたモジュール
基板を準備する工程と、 前記雄側および雌側コネクタのうちの何れかが設けられ
たマザーボードを準備する工程と、 前記モジュール基板に半導体装置を搭載する工程とを有
し、 前記雄側または雌側コネクタを介して複数の前記モジュ
ール基板を前記マザーボードに積層実装し得ることを特
徴とするメモリモジュールの製造方法。 - 【請求項９】 半導体装置を搭載可能なモジュール基板
を準備する工程と、 前記モジュール基板の表裏面のうちの何れか一方の面に
雄側および雌側コネクタのうちの何れか一方を設けると
ともに、前記表裏面の何れか他方の面に前記雄側および
雌側コネクタのうちの何れか他方を設ける工程と、 前記モジュール基板に半導体装置を搭載する工程とを有
し、 前記雄側または雌側コネクタを介して複数の前記モジュ
ール基板を被組み付け部材に積層実装し得ることを特徴
とするメモリモジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10195778A JP2000031617A (ja) | 1998-07-10 | 1998-07-10 | メモリモジュールおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10195778A JP2000031617A (ja) | 1998-07-10 | 1998-07-10 | メモリモジュールおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000031617A true JP2000031617A (ja) | 2000-01-28 |
Family
ID=16346818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10195778A Pending JP2000031617A (ja) | 1998-07-10 | 1998-07-10 | メモリモジュールおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000031617A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001069680A2 (en) * | 2000-03-13 | 2001-09-20 | Legacy Electronics, Inc. | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages |
| EP1235471A1 (en) * | 2001-02-27 | 2002-08-28 | STMicroelectronics Limited | A stackable module |
| KR100368003B1 (ko) * | 2000-09-06 | 2003-01-14 | 학교법인 서강대학교 | 3차원 적층형 전자회로장치 및 그의 제작방법 |
| JP2003344496A (ja) * | 2002-05-27 | 2003-12-03 | Ando Electric Co Ltd | 半導体試験装置及び不良解析メモリの搭載方法 |
| JP2004094343A (ja) * | 2002-08-29 | 2004-03-25 | Sharp Corp | 電子機器の拡張モジュール |
| US6713684B2 (en) * | 2001-11-01 | 2004-03-30 | Intel Corporation | Hole grid array package and socket technology |
| JP2005135453A (ja) * | 2003-10-28 | 2005-05-26 | Elpida Memory Inc | メモリシステム及びメモリモジュール |
| US7102892B2 (en) | 2000-03-13 | 2006-09-05 | Legacy Electronics, Inc. | Modular integrated circuit chip carrier |
| US7103970B2 (en) | 2001-03-14 | 2006-09-12 | Legacy Electronics, Inc. | Method for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips |
| US7145227B2 (en) | 2003-07-31 | 2006-12-05 | Nec Toshiba Space Systems, Ltd. | Stacked memory and manufacturing method thereof |
| US7405471B2 (en) | 2000-10-16 | 2008-07-29 | Legacy Electronics, Inc. | Carrier-based electronic module |
| KR100854205B1 (ko) * | 2005-03-09 | 2008-08-26 | 세이코 엡슨 가부시키가이샤 | 디바이스 장착 구조체, 디바이스 장착 방법, 액적 토출헤드, 커넥터 및 반도체 장치 |
| US8123531B2 (en) | 2009-09-10 | 2012-02-28 | Kabushiki Kaisha Toshiba | Card holder and broadcast receiving apparatus having card holder |
| JP2013057431A (ja) * | 2011-09-07 | 2013-03-28 | Toshiba Corp | 冷蔵庫 |
| CN107895852A (zh) * | 2017-11-08 | 2018-04-10 | 上海航天科工电器研究院有限公司 | 一种平行板间多层堆叠模块化高速电连接器 |
| CN109714930A (zh) * | 2019-02-01 | 2019-05-03 | 维沃移动通信有限公司 | 一种终端设备及其制造方法 |
| JP2019161036A (ja) * | 2018-03-14 | 2019-09-19 | 株式会社リニア・サーキット | 基板ユニットと、それを使用する基板システム |
-
1998
- 1998-07-10 JP JP10195778A patent/JP2000031617A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001069680A2 (en) * | 2000-03-13 | 2001-09-20 | Legacy Electronics, Inc. | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages |
| WO2001069680A3 (en) * | 2000-03-13 | 2002-03-21 | Legacy Electronics Inc | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages |
| US6487078B2 (en) | 2000-03-13 | 2002-11-26 | Legacy Electronics, Inc. | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages |
| US7102892B2 (en) | 2000-03-13 | 2006-09-05 | Legacy Electronics, Inc. | Modular integrated circuit chip carrier |
| KR100368003B1 (ko) * | 2000-09-06 | 2003-01-14 | 학교법인 서강대학교 | 3차원 적층형 전자회로장치 및 그의 제작방법 |
| US7405471B2 (en) | 2000-10-16 | 2008-07-29 | Legacy Electronics, Inc. | Carrier-based electronic module |
| US6864569B2 (en) | 2001-02-27 | 2005-03-08 | Stmicroelectronics Limited | Stackable module |
| US6731514B2 (en) | 2001-02-27 | 2004-05-04 | Stmicroelectronics Limited | Stackable module |
| EP1235471A1 (en) * | 2001-02-27 | 2002-08-28 | STMicroelectronics Limited | A stackable module |
| US7103970B2 (en) | 2001-03-14 | 2006-09-12 | Legacy Electronics, Inc. | Method for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips |
| US6713684B2 (en) * | 2001-11-01 | 2004-03-30 | Intel Corporation | Hole grid array package and socket technology |
| JP2003344496A (ja) * | 2002-05-27 | 2003-12-03 | Ando Electric Co Ltd | 半導体試験装置及び不良解析メモリの搭載方法 |
| JP2004094343A (ja) * | 2002-08-29 | 2004-03-25 | Sharp Corp | 電子機器の拡張モジュール |
| US7432131B2 (en) | 2003-07-31 | 2008-10-07 | Nec Toshiba Space Systems, Ltd. | Stacked memory and manufacturing method thereof |
| US7145227B2 (en) | 2003-07-31 | 2006-12-05 | Nec Toshiba Space Systems, Ltd. | Stacked memory and manufacturing method thereof |
| JP2005135453A (ja) * | 2003-10-28 | 2005-05-26 | Elpida Memory Inc | メモリシステム及びメモリモジュール |
| KR100854205B1 (ko) * | 2005-03-09 | 2008-08-26 | 세이코 엡슨 가부시키가이샤 | 디바이스 장착 구조체, 디바이스 장착 방법, 액적 토출헤드, 커넥터 및 반도체 장치 |
| US7527356B2 (en) | 2005-03-09 | 2009-05-05 | Seiko Epson Corporation | Device package structure, device packaging method, liquid drop ejection method, connector, and semiconductor device |
| US8123531B2 (en) | 2009-09-10 | 2012-02-28 | Kabushiki Kaisha Toshiba | Card holder and broadcast receiving apparatus having card holder |
| JP2013057431A (ja) * | 2011-09-07 | 2013-03-28 | Toshiba Corp | 冷蔵庫 |
| CN107895852A (zh) * | 2017-11-08 | 2018-04-10 | 上海航天科工电器研究院有限公司 | 一种平行板间多层堆叠模块化高速电连接器 |
| JP2019161036A (ja) * | 2018-03-14 | 2019-09-19 | 株式会社リニア・サーキット | 基板ユニットと、それを使用する基板システム |
| CN109714930A (zh) * | 2019-02-01 | 2019-05-03 | 维沃移动通信有限公司 | 一种终端设备及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6713854B1 (en) | Electronic circuit module with a carrier having a mounting pad array | |
| EP1327265B1 (en) | Electronic module having canopy-type carriers | |
| EP1264347B1 (en) | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages | |
| US7652381B2 (en) | Interconnect system without through-holes | |
| JP2000031617A (ja) | メモリモジュールおよびその製造方法 | |
| JP2002151648A (ja) | 半導体モジュール | |
| JP3925615B2 (ja) | 半導体モジュール | |
| JP2002305286A (ja) | 半導体モジュールおよび電子部品 | |
| US20060138630A1 (en) | Stacked ball grid array packages | |
| JPH1056104A (ja) | 半導体デバイス・パッケージ及び組み立て方法 | |
| US20040264148A1 (en) | Method and system for fan fold packaging | |
| US20030043650A1 (en) | Multilayered memory device | |
| JP2876789B2 (ja) | 半導体モジュール | |
| JPH05275838A (ja) | 電子装置用モジュール | |
| JP2000294725A (ja) | 半導体装置 | |
| JP4016587B2 (ja) | 電子部品及びその製造方法 | |
| JP2001156222A (ja) | 基板接続構造、基板接続用プリント配線基板および基板接続方法 | |
| JP2004031432A (ja) | 半導体装置 | |
| JPH098462A (ja) | プリント多層配線基板モジュール | |
| JP2002141462A (ja) | ３次元実装装置および３次元実装システム | |
| JP2001332683A (ja) | 積層型半導体装置及びその製造方法 | |
| JPH09199669A (ja) | プリント配線基板モジュール | |
| JP2003017617A (ja) | フレキシブル接続配線基板、フレキシブル配線基板及びこれを用いた半導体装置 | |
| JPS63278295A (ja) | 表面実装用パッケ−ジ | |
| JPH03250788A (ja) | 混成機能実装回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040301 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061017 |