JPH03250788A - 混成機能実装回路装置 - Google Patents
混成機能実装回路装置Info
- Publication number
- JPH03250788A JPH03250788A JP2048242A JP4824290A JPH03250788A JP H03250788 A JPH03250788 A JP H03250788A JP 2048242 A JP2048242 A JP 2048242A JP 4824290 A JP4824290 A JP 4824290A JP H03250788 A JPH03250788 A JP H03250788A
- Authority
- JP
- Japan
- Prior art keywords
- lead pins
- printed wiring
- wiring board
- flat package
- alternately
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005476 soldering Methods 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 2
- 239000003292 glue Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は混成機能実装回路装置に係り、特に実装密度お
よび機能状の信頼性向上を図った混成機能実装回路装置
に関する。
よび機能状の信頼性向上を図った混成機能実装回路装置
に関する。
（従来の技術）
電子回路のコンパクト化などを目的にし、所要の回路パ
ターンを主面に設けたプリント配線板に、多ピン型のフ
ラットパッケージ素子、たとえばフラットパッケージＩ
Ｃ素子およびチ・ノブ抵抗体などを搭載・実装して成る
混成機能回路装置が開発されている。すなわち、第３図
に平面的にまた第４図に断面的にそれぞれ示すように、
所要の回路パターン１およびこれらの回路７寸ターン１
に電気的に接続する接続用バ・ソド２を列状に主面に設
けたプリント配線板３の所定領域面に、多ピン型のフラ
ットパッケージＩＣ素子４を搭載・配置し、フラットパ
ッケージＩＣ素子４のリードピン４ａを対応する接続用
パッド２面に半田付けなどにより接続した構成の混成機
能回路装置が知られている。しかして、上記混成機能回
路装置においては、搭載・実装する電子部品４など小型
大容量化により、リードピン４ａ数の増加あるいはり−
１ピン４ａのピッチ狭小化など進められている。
ターンを主面に設けたプリント配線板に、多ピン型のフ
ラットパッケージ素子、たとえばフラットパッケージＩ
Ｃ素子およびチ・ノブ抵抗体などを搭載・実装して成る
混成機能回路装置が開発されている。すなわち、第３図
に平面的にまた第４図に断面的にそれぞれ示すように、
所要の回路パターン１およびこれらの回路７寸ターン１
に電気的に接続する接続用バ・ソド２を列状に主面に設
けたプリント配線板３の所定領域面に、多ピン型のフラ
ットパッケージＩＣ素子４を搭載・配置し、フラットパ
ッケージＩＣ素子４のリードピン４ａを対応する接続用
パッド２面に半田付けなどにより接続した構成の混成機
能回路装置が知られている。しかして、上記混成機能回
路装置においては、搭載・実装する電子部品４など小型
大容量化により、リードピン４ａ数の増加あるいはり−
１ピン４ａのピッチ狭小化など進められている。
また、こうした要求に対してプリント配線板においても
、接続用パッド２のピッチ狭小化や回路パターンの微細
化など行われている。
、接続用パッド２のピッチ狭小化や回路パターンの微細
化など行われている。
（発明が解決しようとする課題）
しかし、上記構成の混成機能回路装置の場合には、次の
ような不都合が認められる。すなわち、ＩＣ素子４など
の高集積化・高機能化に伴いり−ドピン４ａ数が増大す
る一方、リードピン間隔もさらに狭くなって来ている。
ような不都合が認められる。すなわち、ＩＣ素子４など
の高集積化・高機能化に伴いり−ドピン４ａ数が増大す
る一方、リードピン間隔もさらに狭くなって来ている。
このような傾向に対処して前記したごとく、プリント配
線板３面の接続用パッド２の小形化およびピッチ狭小化
されるが、実装技術上半田ペーストの印刷やＩＣ素子４
などの実装に高精度を要するばかりでなく、電気的な接
続の信頼性にも問題がある。つまり、プリント配線板３
の所定水平面領域に、上記微小形状の接続用パッド２列
を狭小なピッチで形設し得ても、これにリードピン４ａ
を位置合せしてＩＣ素子４を搭載・配置し、かつ電気的
な短絡など起さずに所要の半田付けを行うことは至難の
技といえる。
線板３面の接続用パッド２の小形化およびピッチ狭小化
されるが、実装技術上半田ペーストの印刷やＩＣ素子４
などの実装に高精度を要するばかりでなく、電気的な接
続の信頼性にも問題がある。つまり、プリント配線板３
の所定水平面領域に、上記微小形状の接続用パッド２列
を狭小なピッチで形設し得ても、これにリードピン４ａ
を位置合せしてＩＣ素子４を搭載・配置し、かつ電気的
な短絡など起さずに所要の半田付けを行うことは至難の
技といえる。
本発明は上記事情に対処して、構成が比較的容易で、信
頼性の高い状態で高集積化ないし高機能化を達成し得る
混成機能回路装置の提供を目的とする。
頼性の高い状態で高集積化ないし高機能化を達成し得る
混成機能回路装置の提供を目的とする。
［発明の構成］
（課題を解決するための手段）
本発明は、搭載・実装された多ピン型フラットパッケー
ジ素子と、前記多ピン型フラットパッケージ素子のリー
ドピンが接続される接続用パッド列を所定面に有するプ
リント配線板とを具偏して成る混成機能実装回路装置に
おいて、前記多ピン型フラットパッケージ素子のリード
ピンを交互に長短に配設しかつ、先端側が径大化され、
また接続用パッドは段差付けられた面に交互に形設され
ていることを特徴とする。
ジ素子と、前記多ピン型フラットパッケージ素子のリー
ドピンが接続される接続用パッド列を所定面に有するプ
リント配線板とを具偏して成る混成機能実装回路装置に
おいて、前記多ピン型フラットパッケージ素子のリード
ピンを交互に長短に配設しかつ、先端側が径大化され、
また接続用パッドは段差付けられた面に交互に形設され
ていることを特徴とする。
（作用）
本発明によれば、搭載・実装された多ピン型フラッ］・
パッケージ素子のリードピンが交互に長短に形成され、
またそのリードピンを接続する接続用パッドは、交互に
段差付けられた面に形設されている。すなわち、前記リ
ードピンは互いに比較的離隔した位置で半田付けなどに
より接続されるため、接続用パッド間での電気的な短絡
の発生は全面的に回避し得る。しかも、前記リードピン
の先端側（被半田付は部）が径大化しであるので、前記
接続用パッドに対する半田付けも確実になされ信頼性の
高い電気的な接続を保持し得る。
パッケージ素子のリードピンが交互に長短に形成され、
またそのリードピンを接続する接続用パッドは、交互に
段差付けられた面に形設されている。すなわち、前記リ
ードピンは互いに比較的離隔した位置で半田付けなどに
より接続されるため、接続用パッド間での電気的な短絡
の発生は全面的に回避し得る。しかも、前記リードピン
の先端側（被半田付は部）が径大化しであるので、前記
接続用パッドに対する半田付けも確実になされ信頼性の
高い電気的な接続を保持し得る。
（実施例）
以下第１図および第２図を参照して本発明の詳細な説明
する。
する。
第１図は本発明に係る混成機能回路装置の要部構成を示
す平面図、第２図第１図のＡ−Ａ線に沿った断面図であ
る。図において、３は所要の回路パターン１を有するプ
リント配線板であり、４は前記プリント配線板３の所定
領域面に搭載・実装された多ピン型フラットパッケージ
素子である。
す平面図、第２図第１図のＡ−Ａ線に沿った断面図であ
る。図において、３は所要の回路パターン１を有するプ
リント配線板であり、４は前記プリント配線板３の所定
領域面に搭載・実装された多ピン型フラットパッケージ
素子である。
しかして、前記プリント配線板３は第一のプリント配線
板層３ａと第二のプリント配線板層３ｂとで段差付きに
構成されており、前記搭載・実装された多ピン型フラッ
トパッケージ素子４のり一部ピン４ａを接続する接続用
パッド２ａ、２ｂ列が、前記段差付けられた第一のプリ
ント配線板層３ａおよび第二のプリント配線板層３ｂ面
に交互にそれぞれ形設されている。
板層３ａと第二のプリント配線板層３ｂとで段差付きに
構成されており、前記搭載・実装された多ピン型フラッ
トパッケージ素子４のり一部ピン４ａを接続する接続用
パッド２ａ、２ｂ列が、前記段差付けられた第一のプリ
ント配線板層３ａおよび第二のプリント配線板層３ｂ面
に交互にそれぞれ形設されている。
また、前記多ピン型フラットパッケージ素子４は、先端
側が径大化されかつ、交互に長短を成すリードピン４ａ
を備えており、これらのリードピン４ａが前記段差付け
られた第一のプリント配線板層３ａおよび第二のプリン
ト配線板層３ｂ面にそれぞれ形設されている接続用パッ
ド２ａ、２ｂに交互に接続されている。
側が径大化されかつ、交互に長短を成すリードピン４ａ
を備えており、これらのリードピン４ａが前記段差付け
られた第一のプリント配線板層３ａおよび第二のプリン
ト配線板層３ｂ面にそれぞれ形設されている接続用パッ
ド２ａ、２ｂに交互に接続されている。
上記構成の本発明に係る混成機能回路装置は、次のよう
にして容品に製造し得る。先ず搭載・実装する多ピン型
フラットパッケージ素子４のり一部ピン４ａ １本置
き（短いリードピン）に対応した回路パターン１および
接続用パッド２ａを所定領域面に設けた、たとえばセラ
ミック系の第一のプリント配線板層３ａを用意し、前記
接続用パッド２ａ面上に印刷法などにより半田を被着し
た状態で多ピン型フラットパッケージ素子４を搭載・実
装する。勿論この実装においては、１本置きに配設され
ている前記多ピン型フラットパッケージ素子４の短いリ
ードピンが接続される。
にして容品に製造し得る。先ず搭載・実装する多ピン型
フラットパッケージ素子４のり一部ピン４ａ １本置
き（短いリードピン）に対応した回路パターン１および
接続用パッド２ａを所定領域面に設けた、たとえばセラ
ミック系の第一のプリント配線板層３ａを用意し、前記
接続用パッド２ａ面上に印刷法などにより半田を被着し
た状態で多ピン型フラットパッケージ素子４を搭載・実
装する。勿論この実装においては、１本置きに配設され
ている前記多ピン型フラットパッケージ素子４の短いリ
ードピンが接続される。
一方、前記第一のプリント配線板層３８面の接続用パッ
ド２ａなどを設けた所定領域面、すなわち多ピン型フラ
ットパッケージ素子４を搭載・実装する領域に対応する
部分が縁抜かれ、その縁抜で形成した開口周辺部の所定
領域面に、前記搭載・実装された多ピン型フラットパッ
ケージ素子４のリードピン４ａ １本置きに（長いリ
ードピン）対応した回路パターン１および接続用パッド
２ｂを設けた、たとえばセラミック系の第二のプリント
配線板層３ｂを用意する。
ド２ａなどを設けた所定領域面、すなわち多ピン型フラ
ットパッケージ素子４を搭載・実装する領域に対応する
部分が縁抜かれ、その縁抜で形成した開口周辺部の所定
領域面に、前記搭載・実装された多ピン型フラットパッ
ケージ素子４のリードピン４ａ １本置きに（長いリ
ードピン）対応した回路パターン１および接続用パッド
２ｂを設けた、たとえばセラミック系の第二のプリント
配線板層３ｂを用意する。
次いで、この第二のプリント配線板層３ｂを、前記第一
のプリント配線板層３ａ面上の接続用パッド２ａに接続
したリードピン４ａと未接続のリードピン４ａとの間に
位置するように配設して、その未接続のリードピン４ａ
を第二のプリント配線板層３ｂ上の接続用パッド２ｂに
接続・実装する。
のプリント配線板層３ａ面上の接続用パッド２ａに接続
したリードピン４ａと未接続のリードピン４ａとの間に
位置するように配設して、その未接続のリードピン４ａ
を第二のプリント配線板層３ｂ上の接続用パッド２ｂに
接続・実装する。
しかる後、要すれば前記第一のプリント配線板層３ａの
回路パターン１と第二のプリント配線板層３ｂの回路パ
ターン１とを、たとえば異方性導電膜や導電性ペースト
などで電気的に接続するとともに、両プリント配線板層
３ａ、３ｂとを絶縁性の接希剤で接着・一体化すること
により、所望の混成機能回路装置が得られる。
回路パターン１と第二のプリント配線板層３ｂの回路パ
ターン１とを、たとえば異方性導電膜や導電性ペースト
などで電気的に接続するとともに、両プリント配線板層
３ａ、３ｂとを絶縁性の接希剤で接着・一体化すること
により、所望の混成機能回路装置が得られる。
なお、上記ではプリント配線板３が２層のプリント配線
板層３ａ、３ｂで構成した例を示したが、３層以上のプ
リント配線板層３ａ、３ｂ、３ｃ・・・としてもよいし
、また製造に当ってはいわゆるグリーンシート状のプリ
ント配線板層３ａ、３ｂを積層し焼成一体化する方式に
よってもよい。
板層３ａ、３ｂで構成した例を示したが、３層以上のプ
リント配線板層３ａ、３ｂ、３ｃ・・・としてもよいし
、また製造に当ってはいわゆるグリーンシート状のプリ
ント配線板層３ａ、３ｂを積層し焼成一体化する方式に
よってもよい。
［発明の効果］
上記説明したように本発明に係る混成機能回路装置によ
れば、搭載・実装された多ピン型フラットパッケージ素
子のリードピンが交互に長短に形成され、またそのリー
ドピンを接続する接続用パッドは、段差付けられた異な
る面に交互に形設されている。つまり、前記リードピン
は互いに比較的離隔した位置で半田付けなどにより接続
されているため、接続用パッド間での電気的な短絡の発
生を全面的に回避し得るし、また接続用パッドおよび回
路パターンの配設密度の大幅な向上も容易に図り得る。
れば、搭載・実装された多ピン型フラットパッケージ素
子のリードピンが交互に長短に形成され、またそのリー
ドピンを接続する接続用パッドは、段差付けられた異な
る面に交互に形設されている。つまり、前記リードピン
は互いに比較的離隔した位置で半田付けなどにより接続
されているため、接続用パッド間での電気的な短絡の発
生を全面的に回避し得るし、また接続用パッドおよび回
路パターンの配設密度の大幅な向上も容易に図り得る。
しかも、前記リードピンの先端側（被半田付は部）が径
大化されているので、前記接続用パッドに対する半田付
けも確実になされ信頼性の高い電気的な接続を保持し得
る。
大化されているので、前記接続用パッドに対する半田付
けも確実になされ信頼性の高い電気的な接続を保持し得
る。
第１図は本発明に係る混成機能回路装置の要部構成例を
示す平面図、第２図は第１図＾−Ａ線に沿った断面図、
第３図は従来の混成機能回路装置の要部構成を示す平面
図、第４図は第３図Ａ−へ線に沿った断面図である。 １・・・・・・・・・回路パターン ２・・・・・・・・・接続用パッド ２ａ、２ｂ・・・段付き面形設された接続用パッド ３・・・・・・・・・プリント配線板 ３ａ・・・・・・第一のプリント配線板層３ｂ・・・・
・・第二のプリント配線板層４・・・・・・・・・多ピ
ンフラ トパッケージ素子 ・・・・・・多ピンフラ トパッケージ素子のり −１ピン
示す平面図、第２図は第１図＾−Ａ線に沿った断面図、
第３図は従来の混成機能回路装置の要部構成を示す平面
図、第４図は第３図Ａ−へ線に沿った断面図である。 １・・・・・・・・・回路パターン ２・・・・・・・・・接続用パッド ２ａ、２ｂ・・・段付き面形設された接続用パッド ３・・・・・・・・・プリント配線板 ３ａ・・・・・・第一のプリント配線板層３ｂ・・・・
・・第二のプリント配線板層４・・・・・・・・・多ピ
ンフラ トパッケージ素子 ・・・・・・多ピンフラ トパッケージ素子のり −１ピン
Claims (1)
- 【特許請求の範囲】 搭載・実装された多ピン型フラットパッケージ素子と
、前記多ピン型フラットパッケージ素子のリードピンが
接続される接続用パッド列を所定面に有するプリント配
線板とを具備して成る混成機能実装回路装置において、 前記多ピン型フラットパッケージ素子のリードピンを交
互に長短に配設しかつ、先端側が径大化され、また接続
用パッドは段差付けられた面に交互に形設されているこ
とを特徴とする混成機能実装回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2048242A JPH03250788A (ja) | 1990-02-28 | 1990-02-28 | 混成機能実装回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2048242A JPH03250788A (ja) | 1990-02-28 | 1990-02-28 | 混成機能実装回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03250788A true JPH03250788A (ja) | 1991-11-08 |
Family
ID=12797973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2048242A Pending JPH03250788A (ja) | 1990-02-28 | 1990-02-28 | 混成機能実装回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03250788A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102853108A (zh) * | 2011-06-29 | 2013-01-02 | 株式会社鹭宫制作所 | 钎焊结构体以及配管部件的钎焊方法 |
-
1990
- 1990-02-28 JP JP2048242A patent/JPH03250788A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102853108A (zh) * | 2011-06-29 | 2013-01-02 | 株式会社鹭宫制作所 | 钎焊结构体以及配管部件的钎焊方法 |
| JP2013010121A (ja) * | 2011-06-29 | 2013-01-17 | Saginomiya Seisakusho Inc | ろう付構造体および配管部材のろう付方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563645B2 (en) | Electronic package having a folded package substrate | |
| JP2996510B2 (ja) | 電子回路基板 | |
| JPH07193096A (ja) | 階段状多層相互接続装置 | |
| JP3925615B2 (ja) | 半導体モジュール | |
| JP2000294720A (ja) | 半導体集積回路パッケージ | |
| JP3927783B2 (ja) | 半導体部品 | |
| JP2000031617A (ja) | メモリモジュールおよびその製造方法 | |
| US6570271B2 (en) | Apparatus for routing signals | |
| JP2570336B2 (ja) | ハイブリッド集積回路装置 | |
| JPH03250788A (ja) | 混成機能実装回路装置 | |
| JP2837521B2 (ja) | 半導体集積回路装置およびその配線変更方法 | |
| JP2004087717A (ja) | 電子部品 | |
| JPH1167396A (ja) | 端子ピッチ変換基板 | |
| JP2641912B2 (ja) | 格子配列形半導体素子パッケージ | |
| JPH0677623A (ja) | 電子回路装置とその製造方法 | |
| JP2738232B2 (ja) | プリント基板 | |
| JP3008887U (ja) | Ｉｃピッチ変換基板 | |
| JPH01179389A (ja) | 回路配線基板の製造方法 | |
| JPS63229797A (ja) | 厚膜集積回路の製造方法 | |
| JPH0669371A (ja) | Ｐｇａパッケージ | |
| JPH08241935A (ja) | 多層回路基板 | |
| JP2528436B2 (ja) | 回路基板装置の製造方法 | |
| JP3129273B2 (ja) | インダクタアレイ | |
| JPS62208691A (ja) | 両面実装型混成集積回路 | |
| JPH01217869A (ja) | 混成集積回路装置 |