JPH01217869A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH01217869A
JPH01217869A JP63041771A JP4177188A JPH01217869A JP H01217869 A JPH01217869 A JP H01217869A JP 63041771 A JP63041771 A JP 63041771A JP 4177188 A JP4177188 A JP 4177188A JP H01217869 A JPH01217869 A JP H01217869A
Authority
JP
Japan
Prior art keywords
circuit board
circuit
lead
lands
soldered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63041771A
Other languages
English (en)
Other versions
JPH0578913B2 (ja
Inventor
Yasuo Ogawa
小川 康男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP63041771A priority Critical patent/JPH01217869A/ja
Publication of JPH01217869A publication Critical patent/JPH01217869A/ja
Publication of JPH0578913B2 publication Critical patent/JPH0578913B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、2枚以上の回路基板を重ね合わせて構成した
、混成集積回路装置に関する。
[従来の技術] 従来におけるこの種の混成集積回路装置を第5図に示す
。この混成集積回路装置では、第一と第二の二つの基板
1.2から構成されており、次のような手順で組み立て
られる。まず、第一の基板1と第二の基板2とに、それ
ぞれ回路を構成するが、この場合、予め、第一の基板1
の側辺部に、リードピン4.4・・・を取り付けるため
のリードランド5.5・・・を、その内側に第二の基板
2を半田付けするための半田付ランド6.6・・・を各
々形成する。また、第二の基板20側辺邪に、前記第一
の基板1の半田付ランド6.6・・・に半田付けするた
めの半田付ランド7.7を形成する。
そして、第二の回路基板2に電子部品3.3・・・を実
装し・た後、同基板2を第一の回路基板1の上に搭載し
、前記第二の回路基板2の半田付ランド7.7・・・を
、第一の回路基板1の半田付ランド6.6・・・に半田
付けする。これによって、第一の回路基板lの上に、第
二の回路基板2が固着されると共に、互いに半田付けさ
れた半田付ランド6.6・・−と7.7・・・とを介し
て両回語基板1.2に内蔵した回路が電気的に接続され
る。
さらに、第一の回路基板1のリードランド5.5・・・
の部分に、リードピン4.4・・・の基端を嵌め込み、
これをリードランド5.5・・・に半田付けする。
[発明が解決しようとする問題点コ しかし、前記従来の混成集積回路装置では、次のような
問題点を有していた。
第一に、主たる基板であるところの第一の基板1の上に
は、リードピン4.4・・・を取り付けるためのリード
ランド5.5・・・の他、第一と第二の二つの回路基板
1.2を固着、接続するため、各々に半田付ランド6.
6・・・と7.7・・・を形成しなければならない。従
って、これら半田付ランド6.6・・・、7.7・・・
によって、各回路基板1.2の利用可能な面積、すなわ
ち、配線パターンを形成したり、電子部品3.3・・・
を搭載する面積が減殺される。換言すると、回路基板1
.2の実装密度を高めることができず、混成集積回路装
置の小型化の障害となる。
第二に、リードピン4.4・・・を有する第一の回路基
板1の上に搭載される第二の回路基板2は、必ず第一の
回路基板1より小さいものでなければならず、電子部品
3.3・・・の実装面積が制約される。
第三に、リードピン4.4・・・が、第一の回路基板1
の側辺部にのみ設けられることから、リードピン4.4
・・・の配置パターンが、第一の回路基板1の形状に制
限され、自由な配置がしにくい。
そこで、この発明は、前記従来の混成集積回路装置の問
題点に鑑み、高い実装密度と、電子部品の自在な配置、
或は電子部品やリードピンの自在な配置が可能な混成集
積回路装置を提供することを目的とする。
[問題を解決するための手段] 即ち、前記目的を達成するため、本発明において採用し
た手段は、回路を構成した第一の回路基板11に、同回
路を外部の機器と接続するリードピン14.14・・・
を導電固着し、前記回路基板11に1枚以上の第二の回
路基板12を重ね合わせて固定し、かつ電気的に接続し
た混成集積回路において、リードピン14.14・・・
の基端部に半田付面14aを形成し、この半田付面14
aを、第二の回路基板12の板面上に形成した半田付ラ
ント17.17・・・に導電固着してなることである。
[作、  用] 前記本発明になる混成集積回路においては、第一の回路
基板11と第二の回路基板12とを、リートピン14.
14・・・の半田付面14aを介して固着し、かつそれ
らの回路を接続することができることから、これら回路
基板11.12を固着、接続するための半田付ランドは
5.第二の回路基板12側にのみ設ければよい。また、
第一の回路基板11に設けられたリードピン14.14
・・・に対応するパターンで、第二の回路基板12に半
田付ランド17.17・・・を形成すれはよいので、第
二の回路基板12が第一の回路基板11より狭い必要は
なく、むしろ一般的には、第1図と第2図に示すような
同じ形状の基板より、第4図で示すように第二の回路基
板12が第一の回路基板11より大面積のものが組み立
てやすい。
さらに、第4図で示すように、第二の回路基板12とし
て、第一の回路基板11より大きな基板を用いた場合は
、第一の回路基板11だけでなく、第二の回路基板12
の周辺部にも電子部品を実装したり、リードピン14.
14°・・・を設けることができ、リードピン14.1
4・・・の自在な配置が可能である。
[実 施 例] 以下、本発明の実施例について、より具体的に説明する
第1図、第2図で示すように、回路基板11.12は、
アルミナ等の絶縁性セラミック粉末を樹脂バインダで結
合し、これを薄くシート状に展開した、いわゆるグリー
ンシートを基材としIてつくられる。すなわち、こグリ
ーンシートの表面に、配線パターン1日、リードランド
15.15・・・、或は半田付ランド17.17・・・
どなる導体ペーストを印刷した後、これらグリーンシー
トを何枚か積層、圧着し、焼成することによってつくら
れる。
こうしてつくられた第一の回路基板11には、側辺部に
リードラント15.15・・・が形成され、板面に形成
された配線パターン1Bの上に必要に応じてICチップ
や、コンデンサ、抵抗器等の電子部品13.13・・・
が搭載される。
第1図と第2図で示した実施例の場合、第二の回路基板
12は、第一の回路基板11と同じ形状を有しており、
その側辺部に前記第一の回路基板11のリードランド1
5.15・・・に対応し・て半田付ランド17.17・
・・が形成されている。また、その内部及び板面上に配
線パターン18が形成されている。
これら第一の回路基板11と第二の回路基板12を固定
し、それらの回路を電気的に接続するためのリードピン
14.14・・・は、第3図にも示すように、基端部に
第一の回路基板11のリードランド15.15・・・の
部分を挟み込むための凹部14bを有し、その底面部(
第3図においては最上面)には、平坦な半田付面14a
が形成され、この基端部からり−h’ fi((14c
が真っ直ぐに伸びている。
第1図で示すように、このリードピン14.14・・・
の凹部14bを、前記第一の回路基板11のリードラン
ド15.15・・・に差込み、これを同リードランド1
5.15・・・に半田付けする。
次いで、リードピン14.14・・・の半田付面14a
が、第二の回路基板12の半田付ランド17.17・・
・に当たるよう二つの回路基板11.12を重ね合わせ
、前記半田付面14aを半田付ランド17.17・・・
に半田付けする。これによって、第一の回路基板11と
第二の回路基板12とが固定されると共に、それらの配
線パターン1日が互いに電気的に接続され、一つの混成
集積回路装置として一体化される。
次ぎに、第4図で示した実施例は、第二の回路基板12
として、第一の回路基板11より面積の広い基板を用い
た例である。ここでは、前記リードピン14.14・・
・の半田付面14aを半田付けするための半田付ランド
17.17・・・を、第一の回路基板11のリードラン
ド15.15・・・の位置に対応させて、第二の回路基
板12の中央部寄りに配置している。そして、第二の回
路基板12の周辺部部分に、電子部品13.13・・・
を搭載している。
なお、この場合に、第二の回路基板12の側辺にもリー
ドランド15.15・・・を設け、ここからリードピン
14.14・・・を突設することもできる。
〔発明の効果] 以、上説明した通り、本発明によれは、リードピン14
.14・・・の基端の半田付面14 aを利用して、第
一の回路基板11と第二の回路基板12とを導電固着す
るため、半田付ランド17.17・・・を第二の回路基
板12側にのみ設ければよく、基板表面の有効利用が図
れる。また、第二の回路基板12は必ずしも第一の回路
基板11より小さい必要はなく、大きい基板を用いるこ
とができると共に、この場合は第二の回路基板12の第
一の回路基板11と重なり合わない部分にも電子部品1
3を搭載したり、第二の回路基板12からもリードピン
14.14・・・を引き出せる等、部品実装及びリード
ピン配置の多様化が図れる効果がある。
【図面の簡単な説明】
第1図は、本発明の実施例を示す第一の回路基板と第二
の回路基板とを固着する前の底面側から見た斜視図、第
2図は、前記第一の回路基板と第二の回路基板とを固着
した状態の底面側から見た斜視図、第3図は、本発明で
用いるリードピンの一例を示す斜視図、第4図は、本発
明の他の実施例を示す底面側から見た斜視図、第5図は
、従来例を示す斜視図である。 11・・・第一の回路基板 12・・・第二の回路基板
13・・・電子部品 14・・・リードピン 15・・
・リードランド 17・・・半田付ランド 18・・・
配線パターン

Claims (1)

    【特許請求の範囲】
  1. 回路を構成した第一の回路基板に、同回路を外部の機器
    と接続するリードピンを導電固着し、前記回路基板に1
    枚以上の第二の回路基板を重ね合わせて固定し、かつ電
    気的に接続した混成集積回路において、リードピンの基
    端部に半田付面を形成し、この半田付け面を、第二の回
    路基板の板面上に形成した半田付ランドに導電固着して
    なることを特徴とする混成集積回路装置。
JP63041771A 1988-02-24 1988-02-24 混成集積回路装置 Granted JPH01217869A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63041771A JPH01217869A (ja) 1988-02-24 1988-02-24 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63041771A JPH01217869A (ja) 1988-02-24 1988-02-24 混成集積回路装置

Publications (2)

Publication Number Publication Date
JPH01217869A true JPH01217869A (ja) 1989-08-31
JPH0578913B2 JPH0578913B2 (ja) 1993-10-29

Family

ID=12617651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63041771A Granted JPH01217869A (ja) 1988-02-24 1988-02-24 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH01217869A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177495A (ja) * 1988-12-28 1990-07-10 Taiyo Yuden Co Ltd 二重構造混成集積回路装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177495A (ja) * 1988-12-28 1990-07-10 Taiyo Yuden Co Ltd 二重構造混成集積回路装置の製造方法

Also Published As

Publication number Publication date
JPH0578913B2 (ja) 1993-10-29

Similar Documents

Publication Publication Date Title
JPS594873B2 (ja) 印刷配線板
JPH02198192A (ja) 表面装着型デカップリングコンデンサ
JPH05218653A (ja) セラミック多層回路基板
JPH02301182A (ja) 薄型実装構造の回路基板
JPH01217869A (ja) 混成集積回路装置
JPH0239587A (ja) 高密度実装プリント板
JPH0685465A (ja) Smdモジュール用基板及びその製造方法
JPH04118987A (ja) チップ部品の実装方法
JPH0766543A (ja) プリント基板
JPH0129802Y2 (ja)
JPH03280496A (ja) 多層基板の電子部品実装構造及びその実装方法
JPS6298791A (ja) 可撓性プリントシ−ト
JPH0439668Y2 (ja)
JP3769881B2 (ja) 電子回路装置
JPH0631735Y2 (ja) 混成集積回路装置
JPH0478190A (ja) 機能回路モジュール
JPH0533016Y2 (ja)
JPH0427195Y2 (ja)
JPH084696Y2 (ja) 混成集積回路
JPH04105390A (ja) 基板機構
JPH0517905Y2 (ja)
JP2000164461A (ja) チップ部品
JP2528436B2 (ja) 回路基板装置の製造方法
JPS62208691A (ja) 両面実装型混成集積回路
JPH0432291A (ja) 電子回路基板の実装方法