JPH0439668Y2 - - Google Patents

Info

Publication number
JPH0439668Y2
JPH0439668Y2 JP1988023456U JP2345688U JPH0439668Y2 JP H0439668 Y2 JPH0439668 Y2 JP H0439668Y2 JP 1988023456 U JP1988023456 U JP 1988023456U JP 2345688 U JP2345688 U JP 2345688U JP H0439668 Y2 JPH0439668 Y2 JP H0439668Y2
Authority
JP
Japan
Prior art keywords
circuit board
lead
lands
soldering
lead terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1988023456U
Other languages
English (en)
Other versions
JPH01127176U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1988023456U priority Critical patent/JPH0439668Y2/ja
Publication of JPH01127176U publication Critical patent/JPH01127176U/ja
Application granted granted Critical
Publication of JPH0439668Y2 publication Critical patent/JPH0439668Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Multi-Conductor Connections (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] 本考案は、複数の回路基板を互いに固定して構
成された混成集積回路装置に関する。
[従来の技術] 第4図は、2枚の回路基板1,2によつて構成
された従来の混成集積回路装置を示す。この混成
集積回路装置では、第一と第二の2つの基板1,
2から構成されており、次のような手順で組み立
てられる。まず、第一の基板1と第二の基板2と
に、それぞれ回路を構成するが、この場合、予
め、第一の基板1の側辺部に、リード端子4,4
…を取り付けるためのリードランド5,5…を、
その内側に第二の基板2を半田付けするための半
田付ランド6,6…を各々形成する。また、第二
の基板2の側辺部に、前記第一の基板1の半田付
ランド6,6…に半田付けするための半田付ラン
ド7,7を形成する。
そして、第二の回路基板2に電子部品3,3…
を実装した後、同基板2を第一の回路基板1の上
に搭載し、前記第二の回路基板2の半田付ランド
7,7…を、第一の回路基板1の半田付ランド
6,6…に半田付けする。これによつて、第一の
回路基板1の上に、第二の回路基板2が固着され
ると共に、互いに半田付けされた半田付ランド
6,6…と7,7…とを介して両回路基板1,2
に内蔵した回路が電気的に接続される。
さらに、第一の回路基板1のリードランド5,
5…の部分に、リード端子4,4…の基端を嵌め
込み、これをリードランド5,5…に半田付けす
る。
こうした混成集積回路において使用されるリー
ド端子4は、第3図に示すように、基端部に回路
基板1を挟み込み凹部4bが形成され、この基端
部から長尺なリード部4cが延設されている。そ
して、このリード端子4では、前記凹部4bでの
回路基板1の挟持力を確保するため、回路基板1
を挟む挟持片4d,4eを凹部4bの内側へ向け
て湾曲させている。
[考案が解決しようとする問題点] しかし、前記従来の混成集積回路装置では、次
のような問題点を有していた。
第一に、前記リード端子4は、回路基板1のリ
ードランド5,5…との接続しかしないため、第
一と第二の回路基板1,2を固着、接続するた
め、前記リードランド5,5…と別に、各々半田
付ランド6,6…と7,7…を形成しなければな
らない。従つて、これら半田付ランド6,6…,
7,7…によつて、各回路基板1,2の利用可能
な面積、すなわち、配線パターンを形成したり、
電子部品3,3…を搭載する面積が減殺される。
換言すると、回路基板1,2の実装密度を高める
ことができず、混成集積回路装置の小型化の障害
となる。
第二に、第一の回路基板1の側辺部に、リード
端子4,4…を接続するリードランド5,5…を
設けなければならないため、第一の回路基板1の
上に搭載される第二の回路基板2は、必ず第一の
回路基板1より小さいものでなければならず、電
子部品3,3…の実装部分が制約され、リード端
子4,4…の取付位置も、第一の回路基板1の側
辺部に限定される。
そこで本考案は、前記従来の混成集積回路装置
の問題点に鑑み、各回路基板に半田付ランドやリ
ードランドを多数設ける必要がなく、しかも基板
の大きさに制限の少ない2枚の回路基板を接続し
た混成集積回路装置を提供することを目的とす
る。
[問題を解決するための手段] 即ち、前記目的を達成するため、本考案におい
て採用した手段は、側辺部にリードランド15,
15…を有する第一の回路基板11と、前記リー
ドランド15,15…に対応して板面に半田付ラ
ンド17,17…が形成された第二の回路基板1
2と、基端側に前記第一の回路基板11の側辺部
を挟み込む凹部14bが形成され、この基端部か
ら長尺なリード部14cが延出され、さらに前記
凹部14bに対してリード部14cが導出された
のと反対側に、凹部14bに挟み込まれる回路基
板11の板面とほぼ平行な半田付面14aが形成
されたリード端子14,14…とを有し、前記凹
部14bで第一の回路基板11の側辺のリードラ
ンド15,15…の部分を挟み込んで導電固着す
ると共に、前記半田付面14aを第二の回路基板
12の各々対応する半田付ランド17,17…に
載せて導電固着してなることを特徴とする混成集
積回路装置である。
[作用] 前記本考案による混成集積回路においては、リ
ード端子14,14…の凹部14bで第一の回路
基板11の側辺部を挟んで、そのリードランド1
5,15…に導電固着すると共に、この第一の回
路基板11と平行な半田付面14aを第二の回路
基板12の半田付ランド17,17…に導電固着
しているため、第一の回路基板にはリードランド
15,15…のみを、第二の回路基板12側には
半田付ランド17,17…のみを各々設ければ足
りる。
そして、リード端子14,14…のリード部1
4cが第一の回路基板11から第二の回路基板1
2の反対側に導出されるため、これを他の回路基
板や外部機器への接続に利用することができる。
この場合、第二の回路基板12は必ずしも第一
の回路基板11より小さい必要はなく、大きい基
板を用いることができると共に、この場合は第二
の回路基板12の第一の回路基板11と重なり合
わない部分にも電子部品13を搭載したり、第二
の回路基板12からもリード端子14,14…を
引き出すことができる。
[実施例] 以下、本考案の実施例について、より具体的に
説明する。
第1図で示すように、本考案で使用されるリー
ド端子14,14…は、回路基板11の側辺部を
挟み込むため、回路基板11の厚みに対応させた
凹部14bを有し、ここから一方に棒状のリード
部14cを延設してなる。さらに、前記リード部
14cが延設されたのと反対側に、前記凹部14
bに挟み込まれるべき回路基板11の板面に対し
てほぼ平行な半田付面14aを形成している。
前記凹部14bは、リード端子14,14…の
弾性を生かして、回路基板11を弾力的に保持で
きるよう、凹部14bの対向する片を互いに内側
に凸になるよう湾曲させるのがよい。これに対し
て、回路基板12の半田付ランド17,17…へ
の半田付け性、及び同回路基板12の保持性を良
好にするため、半田付面14aは、平坦な面とす
る。
第1図aとcで示したリード端子14,14…
は、凹部14bを形成するリード端子14,14
…の端部を1回折り曲げて半田付面14aを形成
している。また、同図bとdで示したリード端子
14,14…は、凹部14bを形成するリード端
子14,14…の端部を2回折り曲げて半田付面
14aを形成している。
さらに、同図aとbで示したリード端子14,
14…では、凹部14bと半田付面14aとの間
の間隔が狭く設定されており、第2図で示すよう
に、第一の回路基板11と第二の回路基板12と
を近接して固定する場合に適当である。これに対
して、同図cとdで示したリード端子14,14
…では、凹部14bと半田付面14aとの間の間
隔が広く設定されており、第一の回路基板11と
第二の回路基板12とを或る程度離して固定する
場合に適当である。
第1図aで示したリード端子14,14…を用
いて2つの回路基板11,12を固定した例を、
第2図に示す。第一の回路基板11には、側辺部
にリードランド15,15…が形成され、板面に
形成された配線パターン18の上に必要に応じて
ICチツプや、コンデンサ、抵抗器等の電子部品
13,13…が搭載される。
他方、第二の回路基板12は、第一の回路基板
11より広い面積を有している。そして、前記リ
ード端子14,14…の半田付面14aを半田付
けするための半田付ランド17,17…が、前記
第一の回路基板11のリードランド15,15…
の位置に対応させて、第二の回路基板12の中央
部寄りに配置されている。さらに、第二の回路基
板12の周辺部分に、電子部品13,13…が搭
載されている。
前記リード端子14,14…の凹部14bを、
第1図aで示すように、前記第一の回路基板11
のリードランド15,15…に差込み、これを同
リードランド15,15…に半田付けする。次い
で、第2図で示すように、リード端子14,14
…の半田付面14aが、第二の回路基板12の半
田付ランド17,17…に当たるよう二つの回路
基板11、12を重ね合わせ、前記半田付面14
aを半田付ランド17,17…に半田付けする。
これによつて、第一の回路基板11と第二の回路
基板12とが固定されると共に、それらの配線パ
ターン18が互いに電気的に接続され、一つの混
成集積回路装置として一体化される。
なお、この場合に、第二の回路基板12の側辺
にもリードランド15,15…を設け、ここから
リード端子14,14…を突設することもでき
る。
[考案の効果] 以上説明した通り、本考案によれば、リード端
子14,14…の基端の半田付面14aを利用し
て、回路基板11と回路基板12とを導電固着し
ているめ、第一の回路基板にはリードランド1
5,15…のみを、第二の回路基板12側には半
田付ランド17,17…のみを各々設ければよ
く、基板表面の有効利用が図れる。この場合、第
二の回路基板12は必ずしも第一の回路基板11
より小さい必要はなく、サイズの制約が無い。従
つて、第二の回路基板12の第一の回路基板11
と重なり合わない部分に電子部品13を搭載した
り、第二の回路基板12からもリード端子14,
14…を引き出せる等、部品実装、リード端子配
置の多様化が図れる効果がある。
【図面の簡単な説明】
第1図a〜dは、本考案の各実施例を示す第一
の回路基板の要部を底面側から見た斜視図、第2
図は、前記実施例によるリード端子を用いて第一
の回路基板と第二の回路基板とを固着した状態の
底面側から見た斜視図、第3図は、従来例を示す
回路基板の要部を底面側から見た斜視図、第4図
は、同従来例によるリード端子を用いて第一の回
路基板と第二の回路基板とを固着した状態の底面
側から見た斜視図である。 11……第一の回路基板、12……第二の回路
基板、14……リード端子、14a……リード端
子の半田付面、14b……リード端子の凹部、1
4c……リード端子のリード部。

Claims (1)

    【実用新案登録請求の範囲】
  1. 側辺部にリードランド15,15…を有する第
    一の回路基板11と、前記リードランド15,1
    5…に対応して板面に半田付ランド17,17…
    が形成された第二の回路基板12と、基端側に前
    記第一の回路基板11の側辺部を挟み込む凹部1
    4bが形成され、この基端部から長尺なリード部
    14cが延出され、さらに前記凹部14bに対し
    てリード部14cが導出されたのと反対側に、凹
    部14bに挟み込まれる回路基板11の板面とほ
    ぼ平行な半田付面14aが形成されたリード端子
    14,14…とを有し、前記凹部14bで第一の
    回路基板11の側辺のリードランド15,15…
    の部分を挟み込んで導電固着すると共に、前記半
    田付面14aを第二の回路基板12の各々対応す
    る半田付ランド17,17…に載せて導電固着し
    てなることを特徴とする混成集積回路装置。
JP1988023456U 1988-02-24 1988-02-24 Expired JPH0439668Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1988023456U JPH0439668Y2 (ja) 1988-02-24 1988-02-24

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1988023456U JPH0439668Y2 (ja) 1988-02-24 1988-02-24

Publications (2)

Publication Number Publication Date
JPH01127176U JPH01127176U (ja) 1989-08-30
JPH0439668Y2 true JPH0439668Y2 (ja) 1992-09-17

Family

ID=31242462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1988023456U Expired JPH0439668Y2 (ja) 1988-02-24 1988-02-24

Country Status (1)

Country Link
JP (1) JPH0439668Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH062222Y2 (ja) * 1989-03-24 1994-01-19 太陽誘電株式会社 多重基板回路モジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52101948U (ja) * 1976-01-30 1977-08-02
JPS5396684U (ja) * 1977-01-11 1978-08-05
JPS6287453U (ja) * 1985-11-21 1987-06-04

Also Published As

Publication number Publication date
JPH01127176U (ja) 1989-08-30

Similar Documents

Publication Publication Date Title
JPH0439668Y2 (ja)
JPH02301182A (ja) 薄型実装構造の回路基板
JPH0396266A (ja) 半導体集積回路モジュール
JPH0129802Y2 (ja)
JP2003309354A (ja) プリント配線基板の接続方法及びプリント配線基板
JPS598370Y2 (ja) 電気回路ユニツト
JP3769881B2 (ja) 電子回路装置
JPH01120781A (ja) 多層配線基板モジュール
KR200210469Y1 (ko) 인쇄회로기판의 표면실장용 리드단자
JP2697656B2 (ja) チップ部品立体実装用ソケット
JPS6020300Y2 (ja) 印刷配線基板
JPH084696Y2 (ja) 混成集積回路
JPS59180470U (ja) プリント基板の接続構造
JPH0578913B2 (ja)
JPH031893Y2 (ja)
JPH0316308Y2 (ja)
JPH0462775A (ja) 表面実装用電子部品
JP2000164461A (ja) チップ部品
JPH02288201A (ja) チツプ部品
KR20010038949A (ko) 적층형 패키지
JPS5914394U (ja) 混成集積回路基板
JPH0459182U (ja)
JPH02177386A (ja) 電子デバイス
JPH0444175U (ja)
JPS62209892A (ja) 複合チツプ部品の実装方法