JPH0396266A - 半導体集積回路モジュール - Google Patents

半導体集積回路モジュール

Info

Publication number
JPH0396266A
JPH0396266A JP1234341A JP23434189A JPH0396266A JP H0396266 A JPH0396266 A JP H0396266A JP 1234341 A JP1234341 A JP 1234341A JP 23434189 A JP23434189 A JP 23434189A JP H0396266 A JPH0396266 A JP H0396266A
Authority
JP
Japan
Prior art keywords
unit
semiconductor integrated
passive
same
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1234341A
Other languages
English (en)
Other versions
JP2544976B2 (ja
Inventor
Seiji Takemura
竹村 誠次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1234341A priority Critical patent/JP2544976B2/ja
Publication of JPH0396266A publication Critical patent/JPH0396266A/ja
Application granted granted Critical
Publication of JP2544976B2 publication Critical patent/JP2544976B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/145Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Dram (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体集積回路モジュールに関し、特に、
半導体集積回路装置としてのチップが内蔵された能動部
品と、コンデンサ等の受動部品とが複数個、同一基板に
配されて構成される半導体集積回路モジュールに関する
ものである。
[従来の技術] 第9A図は、従来の半導体集積回路モジュールの一例と
してメモリモジュールを示す疋面図、第9B図は、その
側面図である。図示されたメモリモジュール1は、メモ
リIC2が高さ方向に積上げられて組立てられており、
最も平面実装密度の高いメモリモジュールである。メモ
リICチップのバッケージングが完了したメモリIC2
は、2つのプリント基板3の間に挾まれて並べられてい
る。そのプリント基板3に設けられたスルーホール6に
、メモリIC2の外部リード7が神人されている。外部
リード7とスルーホール6とは半田付けで接続固定され
ている。このようにして、複数個のメモリIC2が組立
てられた後、コンデンサ5がプリント基板3の所定位置
に手作業で半田付けされて取付けられる。その取付位置
は、回路上で決定され、プリント基板3の上で配置でき
るように設定される。コンデンサ5は、理想的には各メ
モリIC2に対し、その電源端子の前段に配置される。
それにより、電源に存在するノイズが除去される。すな
わち、ノイズ対策のためにコンデンサ5がメモリモジュ
ール1に組込まれる。プリント基板3にはクリップリー
ド4が取付けられている。このクリップリード4とスル
ーホール6とは、所定のモジュールの機能に応じてプリ
ント基板3の上に形威された導体パターン(図示せず)
によって接続されている。このようにして、パーソナル
コンピュータ等に設けられる増設メモリとしてのメモリ
モジュール1が組立てられる。
[発明が角タ決しようとする課題] 従来のメモリモジュールは以上のように構或されている
ので、コンデンサは、メモリICが取付けられるプリン
ト基板の取付面とは反対側に配置されている。そのため
、メモリICと同時に組立てることができないので、コ
ンデンサの取付作業は手作業となる。また、メモリモジ
ュールが基板に取付けられて実装されるときに、その基
板内でメモリモジュールが占Hする面積、すなわち平面
実装密度が、第9B図に示されるようにコンデンサの厚
み分、悪くなる等の問題点があった。
そこで、この発明は、上記のような問題点を解消するた
めになされたもので、半導体集積回路装置としてのチッ
プが内蔵された能動部品と同様の取扱いでコンデンサ等
の受動部品を組立てることができるとともに、平面実装
密度を低下させることのない半導体集積回路モジュール
を堤供することを目的とする。
[課題を解決するための手段〕 この発明に従った半導体集積回路モジュールは、能動ユ
ニットと、受動ユニットと、基板とを備える。能動ユニ
ットは、半導体集積回路装置としてのチップが所定の外
囲器で封Iトされることによって、規格化された単位と
して構成される。受動ユニットは、所定の部材を用いて
受動部品が能動ユニットと同一の単位に規格化されたも
のである。
能動ユニットと受動ユニットとが同一の配列で基板の上
に並べられている。
[作用] この発明においては、受動部品は能動ユニットと同一の
単位に規格化されている。その規格化された受動ユニッ
トと能動ユニットとが、基板の上に同一の配列で並べら
れる。そのため、半導体集積回路モジュールの組立時に
おいて、コンデンサ等の受動部品を能動部品と同様に取
扱うことができる。したがって、受動部品が基板の上で
別に配置されることがないので、17−而実装密度を低
下させることもない。
[発明の実施例] 以下、この発明の一実施例を図について説明する。第I
A図は、この発明に従った半導体集積四路モジュールの
一例としてメモリモジュールを示す正面図である。第I
B図は、その側面図である。
メモリICチップが所定のパッケージで封止されたメモ
リIC2は、2つのプリント基板3の間に挾まれて並べ
られている。また、複数個のコンデンサが所定のパッケ
ージに内蔵されることによつて、メモリIC2と同一の
単位に規格化されたコンデンサアレイ8は、メモリIC
2と同一の配列でプリント基板3の間に並べられている
。プリント基板3に設けられたスルーホール6には、メ
モリIC2の外部リード7と、コンデンサアレイ8の外
部リード12とがl1p人されている。スルーホール6
と外部リード7.12とは半田付けで接続固定されてい
る。スルーホール6と、プリント基板3の一端に取付け
られたクリップリード4とは、所定のモジュールの機能
に応じてプリント基板3の上に形成された導体パターン
(図示せず)を介して接続されている。このようにして
、メモリモジュール13が構成される。
この発明のメモリモジュール13に組込まれたコンデン
サアレイ8の構造について説明する。第2A図は、コン
デンサアレイ8を示す正面図である。第2B図は、その
側面図である。第2C図は、第2A図のtrc−me線
における断面図である。
これらの図を参照して、複数個の単体のコンデンサ10
が、リードフレームのインナーリード11に半山103
等の導電性の良好な接着材料を用いて取付けられている
。コンデンサの両端部にはコンデンサ電極104が設け
られている。このコンデンサ71i104がインナーリ
ード11に接続されている。インナーリード11から延
びるように外部リード12が形成されている。コンデン
サアレイ8の外形は、封1ト樹脂9によってメモリIC
2と同一の外形に成形されている。
第3A図〜第3D図は、この発明のメモリモジュールに
組込まれるコンデンサアレイ8の製造方法の一例を王程
順に示す斜視図である。以下、これらの図を参′照して
、コンデンサアレイ8の製遣方法について説明する。第
3A図を参照して、コンデンサアレイ製造用のリードフ
レーム101が準備される。第3B図に示すように、予
め準備された単体のコンデンサ10が、リードフレーム
101のインナーリード11に半山103等の導電性が
良好な接着材料を用いて取付けられる。図には、コンデ
ンサ10がリードフレーム101のインナーリード11
の間にまたがるようにa置された状態が示されている。
その後、第3C図を参照して、封止樹脂9によってメモ
リICと同一の外形に成形される。さらに、第3D図に
示すように、不要な封止樹脂(外部リード間等)が除失
される。
外部リード12には、メモリモジュールとして組立てら
れる際に半田付けを容易にするための外層めっきが施さ
れる。その後、リードフレーム枠部102と不要部分等
が切断される。最後に、外部リード12が所定の形状に
加王されることにより、第2A図、第2B図に示される
ようなコンデンサアレイ8が完成する。
なお、メモリIC2の構造は第4A図、第4B図に示さ
れている。メモリICチップ201の周辺領域に設けら
れた各電極202には、インナーリード204が金線2
03を介して電気的に接続されている。外部リード7の
みが外側に現われるように、メモリI.C2の外形は、
封止樹脂9によって成形されている。
メモリIC2とコンデンサアレイ8とは以下のようにし
て組立てられる。第5A図は、メモリモジュールの組立
に用いられるプリント基板3を示す側面図である。第5
B図は、その平面図である。
プリント基板の表面上には所定の配列に従ってスルーホ
ール6が形成されている。プリント基板3の一端部には
、クリップリード半田付け用電極301が形威されてい
る。第6図は、メモリモジュールの分解組立側面図であ
る。多数個のメモリIC2とコンデンサアレイ8とが1
列に並ぶように積重ねられる。メモリIC2の外部リー
ド7と、コンデンサアレイ8の外部リード12が、矢印
で示される方向にプリント基板3のスルーホール6に挿
入される。外部リード12とスルーホール6とは、フロ
ーソルダリング等の方法を用いて半田付けされる。クリ
ップリード4は、矢印で示される方向に、プリント基板
3の電極301に圧人された後、半田付けされる。この
とき、クリップリ一ド4は、第7図で示されるような端
部形状を有するので、ばね力によって容易に電極301
に圧人される。このようにして、第IA図、第IB図に
示されるようなメモリモジュール13が完成する。
なお、上記実胞例においてはコンデンサ]0は所定のパ
ッケージに封11二されることによってメモリIC2と
同一のfli位に規格化されている。しかしながら、第
8A図、第8B図に示されるように、プリント括板上に
コンデンサを配列させることによって、メモリICと同
様の取扱いができるようにコンデンサが所足のt.It
位に規格化されてもよい。
このとき、コンデンサアレイはメモリICと異なる外形
を有するが、外形寸法、取付寸法として一定の規格化さ
れた寸法を有すればよい。第8A図は、コンデンサアレ
イの別の実施例を示す正曲図である。第8B図は、その
側血図である。プリント基板14の上に所定の配列に従
って複数個のコンデンサ10が取付けられている。プリ
ント基板14の両端部分には外部リード15が説けられ
ている。外部リード15と各コンデンサの電極とは、プ
リント基板14上に設けられた配線パターン(図示せず
)を介して接続されている。このようにして、コンデン
サアレイ18が構成されている。
また、上記大施例においては、受動部品としてコンデン
サの例を挙げて説明しているが、コンデンサ以外の抵抗
器等がメモリICと同一の単位に規格化されてもよい。
さらに、上把実施例においては、半導体集積回路装置と
してメモリICを用いているが、メモリ以外の機能を脊
するICが用いられてもよい。
[発明の効果] 以上のように、この発明によれば、受動部品が能動部品
と同一のjli位に現格化されて、同一の配列で基板の
上に並べられるので、半導体集積回路モジュールを組立
てる際の工程が簡略化される。
また、半導体果積同路モジュールの実装密度を向上させ
ることが可能になる。
【図面の簡単な説明】
第1A図は、この発明に従った半導体集積同路モジュー
ルの一例としてメモリモジュールを示す正面図である。 第IB図は、この発明に従った半導体集積回路モジュー
ルの一例としてメモリモジュールを示す側面図である。 第2A図は、この発明の半導体集積同路モジュールに使
用される受動ユニットの一例としてコンデンサアレイを
示す正面図である。 第2B図は、コンデンサアレイを示す側面図である。 第2C図は、第2A図のnc−nc線における断面図で
ある。 第3A図、第3B図、第3C図、第3D図は、この発明
のコンデンサアレイの製造方法を工程順に示す斜視図で
ある。 第4A図は、能動ユニットの一例としてメモリICを示
す正面図である。 第4B図は、メモリICを示す側面図である。 第5A図は、メモリモジュールの組立てに用いられるプ
リント基板を示す側面図である。 第5B図は、メモリモジュールの組立に用いられるプリ
ント基板を示す疋面図である。 第6図は、この発明のメモリモジュールを概略的に示す
分解組立側面図である。 第7図は、プリント払板の一端部に設けられるクリップ
リードの詳細を示す部分斜視図である。 第8A図は、コンデンサアレイの別の大施例を示す正曲
図である。 第8B図は、コンデンサアレイの別の実施例を示す側面
図である。 第9A図は、従来の半導体集積回路モジュールの一例と
してメモリモジュールを示す正面図である。 第9B図は、従来の半導体集積回路モジュールの一例と
してメモリモジュールを示す側面図である。 図において、2はメモリIC,3はプリント話板、8は
コンデンサアレイ、13はメモリモジュールである。 なお、各図中、同−7〕号は同一または相当部分を示す

Claims (1)

  1. 【特許請求の範囲】 半導体集積回路装置としてのチップが内蔵された能動部
    品と、コンデンサ等の受動部品とが複数個、同一基板に
    配されて構成される半導体集積回路モジュールであって
    、 前記チップが所定の外囲器で封止されることによって、
    規格化された単位として構成された能動ユニットと、 所定の部材を用いて前記受動部品が前記能動ユニットと
    同一の単位に規格化された受動ユニットと、 前記能動ユニットと前記受動ユニットとが同一の配列で
    その上に並べられた基板とを備える、半導体集積回路モ
    ジュール。
JP1234341A 1989-09-08 1989-09-08 半導体集積回路モジュ―ル Expired - Lifetime JP2544976B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1234341A JP2544976B2 (ja) 1989-09-08 1989-09-08 半導体集積回路モジュ―ル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1234341A JP2544976B2 (ja) 1989-09-08 1989-09-08 半導体集積回路モジュ―ル

Publications (2)

Publication Number Publication Date
JPH0396266A true JPH0396266A (ja) 1991-04-22
JP2544976B2 JP2544976B2 (ja) 1996-10-16

Family

ID=16969471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1234341A Expired - Lifetime JP2544976B2 (ja) 1989-09-08 1989-09-08 半導体集積回路モジュ―ル

Country Status (1)

Country Link
JP (1) JP2544976B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514907A (en) * 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5754405A (en) * 1995-11-20 1998-05-19 Mitsubishi Semiconductor America, Inc. Stacked dual in-line package assembly
US7008823B2 (en) 2001-03-30 2006-03-07 Micron Technology, Inc. Die stacking scheme
US7217597B2 (en) 2004-06-22 2007-05-15 Micron Technology, Inc. Die stacking scheme
JP2007266540A (ja) * 2006-03-30 2007-10-11 Elpida Memory Inc 半導体装置及びその製造方法
US7427535B2 (en) 2001-03-15 2008-09-23 Micron Technology, Inc. Semiconductor/printed circuit board assembly, and computer system
JP2011091448A (ja) * 2003-08-28 2011-05-06 Kyocera Corp 配線基板および半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57101594U (ja) * 1980-12-10 1982-06-22

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57101594U (ja) * 1980-12-10 1982-06-22

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514907A (en) * 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
USRE36916E (en) * 1995-03-21 2000-10-17 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5754405A (en) * 1995-11-20 1998-05-19 Mitsubishi Semiconductor America, Inc. Stacked dual in-line package assembly
US7427535B2 (en) 2001-03-15 2008-09-23 Micron Technology, Inc. Semiconductor/printed circuit board assembly, and computer system
US7514776B2 (en) 2001-03-15 2009-04-07 Micron Technology, Inc. Semiconductor/printed circuit board assembly, and computer system
US7008823B2 (en) 2001-03-30 2006-03-07 Micron Technology, Inc. Die stacking scheme
US7112878B2 (en) 2001-03-30 2006-09-26 Micron Technology, Inc. Die stacking scheme
JP2011091448A (ja) * 2003-08-28 2011-05-06 Kyocera Corp 配線基板および半導体装置
US7217597B2 (en) 2004-06-22 2007-05-15 Micron Technology, Inc. Die stacking scheme
JP2007266540A (ja) * 2006-03-30 2007-10-11 Elpida Memory Inc 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2544976B2 (ja) 1996-10-16

Similar Documents

Publication Publication Date Title
KR100645861B1 (ko) 캐리어 기반형 전자 모듈
US5895970A (en) Semiconductor package having semiconductor element, mounting structure of semiconductor package mounted on circuit board, and method of assembling semiconductor package
US6487078B2 (en) Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
KR100628286B1 (ko) 캐노피형 캐리어를 구비한 전자 모듈
JP2987101B2 (ja) 半導体装置の接続方法並びに半導体装置の接続器
US20080266824A1 (en) Pad and circuit board, electronic device using same
JP3925615B2 (ja) 半導体モジュール
JP2544976B2 (ja) 半導体集積回路モジュ―ル
JPH0462866A (ja) 表面実装部品の実装方法
US20030043650A1 (en) Multilayered memory device
JP2570336B2 (ja) ハイブリッド集積回路装置
JP2512828B2 (ja) チップ部品の実装方法
JP3630713B2 (ja) 表面実装用パッケージ及びパッケージ実装装置
JPH0517709B2 (ja)
JPH0439668Y2 (ja)
JP2641912B2 (ja) 格子配列形半導体素子パッケージ
JPH0458189B2 (ja)
JP2881264B2 (ja) 搭載用凹部を有する電子部品搭載用基板
JPH115384A (ja) 薄型電子機器ならびにその製造方法
US20050077620A1 (en) Miniaturized small memory card structure
JPH084696Y2 (ja) 混成集積回路
JPH11260959A (ja) 半導体パッケージ
JPH1117303A (ja) 電子回路装置
JP2000164461A (ja) チップ部品
JPS6258160B2 (ja)