JP2007266540A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007266540A JP2007266540A JP2006093043A JP2006093043A JP2007266540A JP 2007266540 A JP2007266540 A JP 2007266540A JP 2006093043 A JP2006093043 A JP 2006093043A JP 2006093043 A JP2006093043 A JP 2006093043A JP 2007266540 A JP2007266540 A JP 2007266540A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor element
- child
- parent
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 149
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000010030 laminating Methods 0.000 claims abstract description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 58
- 239000000853 adhesive Substances 0.000 claims description 17
- 230000001070 adhesive effect Effects 0.000 claims description 17
- 229910000679 solder Inorganic materials 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 12
- 239000011347 resin Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 238000007789 sealing Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 abstract description 14
- 230000002950 deficient Effects 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000007788 liquid Substances 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06596—Structural arrangements for testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【課題】 特に厚さ方向のサイズを大きくすることなく複数の半導体素子を積層した構造を持つ半導体装置を提供する。
【解決手段】 半導体素子20をフリップチップ接続により搭載した子回路基板10を複数枚、親回路基板30に積層した半導体装置である。前記子回路基板は前記半導体素子より大きなサイズを有する。各子回路基板は、前記半導体素子の搭載面側を前記親回路基板側に向け、一段目の前記半導体素子と前記親回路基板との間、二段目以降の前記半導体素子とこれに対向している前記子回路基板における半導体素子の非搭載面側との間をそれぞれ接着材33で接着して積層されている。
【選択図】 図5
【解決手段】 半導体素子20をフリップチップ接続により搭載した子回路基板10を複数枚、親回路基板30に積層した半導体装置である。前記子回路基板は前記半導体素子より大きなサイズを有する。各子回路基板は、前記半導体素子の搭載面側を前記親回路基板側に向け、一段目の前記半導体素子と前記親回路基板との間、二段目以降の前記半導体素子とこれに対向している前記子回路基板における半導体素子の非搭載面側との間をそれぞれ接着材33で接着して積層されている。
【選択図】 図5
Description
本発明は半導体装置に関し、特に複数の半導体素子を積層した構造を持つ半導体装置及びその製造方法に関する。
近年、半導体装置は高速化、大容量化と共に、装置の小型化のためにパッケージの小型化が進められている。特に、携帯電子機器においてはパッケージ内部に複数の半導体素子を搭載したMCP(Multi Chip Package)が採用されている。MCPでは少なくとも1つの半導体素子が不良であった場合、良品であった半導体素子も不良として取り扱わなければならず、コストの観点で不利であった。このような不利を解消するために半導体素子そのものを予めテストすることも可能であるが、その出力端子の間隔が狭くテスト治具の確立、シリコン単体による割れ等の問題がある。
そこで、予め良品確認を行ったパッケージを積層する構造が有望である。
図7、図8、図9は従来のDRAMで採用されている積層パッケージの例を示す。
図7はPoP(Package on Package)を採用した積層パッケージを側面から見た図である。回路基板61に半導体素子62を搭載してなるパッケージが2層積層されている。上下のパッケージ間の接続は、上下の回路基板61にそれぞれ設けられた半田ボール接続端子63の間を半田ボール64で接続することで実現される。なお、半導体素子62は接着材65で回路基板61に接着されている。
この積層パッケージでは、パッケージを積層する前に各パッケージにおける半導体素子の良品判定を行える為、積層前に半導体素子の特性を判定できることが有利である。しかし、パッケージを薄型化するため半導体素子62と回路基板61の熱膨張係数の差からパッケージの反りを引き起こし、接続信頼性の低下を招くほか、半導体素子62の外周に配置する半田ボール64の面積的な配置制約等があり、パッケージサイズが大型化するという問題を有している。
図8はパッケージ内部で2つの半導体素子を積層した、内部積層による積層パッケージを側面から示した断面図である。回路基板71上に2つの半導体素子72が接着材75を介して積層されている。各半導体素子72と回路基板71上の金線接続用端子73との間が金線76で接続される。回路基板71の半導体素子実装面側は封止樹脂77でパッケージされる一方、反対面側には外部回路と接続するために複数の半田ボール74が設けられる。
この積層パッケージでは、金線76で2つの半導体素子72と1つの回路基板71を接続する為、薄型化に有利であり、金線76による多種の結線仕様への修正が可能である。その一方、半導体素子の状態で完全良品をテストしないと、積層後に一方の半導体素子の不良により他方の良品の半導体素子も不良扱いになる、または性能の一致しない半導体素子が組み合わされてしまう等の問題を有している。
前述したように、ウエハーレベル、チップレベルでテストすることも可能ではあるが、とても壊れやすいシリコンを直接テストする必要があるため、信頼性やテスト費用等に課題を有している。
図9はPiP(Package in Package)を採用した積層パッケージを側面から示した断面図である。半導体素子82を接着材85−1を介して子回路基板83に搭載した後、金線86−1で半導体素子82と子回路基板83上の金線接続用子回路基板端子83−1とを接続し、続いて子回路基板83の半導体素子実装面側を封止樹脂87−1でパッケージする。このパッケージを、スペーサ88を介して接着材85−2で接着して積層するとともに、この積層体を接着材85−3を介して親回路基板100に搭載する。次に、子回路基板83上の金線接続用子回路基板端子83−2と親回路基板100上の金線接続用親回路基板端子103とを金線86−2で接続し、続いて親回路基板100の積層体実装面側を封止樹脂87−2でパッケージする。親回路基板100の積層体実装面側と反対面側には外部回路と接続するために複数の半田ボール104が設けられる。
この積層パッケージでは、パッケージを積層する前に各パッケージの良品判定を行える為、積層前に半導体素子の特性を判定できることが有利である。しかし、下側のパッケージにおいて金線を接続する為には上側に搭載する半導体素子は下側よりも小型化する必要がある上に、金線をボンディングする為にはスペーサ88等の部品を介在させて上下のパッケージ間の間隔を確保する必要があるため厚さ、つまりサイズが大きくなるという問題がある。
一方、特許文献1にも積層パッケージ構造が説明されている。これは上段の半導体チップをフレキシブルなテープ基板にフリップチップ接続し、フリップチップ接続しない面を下側の半導体チップと接着し、フリップチップ接続した面から金線で接続を行う。しかし、この構造の場合、金線接続する部分の下側に半導体チップが無いとフレキシブルなテープ基板が変形し金線接続が困難になる。また、フリップチップ接続した面から金線接続を行うとテープ基板と上段の半導体チップ間に施されるアンダーフィル材がはみ出すため、半導体チップ端と金線接続部の距離を十分確保する必要があり、半導体装置のサイズが大型化してしまう等の問題を有する。
上記のような問題点に鑑み、本発明の課題は、特に厚さ方向のサイズを大きくすることなく複数の半導体素子を積層した構造を持つ半導体装置を提供することにある。
本発明は、子回路基板における半導体素子の非搭載面を上に向けて積層搭載することでスペーサを用いずに且つパッケージ外形を大型化せずに積層パッケージを実現するものである。つまり、本発明による半導体装置は、フリップチップ接続により半導体素子を搭載した子回路基板を予めテストしたうえで積層するようにし、特に子回路基板のサイズを半導体素子より一回り大きくして半導体素子の非搭載面に金線接続用の端子を配置することでスペーサを用いず且つ下側の半導体素子のサイズの影響を受けることなく小型化を実現するものである。
より具体的には、本発明は、半導体素子をフリップチップ接続により搭載した子回路基板を複数枚、親回路基板に積層した半導体装置であって、前記子回路基板は前記半導体素子より大きなサイズを有し、各子回路基板は、前記半導体素子の搭載面側を前記親回路基板側に向け、一段目の前記半導体素子と前記親回路基板との間、二段目以降の前記半導体素子とこれに対向している前記子回路基板における半導体素子の非搭載面側との間をそれぞれ接着材で接着して積層されていることを特徴とする。
本発明による半導体装置においては、各子回路基板は、前記半導体素子よりはみ出したエリアで且つ前記半導体素子の非搭載面に金線接続用の子回路基板端子を有し、前記親回路基板に設けられた親回路基板端子と金線で接続されていることが望ましい。
本発明による半導体装置においてはまた、前記親回路基板における子回路基板の非搭載面側に半田ボールを設けることに加えて、受動部品が搭載されても良い。
本発明による半導体装置においてはさらに、前記親回路基板における子回路基板の積層部全体が封止樹脂でモールドされることが望ましい。
本発明によればまた、半導体素子を搭載した子回路基板を複数枚、親回路基板に積層して半導体装置を製造する方法において、前記半導体素子をこれより大きなサイズを持つ子回路基板にフリップチップ接続により搭載する工程と、一段目の子回路基板を、該一段目の前記半導体素子の搭載面側を前記親回路基板側に向けて該一段目の前記半導体素子と前記親回路基板との間を接着材で接着して搭載する工程と、搭載された一段目の子回路基板と前記親回路基板との間を金線で接続する工程と、二段目の子回路基板を、該二段目の前記半導体素子とこれに対向している前記一段目の子回路基板における半導体素子の非搭載面側との間を接着材で接着して積層する工程と、積層された前記二段目の子回路基板と前記親回路基板との間を金線で接続する工程とを含むことを特徴とする半導体装置の製造方法が提供される。
本製造方法においては、各子回路基板と前記親回路基板との間の金線による接続は、各子回路基板において前記半導体素子よりはみ出したエリアで且つ前記半導体素子の非搭載面に設けられた金線接続用の子回路基板端子と、前記親回路基板に設けられた親回路基板端子との間で行われることが望ましい。
本発明によれば、半導体素子を含む子回路基板のテストが完了した状態で積層するため歩留低下を抑えられ、且つフリップチップ接続を用い子回路基板のサイズを半導体素子より大きくすることで同一子回路基板の積層の場合でもスペーサを用いずに高信頼度で高さを抑えることが可能である。
また、予め子回路基板をテストすることができる為、特性の良好なもの同士を積層できるため積層後に歩留を低下させることなく安定的に低コストな半導体装置を提供することが可能となる。
本発明によるパッケージ構造を採用した半導体装置は、同一の半導体素子を積層する場合、小型化と低コスト化を実現できる。
(実施例1)
本発明の第1の実施例について、図1〜図5を参照して詳細に説明する。
本発明の第1の実施例について、図1〜図5を参照して詳細に説明する。
図1、図2、図3はそれぞれ子回路基板10に半導体素子20を搭載した上面図、下面図、側面図である。子回路基板10は少なくとも2層の配線層10−1(図4)を有し、これらの配線層10−1と半導体素子20はフリップチップ工法を用いて接続される。子回路基板10は、3層以上の配線層を持つ、いわゆる多層構造の回路基板であっても良い。
図4は配線層10−1と半導体素子20とをフリップチップ接続した部分の断面図である。半導体素子20には半導体素子端子21を介して予め金バンプ22が形成され、子回路基板10に予め塗布された半田11によって接続される。接続後、接続部には応力集中を回避する為、アンダーフィル材12が充填されている。なお、接続の方法は、図示のような金バンプ22と半田11に限定するものではなく、他の材料による接続であっても構わない。但し、半導体素子端子21直上の子回路基板10に開口を設け封止樹脂で覆った構造の子回路基板でも可能であるが、半導体素子非搭載面に封止樹脂による凹凸が発生する為、積層時の安定性の観点から望ましい方法ではない。子回路基板10のサイズは少なくとも搭載した半導体素子20よりも一回り以上大きく、上に積層搭載する際の搭載精度(0.3mm程度)に合わせサイズを選定する。
また、子回路基板10の材質はガラスエポキシ樹脂かセラミック等の強度のある材料である必要がある。なぜなら、半導体素子20の外側において金線(図5の23)で接続する為、子回路基板10の材質が薄いポリイミド樹脂の場合は金線接続の衝撃により子回路基板10が変形し金線を成形できないことがあるためである。子回路基板10の材質を最適化することで金線を成形する際も金線成形時の応力に対し子回路基板10のたわみを最小限に抑えることが出来、信頼性の高い半導体装置を提供することができる。子回路基板10において半導体素子20の搭載面と同じ側に金線接続用子回路基板端子を設けることは可能であるが、アンダーフィル材12のはみ出しの制御や以降で説明するテスト用端子(図2、図4の13)を経由した配線が複雑になる為、適切な配置ではない。また、子回路基板10の半導体素子20を搭載しない側の面(非搭載面)には半導体素子端子21から金線接続用子回路基板端子14(図2、図5)まで引回された配線の途中にソルダーレジスト開口により形成されたテスト用端子13が設けられ、子回路基板10をLGA(Land Grid Array)、SON(Small Outline Nonlead)等のパッケージとして積層搭載する前にテスト工程を完了することが出来る。また、テスト用端子13にはテストソケットとの接触抵抗を小さくするため金めっきを施すことが望ましいが、これに限定されるものではない。
図4において、子回路基板10は、基板ベース材10−2の両面に配線層10−1を有するほか、両配線層の配線パターンを接続するスルーホール10−3、配線パターンを覆うソルダーレジスト10−4等を有する。
図5は同じ子回路基板10を親回路基板30上に2枚積層搭載した断面図である。2枚の子回路基板10はそれぞれ、半導体素子20の搭載面を下側にし、非搭載面を上側にして積層されている。
親回路基板30は、子回路基板10の金線接続用子回路基板端子14と金線23で接続する為の金線接続用親回路基板端子31を形成するとともに、その反対面に半田ボール32用の端子を形成する為、少なくとも2層以上の配線層を有している必要がある。
子回路基板10の親回路基板30への搭載は従来使用している液状の接着材33で行う。つまり、半導体素子20とフリップチップ接続した子回路基板10はパッケージが大きく反ることも予想される為、反りの段差に対応できる液状の接着材が望ましい。但し、接着材は液状に限定するものでは無く、シート状の接着材を用いても構わない。
半導体素子20を搭載した最下段の子回路基板10を搭載した後、金線23で子回路基板10の金線接続用子回路基板端子14と親回路基板30の金線接続用親回路基板端子31とを接続する。接続された金線接続用親回路基板端子31は親回路基板30内で最終的な外部出力端子である半田ボール32に接続される。接続が完了した後、再度液状樹脂によって最下段の子回路基板10に形成した金線23を変形させないようにして、半導体素子20を搭載した二段目の子回路基板10を積層搭載し、同様に金線23で子回路基板10の金線接続用子回路基板端子14と親回路基板30の金線接続用親回路基板端子31とを接続する。
上記のように、最下段の子回路基板10に搭載されている半導体素子20と親回路基板30との間が接着材33で接着され、二段目の子回路基板10に搭載されている半導体素子20とこれに対向している最下段の子回路基板10における半導体素子の非搭載面側との間が接着材33で接着される。
本実施例による半導体装置においては、上下二段の子回路基板10のいずれも、金線23による親回路基板30との接続は、半導体素子20の搭載面とは反対側の面、つまり図5で言えば上面側に形成された金線接続用子回路基板端子14との間で行われている。つまり、各子回路基板10は、半導体素子20よりはみ出したエリアで且つ半導体素子の非搭載面に金線接続用の子回路基板端子14が設けられ、親回路基板30に設けられた親回路基板端子31と金線23で接続される。
積層搭載する子回路基板10のサイズは同じでも異なっても構わないし、子回路基板10でないものの上に次の子回路基板10を積層搭載することも可能である。半導体素子20に対し子回路基板10のサイズを一回り大きくしたことで、子回路基板10のオーバーハング量を搭載する側の大きさに影響されること無く一定にすることが出来るため制限の少ないパッケージ構造を可能にしている。
なお、半導体素子20を搭載した側に金線接続用子回路基板端子14を設けることも可能である。しかし、フリップチップ接続で用いたアンダーフィル材12のはみ出しにより金線接続用子回路基板端子14が覆われないように配置する必要があるため、結果として子回路基板10のサイズを拡大するおそれがあり、望ましくない。
全ての子回路基板10と親回路基板30を接続した後に封止樹脂34を用いたトランスファーモールドにて全体を封止して保護し、半田ボール32を形成する。なお、積層搭載する子回路基板10は2つ以上であり、積層した枚数だけ工程を繰り返すことで高密度半導体装置を提供できる。
積層される半導体素子20は、予め子回路基板10に搭載された状態でテストされ、不良品は除かれる。そして、テストの結果、できるだけ性能の近い半導体素子を選んで積層することが望ましい。
第1の実施例による効果は以下の通りである。
半導体素子は、そのテストが完了した状態で積層されるため歩留低下を抑えられ、且つフリップチップ接続を用い子回路基板のサイズを半導体素子より大きくすることで同一子回路基板の積層の場合でもスペーサを用いずに高信頼度で高さを抑えることが可能である。
また、半導体素子を含む子回路基板を予めテストすることができる為、特性の良好なもの同士を積層でき、積層後に歩留を低下させることなく安定的に低コストな半導体装置を実現することが可能となる。
(実施例2)
図6を参照して、本発明の第2の実施例について詳細に説明する。第2の実施例においては、電気的な特性向上のため親回路基板30に受動部品40が搭載されている。受動部品40以外については図5と同じであるので説明は省略する。受動部品40の搭載は子回路基板10であっても良い。また、受動部品40の搭載場所は任意であるが、半導体装置のサイズを大型化させないためには親回路基板30の半田ボール32を搭載した面に配置するのが望ましい。しかし、これに限定するものではない。
図6を参照して、本発明の第2の実施例について詳細に説明する。第2の実施例においては、電気的な特性向上のため親回路基板30に受動部品40が搭載されている。受動部品40以外については図5と同じであるので説明は省略する。受動部品40の搭載は子回路基板10であっても良い。また、受動部品40の搭載場所は任意であるが、半導体装置のサイズを大型化させないためには親回路基板30の半田ボール32を搭載した面に配置するのが望ましい。しかし、これに限定するものではない。
また、基板内蔵技術を用い、親回路基板30や子回路基板10の配線上にコンデンサや抵抗を形成しても良い。
さらに、上側に積層搭載する子回路基板の大きさを下側に搭載した子回路基板より小型化し、上側の子回路基板に対する金線接続工程を容易にすることも可能である。但し、子回路基板の大きさは少なくとも半導体素子以上の大きさとする必要がある。
本発明は、半導体装置、特にDRAMを高密度実装する電子機器用の半導体装置に適している。
10 子回路基板
11 半田
12 アンダーフィル材
13 テスト用端子
14 金線接続用子回路基板端子
20 半導体素子
21 半導体素子端子
22 金バンプ
23 金線
30 親回路基板
31 金線接続用親回路基板端子
32 半田ボール
33 接着材
40 受動部品
11 半田
12 アンダーフィル材
13 テスト用端子
14 金線接続用子回路基板端子
20 半導体素子
21 半導体素子端子
22 金バンプ
23 金線
30 親回路基板
31 金線接続用親回路基板端子
32 半田ボール
33 接着材
40 受動部品
Claims (6)
- 半導体素子をフリップチップ接続により搭載した子回路基板を複数枚、親回路基板に積層した半導体装置であって、
前記子回路基板は前記半導体素子より大きなサイズを有し、
各子回路基板は、前記半導体素子の搭載面側を前記親回路基板側に向け、一段目の前記半導体素子と前記親回路基板との間、二段目以降の前記半導体素子とこれに対向している前記子回路基板における半導体素子の非搭載面側との間をそれぞれ接着材で接着して積層されていることを特徴とする半導体装置。 - 各子回路基板は、前記半導体素子よりはみ出したエリアで且つ前記半導体素子の非搭載面に金線接続用の子回路基板端子を有し、前記親回路基板に設けられた親回路基板端子と金線で接続されていることを特徴とする請求項1に記載の半導体装置。
- 前記親回路基板における子回路基板の非搭載面側には半田ボールが設けられると共に、受動部品が搭載されることを特徴とする請求項1又は2に記載の半導体装置。
- 前記親回路基板における子回路基板の積層部全体が封止樹脂でモールドされていることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
- 半導体素子を搭載した子回路基板を複数枚、親回路基板に積層して半導体装置を製造する方法において、
前記半導体素子をこれより大きなサイズを持つ子回路基板にフリップチップ接続により搭載する工程と、
一段目の子回路基板を、該一段目の前記半導体素子の搭載面側を前記親回路基板側に向けて該一段目の前記半導体素子と前記親回路基板との間を接着材で接着して搭載する工程と、
搭載された一段目の子回路基板と前記親回路基板との間を金線で接続する工程と、
二段目の子回路基板を、該二段目の前記半導体素子とこれに対向している前記一段目の子回路基板における半導体素子の非搭載面側との間を接着材で接着して積層する工程と、
積層された前記二段目の子回路基板と前記親回路基板との間を金線で接続する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 各子回路基板と前記親回路基板との間の金線による接続は、各子回路基板において前記半導体素子よりはみ出したエリアで且つ前記半導体素子の非搭載面に設けられた金線接続用の子回路基板端子と、前記親回路基板に設けられた親回路基板端子との間で行われることを特徴とする請求項5に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006093043A JP2007266540A (ja) | 2006-03-30 | 2006-03-30 | 半導体装置及びその製造方法 |
US11/693,519 US20070228580A1 (en) | 2006-03-30 | 2007-03-29 | Semiconductor device having stacked structure and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006093043A JP2007266540A (ja) | 2006-03-30 | 2006-03-30 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007266540A true JP2007266540A (ja) | 2007-10-11 |
Family
ID=38557616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006093043A Pending JP2007266540A (ja) | 2006-03-30 | 2006-03-30 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070228580A1 (ja) |
JP (1) | JP2007266540A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1939655A2 (en) | 2006-12-28 | 2008-07-02 | Ricoh Company, Ltd. | Polarization beam splitter and polarization conversion element |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102511999B1 (ko) * | 2014-12-31 | 2023-03-21 | 하나 마이크론(주) | 전자 소자 및 이의 제조 방법 |
KR102401764B1 (ko) * | 2014-12-31 | 2022-05-26 | 하나 마이크론(주) | 전자 소자 및 이의 제조 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0396266A (ja) * | 1989-09-08 | 1991-04-22 | Mitsubishi Electric Corp | 半導体集積回路モジュール |
JP2002237568A (ja) * | 2000-12-28 | 2002-08-23 | Texas Instr Inc <Ti> | 基板上垂直組立体用の折り曲げた相互接続体上にスタックしたチップスケールパッケージ |
JP2004214286A (ja) * | 2002-12-27 | 2004-07-29 | Ibiden Co Ltd | 部品内蔵モジュール |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000208698A (ja) * | 1999-01-18 | 2000-07-28 | Toshiba Corp | 半導体装置 |
-
2006
- 2006-03-30 JP JP2006093043A patent/JP2007266540A/ja active Pending
-
2007
- 2007-03-29 US US11/693,519 patent/US20070228580A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0396266A (ja) * | 1989-09-08 | 1991-04-22 | Mitsubishi Electric Corp | 半導体集積回路モジュール |
JP2002237568A (ja) * | 2000-12-28 | 2002-08-23 | Texas Instr Inc <Ti> | 基板上垂直組立体用の折り曲げた相互接続体上にスタックしたチップスケールパッケージ |
JP2004214286A (ja) * | 2002-12-27 | 2004-07-29 | Ibiden Co Ltd | 部品内蔵モジュール |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1939655A2 (en) | 2006-12-28 | 2008-07-02 | Ricoh Company, Ltd. | Polarization beam splitter and polarization conversion element |
Also Published As
Publication number | Publication date |
---|---|
US20070228580A1 (en) | 2007-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4416760B2 (ja) | スタックドパッケージモジュール | |
US8143710B2 (en) | Wafer-level chip-on-chip package, package on package, and methods of manufacturing the same | |
US7298033B2 (en) | Stack type ball grid array package and method for manufacturing the same | |
KR100744151B1 (ko) | 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지 | |
US20090127688A1 (en) | Package-on-package with improved joint reliability | |
KR100817091B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
US20070152350A1 (en) | Wiring substrate having variously sized ball pads, semiconductor package having the wiring substrate, and stack package using the semiconductor package | |
US20100038764A1 (en) | Package on Package Design a Combination of Laminate and Tape Substrate with Back-to-Back Die Combination | |
KR101676620B1 (ko) | 적층 반도체 패키지 | |
US20050194673A1 (en) | Multi-chip package, a semiconductor device used therein and manufacturing method thereof | |
JP2004172157A (ja) | 半導体パッケージおよびパッケージスタック半導体装置 | |
US7615858B2 (en) | Stacked-type semiconductor device package | |
JP2008109046A (ja) | 半導体パッケージおよび積層型半導体パッケージ | |
JP2007123454A (ja) | 半導体装置及びその製造方法 | |
US20130015570A1 (en) | Stacked semiconductor package and manufacturing method thereof | |
US20070052082A1 (en) | Multi-chip package structure | |
KR100791576B1 (ko) | 볼 그리드 어레이 유형의 적층 패키지 | |
KR20070051165A (ko) | 프리 솔더 범프를 갖는 반도체 패키지와, 그를 이용한 적층패키지 및 그의 제조 방법 | |
JP2007266540A (ja) | 半導体装置及びその製造方法 | |
US20100055834A1 (en) | Semiconductor device manufacturing method | |
JP4602223B2 (ja) | 半導体装置とそれを用いた半導体パッケージ | |
US20080237831A1 (en) | Multi-chip semiconductor package structure | |
US20140097530A1 (en) | Integrated circuit package | |
JP2008277457A (ja) | 積層型半導体装置および実装体 | |
US8105877B2 (en) | Method of fabricating a stacked type chip package structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110720 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120111 |