JPH1117303A - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JPH1117303A JPH1117303A JP16383997A JP16383997A JPH1117303A JP H1117303 A JPH1117303 A JP H1117303A JP 16383997 A JP16383997 A JP 16383997A JP 16383997 A JP16383997 A JP 16383997A JP H1117303 A JPH1117303 A JP H1117303A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- electronic circuit
- circuit device
- circuit module
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 液晶ポリエステル基板に面実装部品を実装し
た回路モジュールを積み重ねて構成し、高密度化実装を
実現し、且つ組立て工数を低減する。 【解決手段】 内側に凹部２を形成し、上部周縁及び底
面周縁に複数の端子３と、この各端子とそれぞれ接続さ
れる配線パターン４を有し、凹部２に面実装用部品５を
実装した立体基板６からなり、立体基板６の上部外縁に
保持部2aを設けると共に、底面外縁に保持部2aに嵌合す
る係止片2bを設けて回路モジュール１を構成し、一方、
配線パターン４およびまたは面実装用部品５の異なる異
種の回路モジュール1a,1b ・・を複数個設け、回路モジ
ュール１を最下部として、回路モジュール１上に複数の
回路モジュールを積み重ね、回路モジュール１の底面の
各端子３に対応する端子7aを備えると共に、係止片2bに
対応する支持孔7bを設けたプリント配線板７に装着し、
他の電子回路と接続する。
た回路モジュールを積み重ねて構成し、高密度化実装を
実現し、且つ組立て工数を低減する。 【解決手段】 内側に凹部２を形成し、上部周縁及び底
面周縁に複数の端子３と、この各端子とそれぞれ接続さ
れる配線パターン４を有し、凹部２に面実装用部品５を
実装した立体基板６からなり、立体基板６の上部外縁に
保持部2aを設けると共に、底面外縁に保持部2aに嵌合す
る係止片2bを設けて回路モジュール１を構成し、一方、
配線パターン４およびまたは面実装用部品５の異なる異
種の回路モジュール1a,1b ・・を複数個設け、回路モジ
ュール１を最下部として、回路モジュール１上に複数の
回路モジュールを積み重ね、回路モジュール１の底面の
各端子３に対応する端子7aを備えると共に、係止片2bに
対応する支持孔7bを設けたプリント配線板７に装着し、
他の電子回路と接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶ポリエステル
基板に半導体素子や抵抗、コンデンサ等を実装した回路
モジュールを積み重ねて構成した電子回路装置に関す
る。
基板に半導体素子や抵抗、コンデンサ等を実装した回路
モジュールを積み重ねて構成した電子回路装置に関す
る。
【０００２】
【従来の技術】最近、絶縁基板上に抵抗、コンデンサや
半導体素子等を実装する電子回路装置においては、機器
の軽薄短少化に伴い、実装の高密度化が強く求められて
いる。従来、この種の電子回路装置において部品実装の
高密度化を図る場合、配線ピッチを微細にしたり、半導
体素子を実装した基板を複数枚積み重ねて構成すること
により実現していた。
半導体素子等を実装する電子回路装置においては、機器
の軽薄短少化に伴い、実装の高密度化が強く求められて
いる。従来、この種の電子回路装置において部品実装の
高密度化を図る場合、配線ピッチを微細にしたり、半導
体素子を実装した基板を複数枚積み重ねて構成すること
により実現していた。
【０００３】しかしながら、このような従来の電子回路
装置において、配線ピッチの微細化を図ることにより高
密度化を実現するものについては、高密度化に限界があ
り、配線ピッチの微細化だけでは高密度化の要求に十分
に応えることができなかった。また、部品を実装した基
板を複数枚積み重ねる構造の場合、複数の基板間の接続
をリードピンにより行っているが、各基板間の絶縁性を
確保するために各基板間の間隔をあけて配設し、それら
の基板間を複数のリードピンで接続するという構成であ
ったため、複数のリードピンを精度よく基板に位置合わ
せしながら接続しなければならなく、組立て作業が非常
に煩わしく、且つ半田付け等の作業が伴い工数も多くか
かるという問題があった。
装置において、配線ピッチの微細化を図ることにより高
密度化を実現するものについては、高密度化に限界があ
り、配線ピッチの微細化だけでは高密度化の要求に十分
に応えることができなかった。また、部品を実装した基
板を複数枚積み重ねる構造の場合、複数の基板間の接続
をリードピンにより行っているが、各基板間の絶縁性を
確保するために各基板間の間隔をあけて配設し、それら
の基板間を複数のリードピンで接続するという構成であ
ったため、複数のリードピンを精度よく基板に位置合わ
せしながら接続しなければならなく、組立て作業が非常
に煩わしく、且つ半田付け等の作業が伴い工数も多くか
かるという問題があった。
【０００４】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたもので、液晶ポリエステル立体基板に半導
体素子や抵抗、コンデンサ等を実装した回路モジュール
を積み重ねて構成し、高密度化実装を実現し、且つ組立
て工数を低減することのできる電子回路装置を提供する
ことを目的とする。
鑑みなされたもので、液晶ポリエステル立体基板に半導
体素子や抵抗、コンデンサ等を実装した回路モジュール
を積み重ねて構成し、高密度化実装を実現し、且つ組立
て工数を低減することのできる電子回路装置を提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】本発明は上記課題を解決
するためなされたもので、上面に凹部を有し、上面周縁
および底面周縁に複数の端子を設け、この各端子とそれ
ぞれ接続される配線パターンを有し、底面外縁に相対向
し下方に突出する略逆Ｌ字状の係止片を設けると共に、
上面外縁に同係止片に嵌合可能な凹状の保持部を備えた
立体基板と、同立体基板の前記凹部に面実装用部品を実
装してなる回路モジュールを構成する一方、配線パター
ンおよびまたは面実装用部品の異なる異種の回路モジュ
ールを複数個設け、各回路モジュールの前記保持部に他
の回路モジュールの前記係止片を嵌入して結合し、複数
の回路モジュールを積み重ね、同積み重ねた最下部の回
路モジュールの底面の各端子に対応する端子を有すると
共に、前記係止片に対応する支持孔を備えたプリント配
線板に、前記積み重ねた複数の回路モジュールを装着
し、前記プリント配線板の他の電子回路と接続する構成
となっている。
するためなされたもので、上面に凹部を有し、上面周縁
および底面周縁に複数の端子を設け、この各端子とそれ
ぞれ接続される配線パターンを有し、底面外縁に相対向
し下方に突出する略逆Ｌ字状の係止片を設けると共に、
上面外縁に同係止片に嵌合可能な凹状の保持部を備えた
立体基板と、同立体基板の前記凹部に面実装用部品を実
装してなる回路モジュールを構成する一方、配線パター
ンおよびまたは面実装用部品の異なる異種の回路モジュ
ールを複数個設け、各回路モジュールの前記保持部に他
の回路モジュールの前記係止片を嵌入して結合し、複数
の回路モジュールを積み重ね、同積み重ねた最下部の回
路モジュールの底面の各端子に対応する端子を有すると
共に、前記係止片に対応する支持孔を備えたプリント配
線板に、前記積み重ねた複数の回路モジュールを装着
し、前記プリント配線板の他の電子回路と接続する構成
となっている。
【０００６】また、前記立体基板の材質を液晶ポリエス
テル樹脂で成型した構成となっている。
テル樹脂で成型した構成となっている。
【０００７】また、前記配線パターン及び端子の導体の
材質を基板に蒸着した金箔で形成された構成となってい
る。
材質を基板に蒸着した金箔で形成された構成となってい
る。
【０００８】また、前記枠体の内壁を上方外側に向け傾
斜させ、前記配線パターンと端子を前記傾斜面に沿って
形成した金箔により配線された構成となっている。
斜させ、前記配線パターンと端子を前記傾斜面に沿って
形成した金箔により配線された構成となっている。
【０００９】また、前記面実装した立体基板の底面側に
他の配線パターンを設け上下の配線パターンをスルーホ
ールで接続する構成となっている。
他の配線パターンを設け上下の配線パターンをスルーホ
ールで接続する構成となっている。
【００１０】また、前記上面と底面の相対向する各端子
を面接触で接続する構成となっている。
を面接触で接続する構成となっている。
【００１１】
【発明の実施の形態】上記構成であるならば、液晶ポリ
エステル立体基板に半導体素子や抵抗、コンデンサ等を
実装した回路モジュールを積み重ねて構成し、高密度化
実装を実現し、且つ組立て工数を低減することのできる
電子回路装置となる。
エステル立体基板に半導体素子や抵抗、コンデンサ等を
実装した回路モジュールを積み重ねて構成し、高密度化
実装を実現し、且つ組立て工数を低減することのできる
電子回路装置となる。
【００１２】
【実施例】以下、本発明の実施例を添付図面に基づいて
詳細に説明する。図１は、本発明による電子回路装置の
実施例を示す斜視図で、図２（Ａ）は回路モジュールを
積み重ねた状態を示す断面図で、図２（Ｂ）は（Ａ）の
Ａ部拡大断面図である。図において、１は回路モジュー
ルで、回路モジュール１は、絶縁性の液晶ポリエステル
樹脂からなる方形状の内側に凹部２を形成し、上面周縁
および底面周縁に金等の金属箔を蒸着し積層した複数の
端子３と、この各端子３とそれぞれ接続される配線パタ
ーン４を有し、前記凹部２にフリップチップ型の半導体
素子や抵抗、コンデンサ等の面実装用部品５を実装した
立体基板６とから構成されている。
詳細に説明する。図１は、本発明による電子回路装置の
実施例を示す斜視図で、図２（Ａ）は回路モジュールを
積み重ねた状態を示す断面図で、図２（Ｂ）は（Ａ）の
Ａ部拡大断面図である。図において、１は回路モジュー
ルで、回路モジュール１は、絶縁性の液晶ポリエステル
樹脂からなる方形状の内側に凹部２を形成し、上面周縁
および底面周縁に金等の金属箔を蒸着し積層した複数の
端子３と、この各端子３とそれぞれ接続される配線パタ
ーン４を有し、前記凹部２にフリップチップ型の半導体
素子や抵抗、コンデンサ等の面実装用部品５を実装した
立体基板６とから構成されている。
【００１３】前記方形状の立体基板６の相対向する面の
上面外縁の中央部に切り欠いた凹状の保持部2aを設け、
底面外縁に同保持部2aに嵌合する係止片2bを設けて前記
回路モジュール１を構成し、一方、配線パターン４およ
びまたは面実装用部品５の異なる異種の回路モジュール
1a,1b,・・・を複数個設け、前記回路モジュール１を最
下部として、同回路モジュール１上に複数の回路モジュ
ール1a,1b,・・・を積み重ね、前記保持部2aに前記係止
片2bを嵌入して結合し、且つ各回路モジュール間を相対
向する上下面の各端子３により面接触で接続する構成と
なっている。
上面外縁の中央部に切り欠いた凹状の保持部2aを設け、
底面外縁に同保持部2aに嵌合する係止片2bを設けて前記
回路モジュール１を構成し、一方、配線パターン４およ
びまたは面実装用部品５の異なる異種の回路モジュール
1a,1b,・・・を複数個設け、前記回路モジュール１を最
下部として、同回路モジュール１上に複数の回路モジュ
ール1a,1b,・・・を積み重ね、前記保持部2aに前記係止
片2bを嵌入して結合し、且つ各回路モジュール間を相対
向する上下面の各端子３により面接触で接続する構成と
なっている。
【００１４】前記複数の回路モジュール１，1a,1b,・・
・を積み重ねた一式の電子回路装置は、前記最下部の回
路モジュール１の下面の各端子３に対応する端子7aを備
えると共に、前記係止片2bに対応する支持孔7bを設けた
プリント配線板７に装着され他の電子回路と接続する構
成となっている。
・を積み重ねた一式の電子回路装置は、前記最下部の回
路モジュール１の下面の各端子３に対応する端子7aを備
えると共に、前記係止片2bに対応する支持孔7bを設けた
プリント配線板７に装着され他の電子回路と接続する構
成となっている。
【００１５】図３は端子３と配線パターン４の関係を示
したもので、前記凹部２の内壁2cを上方外側に向け傾斜
させ、前記配線パターン４と端子３とを前記傾斜面に沿
って形成した金箔により配線する構成となっている。
したもので、前記凹部２の内壁2cを上方外側に向け傾斜
させ、前記配線パターン４と端子３とを前記傾斜面に沿
って形成した金箔により配線する構成となっている。
【００１６】図４は立体基板の配線パターンの状態を示
したもので、前記面実装した立体基板６の裏面側に他の
配線パターン４’を設け上下の配線パターン４，４’を
傾斜するスルーホール4aで接続した構成となっている。
したもので、前記面実装した立体基板６の裏面側に他の
配線パターン４’を設け上下の配線パターン４，４’を
傾斜するスルーホール4aで接続した構成となっている。
【００１７】上記構成において、前記回路モジュール１
を最下部として、同回路モジュール１上に複数の回路モ
ジュール1a,1b,・・・を積み重ね、前記保持部2aに前記
係止片2bをを嵌入して結合し、且つ各回路モジュール間
を相対向する上下面の各端子３により面接触で接続し、
更に、前記最下部の回路モジュール１の下面の各端子３
に対応する端子7aを備えると共に、前記係止片2bに対応
する支持孔7bを設けたプリント配線板７に装着され他の
電子回路と接続することにより、高密度化実装を実現
し、且つ組立て工数を低減することのできる電子回路装
置となる。
を最下部として、同回路モジュール１上に複数の回路モ
ジュール1a,1b,・・・を積み重ね、前記保持部2aに前記
係止片2bをを嵌入して結合し、且つ各回路モジュール間
を相対向する上下面の各端子３により面接触で接続し、
更に、前記最下部の回路モジュール１の下面の各端子３
に対応する端子7aを備えると共に、前記係止片2bに対応
する支持孔7bを設けたプリント配線板７に装着され他の
電子回路と接続することにより、高密度化実装を実現
し、且つ組立て工数を低減することのできる電子回路装
置となる。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
液晶ポリエステル立体基板に半導体素子や抵抗、コンデ
ンサ等を実装した回路モジュールを積み重ねて構成し、
高密度化実装を実現し、且つ組立て工数を低減すること
のできる電子回路装置となる。
液晶ポリエステル立体基板に半導体素子や抵抗、コンデ
ンサ等を実装した回路モジュールを積み重ねて構成し、
高密度化実装を実現し、且つ組立て工数を低減すること
のできる電子回路装置となる。
【図１】本発明による電子回路装置の実施例を示す斜視
図である。
図である。
【図２】本発明による回路モジュールを積み重ね状態の
断面図である。
断面図である。
【図３】本発明による端子３と配線パターン４の関係を
示した断面図である。
示した断面図である。
【図４】本発明による立体基板の上下面の配線パターン
の状態を示した断面図である。
の状態を示した断面図である。
１，1a,1b 回路モジュール ２ 凹部 2a 保持部 2b 係止片 2c 内壁（傾斜面） ３,7a 端子 ４，4' 配線パターン 4a スルーホール ５ 面実装用部品 ６ 立体基板 ７ プリント配線板 7b 支持孔
Claims (6)
- 【請求項１】 上面に凹部を有し、上面周縁および底面
周縁に複数の端子を設け、この各端子とそれぞれ接続さ
れる配線パターンを有し、底面外縁に相対向し下方に突
出する略逆Ｌ字状の係止片を設けると共に、上面外縁に
同係止片に嵌合可能な凹状の保持部を備えた立体基板
と、同立体基板の前記凹部に面実装用部品を実装してな
る回路モジュールを構成する一方、配線パターンおよび
または面実装用部品の異なる異種の回路モジュールを複
数個設け、各回路モジュールの前記保持部に他の回路モ
ジュールの前記係止片を嵌入して結合し、複数の回路モ
ジュールを積み重ね、同積み重ねた最下部の回路モジュ
ールの底面の各端子に対応する端子を有すると共に、前
記係止片に対応する支持孔を備えたプリント配線板に、
前記積み重ねた複数の回路モジュールを装着し、前記プ
リント配線板の他の電子回路と接続してなることを特徴
とする電子回路装置。 - 【請求項２】 前記立体基板の材質を液晶ポリエステル
樹脂で成型してなることを特徴とする請求項１記載の電
子回路装置。 - 【請求項３】 前記配線パターン及び端子の導体の材質
を立体基板に蒸着した金箔で形成されてなることを特徴
とする請求項１記載の電子回路装置。 - 【請求項４】 前記凹部の内壁を上方外側に向け傾斜さ
せ、前記配線パターンと端子を前記傾斜面に沿って形成
した金箔により配線されてなることを特徴とする請求項
１または請求項３記載の電子回路装置。 - 【請求項５】 前記面実装した立体基板の底面側に他の
配線パターンを設け上下の配線パターンをスルーホール
で接続してなることを特徴とする請求項１記載の電子回
路装置。 - 【請求項６】 前記上面と底面の相対向する各端子を面
接触で接続してなることを特徴とする請求項１記載の電
子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16383997A JP3769881B2 (ja) | 1997-06-20 | 1997-06-20 | 電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16383997A JP3769881B2 (ja) | 1997-06-20 | 1997-06-20 | 電子回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1117303A true JPH1117303A (ja) | 1999-01-22 |
| JP3769881B2 JP3769881B2 (ja) | 2006-04-26 |
Family
ID=15781738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16383997A Expired - Fee Related JP3769881B2 (ja) | 1997-06-20 | 1997-06-20 | 電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3769881B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010219424A (ja) * | 2009-03-18 | 2010-09-30 | Olympus Corp | 立体配線構造物 |
| WO2011105961A1 (en) * | 2010-02-23 | 2011-09-01 | Agency For Science, Technology And Research | Method of stacking chips |
-
1997
- 1997-06-20 JP JP16383997A patent/JP3769881B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010219424A (ja) * | 2009-03-18 | 2010-09-30 | Olympus Corp | 立体配線構造物 |
| WO2011105961A1 (en) * | 2010-02-23 | 2011-09-01 | Agency For Science, Technology And Research | Method of stacking chips |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3769881B2 (ja) | 2006-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100514558B1 (ko) | 반도체 장치 및 그 제조방법, 회로기판 및 전자기기 | |
| JP2002506289A (ja) | 多数の半導体チップを有する半導体素子 | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| JPH09289052A (ja) | モジュールの実装構造 | |
| KR20010015849A (ko) | 반도체 장치 및 그 제조방법, 회로기판 및 전자기기 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP3769881B2 (ja) | 電子回路装置 | |
| JPH07335992A (ja) | 配線基板と配線基板の製造方法 | |
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| JPH0129802Y2 (ja) | ||
| JPH0821648B2 (ja) | 厚膜技術により形成されたピンレスグリッドアレイ電極構造 | |
| JPH04118987A (ja) | チップ部品の実装方法 | |
| JP3253821B2 (ja) | 多段式面実装ハイブリッドｉｃの製造方法 | |
| JPH03280496A (ja) | 多層基板の電子部品実装構造及びその実装方法 | |
| JPH0473298B2 (ja) | ||
| JPH0478190A (ja) | 機能回路モジュール | |
| JPH0458189B2 (ja) | ||
| JPH05198737A (ja) | 積層マルチチップ半導体装置及びその製造方法 | |
| JPH0439668Y2 (ja) | ||
| JPH084696Y2 (ja) | 混成集積回路 | |
| KR910008115B1 (ko) | 다층세라믹리드레스 패케지 | |
| JPH0837279A (ja) | 半導体装置 | |
| JPH07105601B2 (ja) | 多層プリント配線板の製造方法 | |
| KR200210469Y1 (ko) | 인쇄회로기판의 표면실장용 리드단자 | |
| JPH0558665B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060130 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |