KR200210469Y1 - 인쇄회로기판의 표면실장용 리드단자 - Google Patents

인쇄회로기판의 표면실장용 리드단자 Download PDF

Info

Publication number
KR200210469Y1
KR200210469Y1 KR2019950021605U KR19950021605U KR200210469Y1 KR 200210469 Y1 KR200210469 Y1 KR 200210469Y1 KR 2019950021605 U KR2019950021605 U KR 2019950021605U KR 19950021605 U KR19950021605 U KR 19950021605U KR 200210469 Y1 KR200210469 Y1 KR 200210469Y1
Authority
KR
South Korea
Prior art keywords
lead terminal
circuit board
substrate
printed circuit
present
Prior art date
Application number
KR2019950021605U
Other languages
English (en)
Other versions
KR970011293U (ko
Inventor
김관우
Original Assignee
김종수
엘지이노텍주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김종수, 엘지이노텍주식회사 filed Critical 김종수
Priority to KR2019950021605U priority Critical patent/KR200210469Y1/ko
Publication of KR970011293U publication Critical patent/KR970011293U/ko
Application granted granted Critical
Publication of KR200210469Y1 publication Critical patent/KR200210469Y1/ko

Links

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 고안은 인쇄회로기판의 표면실장용 리드단자에 관한 것으로서, 본 고안의 목적은 복수개의 기판을 효율적으로 적층배치할 수 있도록 단자의 형태를 변형함으로써 제품의 신뢰성을 향상시킬 수 있는 인쇄회로기판의 표면 실장용 리드 단자를 제공하는 데 있다.
이와같은 목적을 달성하기 위한 본 고안에 따른 인쇄회로기판의 표면 실장용 리드 단자는 인쇄회로기판의 양측면을 수용하기 위한 "ㄷ"자 형상의 요홈부와, 상기 요홈부에 삽입된 기판외에 다른 기판의 윗면 또는 아랫면과 면실장되는 상부 및 하부 납땜패드로 구성되는 것을 요지로 한다.

Description

인쇄회로기판의 표면실장용 리드단자
본 고안은 일반적으로 적층형 혼성집적회로(Hybrid I.C)에 관한 것으로, 보다 상세하게는 적층형 혼성집적회로에서 복수개의 기판을 효율적으로 적층배치할 수 있도록 단자의 형태를 변형함으로써 제품의 신뢰성을 향상시킬 수 있는 인쇄회로기판의 표면실장용 리드단자에 관한 것이다.
일반적으로 혼성집적회로는 세라믹등 절연체의 기판위에 금속등의 도전체를 진공증착, 스퍼터링등의 기법으로 형성시키고, 저항, 캐패시터등의 수동소자를 박막기술로 인쇄하여 소성시킨 후 반도체등의 능동소자를 탑재시킨 것을 말하여, 이러한 혼성집적회로를 공간적으로 더욱 효율적으로 이용하기 위해서 회로기판을 적층된 형태로 사용해 왔었다.
이때 회로기판들을 적층하는데 있어 종래에는 도 1a 및 도 1b와 도 2a 및 도 2b와 같은 형태로 사용해 왔었다.
도 1a 및 도 1b는 각각 종래 기술에 따른 삽입형 리드단자가 설치된 적층형 회로기판의 정면도 및 측면도이고, 도 2a 및 도 2b는 각각 종래기술에 따른 표면실장용 리드단자가 설치된 적층형 회로기판의 정면도 및 측면도이다.
먼저, 회로기판들을 적층하기위해 삽입형 리드단자를 이용하는 경우, 도 1a 및 도 1b에 도시된 바와같이, 종래의 혼성집적호로에서 절연체의 기판(1)의 상하 양면중 일면 또는 양면에는 회로소자(도시하지 않음)가 인쇄 및 탑재되고, 상기 기판(1)의 양측면은 복수의 리드단자(2)내에 수동 또는 자동으로 삽입된다.
상기 리드단자(2)의 하단부는 기판(1)에 형성된 통공(도시하지 않음)에 삽입된 후 납땜되고 이에 따라 복수개의 기판(1)이 적층 구성된다.
한편, 회로기판들을 적층하기위해 표면실장형 리드단자를 이용하는 경우, 도 2a 및 도 2b에 도시된 바와같이, 회로기판(1)의 양측면이 복수개의 리드단자(2)에 수동 또는 자동으로 삽입된 후, 표면실장이 가능하도록 제작된 상기 리드단자(2)의 하단부를 다른 기판(1)의 표면상에 얹어 그 하단부의 외주면과 기판(1)을 납땜하여 복수개의 기판(1)을 적층 구성된다.
그러나, 이와 같이 구성된 종래의 인쇄회로기판의 표면 실장용 리드단자에 있어서는, 회로기판의 적층시 삽입형 리드 단자를 이용하는 경우(도 1a 및 도 1b), 리드 단자(2)가 표면 실장될 수 없고 오직 기판(1)의 통공을 통해 삽입되도록 제작되어 복수개의 기판(1)을 적층구성시킬 때 그 기판간의 연결이 견고하지 않아 부품이 손상될 수 있는 문제점이 있었다.
또한, 표면 실장형 리드 단자를 이용하는 경우(도 2a 및 도 2b), 비록 리드 단자(2)가 표면 실장용으로 제작되어 있으나 리드 단자의 하단부가 밖으로 구부러져 있기 때문에 납땜시 리드 단자의 변형이 야기될 수 있으며, 표면 실장시 기판에 실장되는 공간이 넓어지므로 기판을 효율적으로 사용할 수 없는 문제점이 있었다.
따라서, 본 고안은 상기 문제점을 해결하기 위하여 창안된 것으로, 본 고안의 목적은 복수개의 기판을 효율적으로 적층배치할 수 있도록 단자의 형태를 변형함으로써 제품의 신뢰성을 향상시킬 수 있는 인쇄회로기판의 표면실장용 리드단자를 제공하는데 있다.
제 1a 도는 종래기술에 따른 삽입형 리드단자가 설치된 적층형 회로기판의 정면도.
제 1b 도는 제 1a 도의 측면도.
제 2a 도는 종래 기술에 따른 표면실장용 리드단자가 설치된 적층형 회로기판의 정면도.
제 2b 도는 제 2a 도의 측면도.
제 3a 도는 본 고안에 의한 표면 실자용 리드단자가 설치된 적층형 회로기판의 정면도.
제 3b 도는 제 3a 도의 측면도.
제 4 도는 제 3a 도 및 제 3b 도에 도시된 리드단자의 단품형태에 대한 사시도.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 20 : 회로소자
30 : 리드단자 30a : 요홈부
30b : 납땜패드 40 : 축
상기한 목적을 달성하기 위하여, 본 고안에 의한 인쇄회로기판의 표면 실장용 리드 단자는, 상기 기판의 양측면을 수용하기 위한 "ㄷ"자 형상의 요홈부와, 상기 요홈부에 삽입된 기판외에 다른 기판의 윗면 또는 아랫면과 면실장되는 상부 및 하부 납땜패드를 구비하여 이루어진 것을 특징으로 한다.
이하, 본 발명의 일실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
도 3a 및 도 3b는 각각 본 고안에 따른 표면실장용 리드단자가 설치된 적층형 회로기판의 정면도 및 측면도이고, 도 4는 도 3a 및 3b에 도시된 리드 단자의 단품형태에 대한 사시도이다.
본 고안에 따른 표면 실장형 리드 단자를 구비한 회로기판상에는 전체적인 회로 배치 설계에 따라 복수개의 회로소자(20)가 인쇄 및 탑재되고, 상기 회로소자(20)가 전기적으로 접속될 수 있도록 각 기판(10)의 양측면에는 입출력 단자(도시하지 않음)가 배선되어 있다.
상기 복수개의 기판(10)을 적층시키기 위한 리드 단자(30)는 도 4에 도시된 바와 같이, 기판(10)의 양측면이 삽입되는 요홈부(30a)와, 상기 요홈부에 삽입된 기판(10)외에 다른 기판(10)의 윗면 또는 아랫면과 면실장되는 상부 및 하부 납땜패드(30b)로 구성되어 있다.
이와같이 구성된 본 고안에 따른 표면실장용 리드단자를 이용하여 회로기판들을 적층시키는 방식에 대해 설명하면, 먼저 리드단자의 단품 배열을 위한 축(40)으로 복수개의 리드단자(30)을 고정시킨다.
다음 상기 리드단자(30)의 요홈부(30a)에 회로기판(10)을 삽입한 후 축(40)을 제거한다.
기판(10)이 삽입된 단자(30)의 상부 납땜패드(30b)에 또 다른 기판(모 기판)(10)을 얹어 납땜하여 기판(10)을 순차적으로 적층한다.
또한 상기 단자(30)의 하부 납땜패드(30b)를 다른 기판(모 기판)(10)에 놓고 납땜하여 기판(10)을 순차적으로 적층한다.
상기에서 단자(30)의 상하부 납땜패드(30b)는 그 형상이 안정되게 형성되어 기판(10)과의 면실장시 작업이 용이하며 또한 회로기판(10)과 단자(30)간의 접촉이 견고하게 될 수 있게 된다.
또한 기판(10)과 또 다른 기판(모 기판)(10)과의 간격이 종래에 비해 줄어들 뿐만 아니라 종래의 표면실장용 리드단자를 이용할때보다 실장공간이 줄어들게 되므로 제품전체의 소형화를 추구할 수 있게 된다.
앞에서 설명한 바와 같이, 본 고안에 의한 인쇄회로기판의 표면 실장용 리드 단자에 의하면, 복수개의 기판을 효율적으로 적층배치할 수 있도록 단자의 형태를 변형함으로써 제품의 신회성을 향상시킬 수 있는 효과가 있다.
아울러 본 고안의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 고안의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 실용신안등록청구범위에 속하는 것으로 보아야 할 것이다.

Claims (1)

  1. 인쇄회로기판에 있어서, 상기 기판의 양측면을 수용하기 위한 "ㄷ"자 형상의 요홈부와, 상기 요홈부에 삽입된 기판외에 다른 기판의 윗면 또는 아랫면과 면실장되는 상부 및 하부 납땜패드를 구비하여 이루어진 것을 특징으로 하는 인쇄회로기판의 표면 실장용 리드단자.
KR2019950021605U 1995-08-21 1995-08-21 인쇄회로기판의 표면실장용 리드단자 KR200210469Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950021605U KR200210469Y1 (ko) 1995-08-21 1995-08-21 인쇄회로기판의 표면실장용 리드단자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950021605U KR200210469Y1 (ko) 1995-08-21 1995-08-21 인쇄회로기판의 표면실장용 리드단자

Publications (2)

Publication Number Publication Date
KR970011293U KR970011293U (ko) 1997-03-29
KR200210469Y1 true KR200210469Y1 (ko) 2001-02-01

Family

ID=60895534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950021605U KR200210469Y1 (ko) 1995-08-21 1995-08-21 인쇄회로기판의 표면실장용 리드단자

Country Status (1)

Country Link
KR (1) KR200210469Y1 (ko)

Also Published As

Publication number Publication date
KR970011293U (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
US4495546A (en) Hybrid integrated circuit component and printed circuit board mounting said component
JPH02198192A (ja) 表面装着型デカップリングコンデンサ
US4779164A (en) Surface mounted decoupling capacitor
KR200210469Y1 (ko) 인쇄회로기판의 표면실장용 리드단자
JP2544976B2 (ja) 半導体集積回路モジュ―ル
JPH02301182A (ja) 薄型実装構造の回路基板
JPH02134890A (ja) 回路素子実装基板
JPH04159704A (ja) 電気二重層コンデンサ
JPH0419788Y2 (ko)
JPH04118987A (ja) チップ部品の実装方法
JPH0439668Y2 (ko)
JPH084696Y2 (ja) 混成集積回路
JP3769881B2 (ja) 電子回路装置
JPS61128550A (ja) 半導体装置
US20020005296A1 (en) Surface mount package for long lead devices
JPH0766074A (ja) 表面実装部品
JP2973928B2 (ja) チップ形電子部品
JP2636332B2 (ja) プリント基板
JPH0462775A (ja) 表面実装用電子部品
JPH0528917B2 (ko)
JPH0744042Y2 (ja) シングルインライン型混成集積回路装置
JPH02239577A (ja) 表面実装用混成集積回路
KR20010038949A (ko) 적층형 패키지
JP2001223043A (ja) 基板接続用コネクタ
JPH0542803B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20061102

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee