JPH02198192A - 表面装着型デカップリングコンデンサ - Google Patents
表面装着型デカップリングコンデンサInfo
- Publication number
- JPH02198192A JPH02198192A JP1265315A JP26531589A JPH02198192A JP H02198192 A JPH02198192 A JP H02198192A JP 1265315 A JP1265315 A JP 1265315A JP 26531589 A JP26531589 A JP 26531589A JP H02198192 A JPH02198192 A JP H02198192A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- contacts
- circuit board
- board
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 60
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 10
- 238000003780 insertion Methods 0.000 description 8
- 230000037431 insertion Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000003985 ceramic capacitor Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- DMFGNRRURHSENX-UHFFFAOYSA-N beryllium copper Chemical compound [Be].[Cu] DMFGNRRURHSENX-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- CLDVQCMGOSGNIW-UHFFFAOYSA-N nickel tin Chemical compound [Ni].[Sn] CLDVQCMGOSGNIW-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/35—Feed-through capacitors or anti-noise capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/10—Plug-in assemblages of components, e.g. IC sockets
- H05K7/1092—Plug-in assemblages of components, e.g. IC sockets with built-in components, e.g. intelligent sockets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10333—Individual female type metallic connector elements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/10886—Other details
- H05K2201/10939—Lead of component used as a connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
皮皿豆１
本発明は、ＰＣ基板の再設計又は特別のソケットを設け
ることなしにプリント回路（ＰＣ）基板内に挿入するた
めに回路電圧ノイズを減少させる為の低インピーダンス
及び低インダクタンスデカップリングループを与えるコ
ンデンサフィルタに関するものである０本発明は、特に
、標準的なデュアルインラインパッケージ型（ＤＩＰ）
集積回路に特に好適に使用される。
ることなしにプリント回路（ＰＣ）基板内に挿入するた
めに回路電圧ノイズを減少させる為の低インピーダンス
及び低インダクタンスデカップリングループを与えるコ
ンデンサフィルタに関するものである０本発明は、特に
、標準的なデュアルインラインパッケージ型（ＤＩＰ）
集積回路に特に好適に使用される。
碩米肢ｌ
従来、ＰＣ基板へのコンデンサフィルタの付加は、接続
リードを持った予め製造したラジアル又はリニアのセラ
ミックコンデンサ又はその他のコンデンサを、ＰＣ基板
上で該基板上の２つ又はそれ以上のＤＩＰ位置の間に装
着することによってなされていた。このようなマウント
即ち装着方法は、そうでなければ付加的なりＩＰＰＩ３
その他の部品又は基板メタリゼーション等に割当てるこ
とが可能であったＰＣ基板の空間を使用していた。従っ
て、マウントしたセラミックコンデンサによって使用さ
れる空間だけＤＩＰ位置の数が減少されていた。より最
近になって、以下の如き特徴を有する製品が市販されて
いる。
リードを持った予め製造したラジアル又はリニアのセラ
ミックコンデンサ又はその他のコンデンサを、ＰＣ基板
上で該基板上の２つ又はそれ以上のＤＩＰ位置の間に装
着することによってなされていた。このようなマウント
即ち装着方法は、そうでなければ付加的なりＩＰＰＩ３
その他の部品又は基板メタリゼーション等に割当てるこ
とが可能であったＰＣ基板の空間を使用していた。従っ
て、マウントしたセラミックコンデンサによって使用さ
れる空間だけＤＩＰ位置の数が減少されていた。より最
近になって、以下の如き特徴を有する製品が市販されて
いる。
（１）絶縁性基板上に４個のリードの平坦な絶縁したメ
タルコンデンサを使用し、４個のピンがパッケージから
延在している。メタルフィルムコンデンサをＤＩＰパッ
ケージの下側に配置し、且つ４個のピンの各々がＤＩＰ
リードピンとＰＣ基板マウント孔を共用している。（「
ＭｉｃｒｏＱＪの商を票でロジャーズコーポレーション
によって販売されている）。
タルコンデンサを使用し、４個のピンがパッケージから
延在している。メタルフィルムコンデンサをＤＩＰパッ
ケージの下側に配置し、且つ４個のピンの各々がＤＩＰ
リードピンとＰＣ基板マウント孔を共用している。（「
ＭｉｃｒｏＱＪの商を票でロジャーズコーポレーション
によって販売されている）。
（２）ＤＩＰパッケージと同一の寸法及びソケット数を
有しており且つＰＣ基板とＤＩＰパッケージの下側の間
に介装されるマルチソケット補助基板を使用する。コン
デンサは該ソケット基板上に固着され且つ該マルチソケ
ットの２つで回路トレースにより接続される。（ｒＴｈ
ｅＳ ｉ １ ｅｎｃｅｒＪの商標名でエレクトロニッ
クモールディングコーポレーションによって販売されて
いる）。
有しており且つＰＣ基板とＤＩＰパッケージの下側の間
に介装されるマルチソケット補助基板を使用する。コン
デンサは該ソケット基板上に固着され且つ該マルチソケ
ットの２つで回路トレースにより接続される。（ｒＴｈ
ｅＳ ｉ １ ｅｎｃｅｒＪの商標名でエレクトロニッ
クモールディングコーポレーションによって販売されて
いる）。
（３）標準的なリード付きコンデンサを有するその他の
マルチソケット補助基板を使用する（アドパンストイン
ターコネクションズ及びガリニュウクワイエットソケッ
ッによって販売されている）。
マルチソケット補助基板を使用する（アドパンストイン
ターコネクションズ及びガリニュウクワイエットソケッ
ッによって販売されている）。
これら従来技術の補助基板の各々は、比較的高い高さを
有しており、それはＰＣ基板のクリアランス条件と干渉
することがあるか又は比較的高価である。特に上記の特
徴（２）及び（３）は、各補助基板上に６個乃至４８個
の比較的高価なソケットを使用することを必要とし、さ
らに組立てコストも付随的に高いものとなる。
有しており、それはＰＣ基板のクリアランス条件と干渉
することがあるか又は比較的高価である。特に上記の特
徴（２）及び（３）は、各補助基板上に６個乃至４８個
の比較的高価なソケットを使用することを必要とし、さ
らに組立てコストも付随的に高いものとなる。
１−刀
本発明は、以上の点に鑑みなされたものであって、上述
したごとき従来技術の欠点を解消し、現存する基板に関
して再設計や特別のソケットを設けることなしにＰＣ基
板上の全てのＩＣ位置のデカップリングを廉価に行うこ
とを可能とすることを目的とする。更に本発明は、集積
度を向上させるか又はより小型の寸法とすることを可能
としコスト及びレイアウト時間を節減することを可能と
する新たなＰＣ基板を提供することを目的とする。さら
に本発明の目的とするところは、組込みが容易であり、
且つＰＣ基板上への手作業又は自動的な挿入期間中に不
整合問題を発生することのある容易に屈曲可能な部品の
ない装置を提供することである１本発明の更に別の目的
とするところは、最新の表面マウント（装着）技術と適
合性のある表面マウント型（装着型）装置を提供するこ
とである。
したごとき従来技術の欠点を解消し、現存する基板に関
して再設計や特別のソケットを設けることなしにＰＣ基
板上の全てのＩＣ位置のデカップリングを廉価に行うこ
とを可能とすることを目的とする。更に本発明は、集積
度を向上させるか又はより小型の寸法とすることを可能
としコスト及びレイアウト時間を節減することを可能と
する新たなＰＣ基板を提供することを目的とする。さら
に本発明の目的とするところは、組込みが容易であり、
且つＰＣ基板上への手作業又は自動的な挿入期間中に不
整合問題を発生することのある容易に屈曲可能な部品の
ない装置を提供することである１本発明の更に別の目的
とするところは、最新の表面マウント（装着）技術と適
合性のある表面マウント型（装着型）装置を提供するこ
とである。
１−滅
本発明は、集積回路（ＩＣ）パッケージ及び該パッケー
ジが挿入されるプリント回路（ＰＣ）基板に使用するコ
ンデンサフィルタにおける改良を提供している。特に全
体的な厚さが小さい全体的な寸法を保有する比較的廉価
な補助基板が提供され、それは、コンデンサを有する基
板をデュアルインライン（ＤＩＰ）ＩＣパッケージの下
側とそのＤＩＰがプラグ接続されるＰＣ基板との間に位
置することを可能としている。従って、該補助基板は、
それが関連するＤＩＰと同一のＰＣ基板空間（区域）内
に位置される。従って、この補助コンデンサ基板を使用
することによる空間上の損失はない、該ＰＣ基板の再設
計又は付加的なソケットを設けることの必要性もない、
このコンデンサ基板は、ＰＣ基板の゛下側上に交互の形
態でマウント即ち装着させることが可能であり、その場
合、それはＰＣ基板の上部上においてアクセスされるソ
ケット内に挿入されたＤＩＰパッケージの突出するリー
ドとコンタクトすることが可能である。
ジが挿入されるプリント回路（ＰＣ）基板に使用するコ
ンデンサフィルタにおける改良を提供している。特に全
体的な厚さが小さい全体的な寸法を保有する比較的廉価
な補助基板が提供され、それは、コンデンサを有する基
板をデュアルインライン（ＤＩＰ）ＩＣパッケージの下
側とそのＤＩＰがプラグ接続されるＰＣ基板との間に位
置することを可能としている。従って、該補助基板は、
それが関連するＤＩＰと同一のＰＣ基板空間（区域）内
に位置される。従って、この補助コンデンサ基板を使用
することによる空間上の損失はない、該ＰＣ基板の再設
計又は付加的なソケットを設けることの必要性もない、
このコンデンサ基板は、ＰＣ基板の゛下側上に交互の形
態でマウント即ち装着させることが可能であり、その場
合、それはＰＣ基板の上部上においてアクセスされるソ
ケット内に挿入されたＤＩＰパッケージの突出するリー
ドとコンタクトすることが可能である。
構成上最小数の部品が使用されており、そのことは廉価
な装置としており、且つＰＣ基板又はＤＩＰＩＣパッケ
ージリード動挿入手段によって容易に且つ信頼性をもっ
て挿入することが可能な装置としている。
な装置としており、且つＰＣ基板又はＤＩＰＩＣパッケ
ージリード動挿入手段によって容易に且つ信頼性をもっ
て挿入することが可能な装置としている。
上述したごとき利点は、基板の対向端部上の対向角部か
ら延在する一体的な端部タブを有する実質的に矩形形状
の薄い絶縁性の補助基板を設けることによって得られる
。該２個のタブ内に形成された孔から中央基板位置へ延
在して２個の蛇行型金属トレースが基板上に付着形成さ
れており、前記中央基板位置において、デカップリング
コンデンサがマウントされ且つ該トレースへ電気的に接
続される。単一対の中空電気的挿入可能コンタクトが該
タブ孔内に装着されており、該タブ孔は２個のＰＣ基板
ソケット（典型的には、１個の接地ソケットと１個の電
力源電圧ソケット）の間隔と同じ距離離隔されている。
ら延在する一体的な端部タブを有する実質的に矩形形状
の薄い絶縁性の補助基板を設けることによって得られる
。該２個のタブ内に形成された孔から中央基板位置へ延
在して２個の蛇行型金属トレースが基板上に付着形成さ
れており、前記中央基板位置において、デカップリング
コンデンサがマウントされ且つ該トレースへ電気的に接
続される。単一対の中空電気的挿入可能コンタクトが該
タブ孔内に装着されており、該タブ孔は２個のＰＣ基板
ソケット（典型的には、１個の接地ソケットと１個の電
力源電圧ソケット）の間隔と同じ距離離隔されている。
該プラグインコンタクト対は、コンデンサリードから延
在する金属トレースと接触している。補助コンデンサ基
板の２個のコンタクトは、ＰＣ基板の２個の関連するソ
ケット内に挿入され、従って補助基板はＰＣ基板と同一
面となる。ついで、ＤＩＰパッケージを補助基板上に挿
入し、従ってＤＩＰパッケージの適宜の電力及び接地リ
ードは２個の補助基板中空コンタクトの内部内に挿入さ
れ、これらのコンタクトを介して対応するＰＣ基板のソ
ケットへ接続を行う、別の実施形態においては、補助基
板タブにおける挿入可能なコンタクトを適宜のＰＣ基扱
ソケット位置の下側と係合させることにより、補助コン
デンサ基板をＰＣ基板の下側上にマウントさせることが
可能である。ＤＩＰリードはＰＣ基板ソケット位置、即
ち孔、内に、ＰＣ基板の上部部品側から挿入される。Ｐ
Ｃ基板の底部側から突出する２本のＤＩＰリードは、補
助基板タブ内に装着された挿入可能なコンタクトの中心
内を通過する。
在する金属トレースと接触している。補助コンデンサ基
板の２個のコンタクトは、ＰＣ基板の２個の関連するソ
ケット内に挿入され、従って補助基板はＰＣ基板と同一
面となる。ついで、ＤＩＰパッケージを補助基板上に挿
入し、従ってＤＩＰパッケージの適宜の電力及び接地リ
ードは２個の補助基板中空コンタクトの内部内に挿入さ
れ、これらのコンタクトを介して対応するＰＣ基板のソ
ケットへ接続を行う、別の実施形態においては、補助基
板タブにおける挿入可能なコンタクトを適宜のＰＣ基扱
ソケット位置の下側と係合させることにより、補助コン
デンサ基板をＰＣ基板の下側上にマウントさせることが
可能である。ＤＩＰリードはＰＣ基板ソケット位置、即
ち孔、内に、ＰＣ基板の上部部品側から挿入される。Ｐ
Ｃ基板の底部側から突出する２本のＤＩＰリードは、補
助基板タブ内に装着された挿入可能なコンタクトの中心
内を通過する。
別の実施形態においては、大略矩形形状の基板（補助基
板）の各角部に一個ずつ４個のタブを設け、該基板は直
交方位に依存して平坦なＨ形状又はブロック■の外形を
有する。２個の正反対に対向するタブ又は脚部上にコン
タクトが位置されており、他方の２個の正反対に対向す
るタブ又は脚部上にクリアランス孔（貫通してメツキさ
れていない）が設けられている。ＤＩＰパッケージから
の電力リード及び接地リードが、該コンタクト対と電気
的接続すべく通過しており、一方ＤＩＰの他の２本のリ
ードが、電気的コンタクトをすることなしに、該クリア
ランス孔を通過し、且つデカップリング組立体のり、リ
アランス孔と整合されたプリント回路基板の２個の残り
のソケット内に挿入される。ＤＩＰリードの残りのもの
は、補助基板を通過して、ＰＣ基板の残りのソケットへ
通過する。
板）の各角部に一個ずつ４個のタブを設け、該基板は直
交方位に依存して平坦なＨ形状又はブロック■の外形を
有する。２個の正反対に対向するタブ又は脚部上にコン
タクトが位置されており、他方の２個の正反対に対向す
るタブ又は脚部上にクリアランス孔（貫通してメツキさ
れていない）が設けられている。ＤＩＰパッケージから
の電力リード及び接地リードが、該コンタクト対と電気
的接続すべく通過しており、一方ＤＩＰの他の２本のリ
ードが、電気的コンタクトをすることなしに、該クリア
ランス孔を通過し、且つデカップリング組立体のり、リ
アランス孔と整合されたプリント回路基板の２個の残り
のソケット内に挿入される。ＤＩＰリードの残りのもの
は、補助基板を通過して、ＰＣ基板の残りのソケットへ
通過する。
更に別の実施形態においては、ブロックし形状を有する
補助基板又は絶縁性基板の対向側部上に２つの離隔した
コンタクト対が設けられ、第１対のコンタクトはＬ形状
の垂直余白部上に設けられ且つ第１デカツプリンタコン
デンサの対向するサイドプレートへそれぞれ接続され、
且つ第２対のコンタクトはＬ形状基部の垂直余白部上に
設けられ且つ第２デカツプリングコンデンサの対向する
サイドプレートへそれぞれ接続される。第−ＤＩＰ電力
リード及び第−ＤＩＰ接地リードが、コンタクトの端部
対の１つの中に同時的に挿入され、且つ第二ＤＩＰ電力
リード及び第二ＤＩＰ接地リードが対向して離隔された
他のコンタクト対内に挿入される。このことは、冗長の
デカップリング能力を有する１対のデカップリングコン
デンサを提供する。
補助基板又は絶縁性基板の対向側部上に２つの離隔した
コンタクト対が設けられ、第１対のコンタクトはＬ形状
の垂直余白部上に設けられ且つ第１デカツプリンタコン
デンサの対向するサイドプレートへそれぞれ接続され、
且つ第２対のコンタクトはＬ形状基部の垂直余白部上に
設けられ且つ第２デカツプリングコンデンサの対向する
サイドプレートへそれぞれ接続される。第−ＤＩＰ電力
リード及び第−ＤＩＰ接地リードが、コンタクトの端部
対の１つの中に同時的に挿入され、且つ第二ＤＩＰ電力
リード及び第二ＤＩＰ接地リードが対向して離隔された
他のコンタクト対内に挿入される。このことは、冗長の
デカップリング能力を有する１対のデカップリングコン
デンサを提供する。
１亘］
以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。
について詳細に説明する。
本発明の装置１０を第１図に示しており、この場合、デ
ュアルインライン（ＤＩＰ）集積回路パッケージ１１が
、プリント回路（ｐｃ）基板１２における一連のソケッ
ト１６ａ乃至１６ｘ及び１７ａ乃至１７ｘ内へ直交方向
に挿入することが可能である。従来公知の如く、ＤＩＰ
上のＤＩＰ端子リード１４ａ乃至１４ｘ及び１５ａ乃至
１５ｘの数は、８乃至１６乃至２４乃至４８又はそれ以
上のピンの範囲である。リード１５ａ以外の一連のリー
ド１５ａ乃至１５ｘのリードは、図面中には示されてい
ない、それらのリードは、リード１４ａ乃至１４ｘと平
行に延在しており、且つプリント回路基板のソケットを
１７ａ乃至１７ｘ内に挿入される。ある程度の標準化が
半導体業界によって与えられており、従ってピンのある
ものは接地ピンとして指定され且つピンのあるものは電
力ピンとして指定され、電力ピンはＤＩＰパッケージ内
の集積回路へ電力を供給する電圧源を与えるものである
。デカップリングコンデンサ及び相互配線は、低インピ
ーダンス及び低インダクタンスのデカップリングループ
を与え、それは集積回路内における電圧ノイズを減少さ
せている。このようなデカップリングコンデンサは電力
リードと接地リードとの間に配置させることが知られて
いる０本発明においては、単一対の中空挿入可能コンタ
クトを有する補助コンデンサ基板２０が設けられており
、それはＰＣ基板１２の２個の選択したソケット１６ｘ
及び１７ａ内に挿入させることが可能である。補助コン
デンサ基板に２０は、ＰＣ基板１２と同一面状にマウン
トされており、従って補助コンデンサ基板によって取ら
れる高さ空間は最小である。この補助コンデンサ基板の
詳細は第３図内乃至第１０図に示しである６ＰＣ基板の
適宜の接地ソケット及び電力ソケット内に補助コンデン
サ基鈑を挿入した後に、ＤＩＰリード１４ａ乃至１４ｘ
及び１５ａ乃至１５ｘを対応するソケット内に挿入する
ことによってＤＩＰパッケージをＰＣ基板のソケット１
６ａ乃至１６ｘ及び１７ａ乃至１７ｘの対応するソケッ
ト内に挿入する。図示した如＜ＤＩＰリード１５ａ及び
１４ｘは、補助コンデンサ基板内に設けられた中空挿入
可能コンタクトの対の内部フィンガーを介して通過する
ことによってソケット１７ａ及び１６ｘ内に挿入される
。
ュアルインライン（ＤＩＰ）集積回路パッケージ１１が
、プリント回路（ｐｃ）基板１２における一連のソケッ
ト１６ａ乃至１６ｘ及び１７ａ乃至１７ｘ内へ直交方向
に挿入することが可能である。従来公知の如く、ＤＩＰ
上のＤＩＰ端子リード１４ａ乃至１４ｘ及び１５ａ乃至
１５ｘの数は、８乃至１６乃至２４乃至４８又はそれ以
上のピンの範囲である。リード１５ａ以外の一連のリー
ド１５ａ乃至１５ｘのリードは、図面中には示されてい
ない、それらのリードは、リード１４ａ乃至１４ｘと平
行に延在しており、且つプリント回路基板のソケットを
１７ａ乃至１７ｘ内に挿入される。ある程度の標準化が
半導体業界によって与えられており、従ってピンのある
ものは接地ピンとして指定され且つピンのあるものは電
力ピンとして指定され、電力ピンはＤＩＰパッケージ内
の集積回路へ電力を供給する電圧源を与えるものである
。デカップリングコンデンサ及び相互配線は、低インピ
ーダンス及び低インダクタンスのデカップリングループ
を与え、それは集積回路内における電圧ノイズを減少さ
せている。このようなデカップリングコンデンサは電力
リードと接地リードとの間に配置させることが知られて
いる０本発明においては、単一対の中空挿入可能コンタ
クトを有する補助コンデンサ基板２０が設けられており
、それはＰＣ基板１２の２個の選択したソケット１６ｘ
及び１７ａ内に挿入させることが可能である。補助コン
デンサ基板に２０は、ＰＣ基板１２と同一面状にマウン
トされており、従って補助コンデンサ基板によって取ら
れる高さ空間は最小である。この補助コンデンサ基板の
詳細は第３図内乃至第１０図に示しである６ＰＣ基板の
適宜の接地ソケット及び電力ソケット内に補助コンデン
サ基鈑を挿入した後に、ＤＩＰリード１４ａ乃至１４ｘ
及び１５ａ乃至１５ｘを対応するソケット内に挿入する
ことによってＤＩＰパッケージをＰＣ基板のソケット１
６ａ乃至１６ｘ及び１７ａ乃至１７ｘの対応するソケッ
ト内に挿入する。図示した如＜ＤＩＰリード１５ａ及び
１４ｘは、補助コンデンサ基板内に設けられた中空挿入
可能コンタクトの対の内部フィンガーを介して通過する
ことによってソケット１７ａ及び１６ｘ内に挿入される
。
第２図は、関連する電気回路を概略的に簡単化して示し
ている。集積回路チップ２１のリード１４ｘ′及びリー
ド１５ａ’は、それぞれ、接地２３及び電圧源２２へ接
続されている。電圧源と接地との間にはコンデンサ２４
が接続されている。
ている。集積回路チップ２１のリード１４ｘ′及びリー
ド１５ａ’は、それぞれ、接地２３及び電圧源２２へ接
続されている。電圧源と接地との間にはコンデンサ２４
が接続されている。
コンデンサ２４は、電圧ノイズスパイクを減少させるべ
く作用し、且つその作用によって、ノイズを約１０倍ま
で減少させることが可能である。
く作用し、且つその作用によって、ノイズを約１０倍ま
で減少させることが可能である。
第３図は、補助デカップリングコンデンサ基板を製造す
る場合の初期的な製造ステップを示している。基板３０
は、例えば、銅を電解被覆した（片側１ｏｚ、）エポキ
シファイバーグラス絶縁体であるＭｉｌ ５ｐｅｃ
Ｐ−０５５６１７及びＭｉｌ Ｐ−１３９４９Ｇに
よる０、０２０±０．００３０ＦＲ−４等の適宜の絶縁
性基板物質で構成されている。補助基板２０の製造にお
ける最後のステップとして、複数個の補助基板ユニット
を有する全体的な基板から溝１９を刻設して、基板３０
の反対側の対向する角部から一体的に延在する正方形の
基板タブ３１及び３２を形成する。補助コンデンサ基板
３０上にマウントすべきＤＩＰパッケージの対向する端
子リード間の距離、例えばリード１４ａ及び１５ａの間
の距離（第１図）に対応して、間隔Ｓ（第４図）で、各
タブ内に孔３６をドリル乃至はパンチにより穿設する。
る場合の初期的な製造ステップを示している。基板３０
は、例えば、銅を電解被覆した（片側１ｏｚ、）エポキ
シファイバーグラス絶縁体であるＭｉｌ ５ｐｅｃ
Ｐ−０５５６１７及びＭｉｌ Ｐ−１３９４９Ｇに
よる０、０２０±０．００３０ＦＲ−４等の適宜の絶縁
性基板物質で構成されている。補助基板２０の製造にお
ける最後のステップとして、複数個の補助基板ユニット
を有する全体的な基板から溝１９を刻設して、基板３０
の反対側の対向する角部から一体的に延在する正方形の
基板タブ３１及び３２を形成する。補助コンデンサ基板
３０上にマウントすべきＤＩＰパッケージの対向する端
子リード間の距離、例えばリード１４ａ及び１５ａの間
の距離（第１図）に対応して、間隔Ｓ（第４図）で、各
タブ内に孔３６をドリル乃至はパンチにより穿設する。
該タブ間の基板３０の幅Ｗは、ＤＩＰパッケージから延
在する対向して配設した端子リードの組の間の距離より
も小さい、これらのタブ、より詳細には孔３６は、それ
らがＤＩＰパッケージの接地リードと電力リードとを表
わす特定のＤＩＰリードの間の直線距離を表わす距離し
たけ離隔されるようにして位置される。導電性金属トレ
ース３３及び３７が基板３０上に付着形成され、且つそ
れらはタブ３１及び３２の各々における孔から補助基板
３０の中央部分における離隔されたコンタクトを３４及
び３８で延在する。これらの金属トレースは、Ｍｉ １
−Ｆ−５５５６１の明細と一致する電解銅メツキとする
ことが可能である。
在する対向して配設した端子リードの組の間の距離より
も小さい、これらのタブ、より詳細には孔３６は、それ
らがＤＩＰパッケージの接地リードと電力リードとを表
わす特定のＤＩＰリードの間の直線距離を表わす距離し
たけ離隔されるようにして位置される。導電性金属トレ
ース３３及び３７が基板３０上に付着形成され、且つそ
れらはタブ３１及び３２の各々における孔から補助基板
３０の中央部分における離隔されたコンタクトを３４及
び３８で延在する。これらの金属トレースは、Ｍｉ １
−Ｆ−５５５６１の明細と一致する電解銅メツキとする
ことが可能である。
それぞれの中空挿入可能コンタクト５０及び５１の接触
区域におけるコンタクトメツキは、半田と金属トレース
との適切な接続を与える為に、錫・ニッケル又は金・ニ
ッケルメッキ又は純粋な錫又は純粋な金のメツキとする
ことが可能である。これらのコントクトは、適宜のプレ
ートコンデンサの接読を待つ、各トレースの端部３５及
び３９は孔３６をとり囲み、従って、コンタクト５０．
５１が該孔内に挿入された場合に、該コンタクトとそれ
ぞれのトレースとの間に電気的接続が形成される。
区域におけるコンタクトメツキは、半田と金属トレース
との適切な接続を与える為に、錫・ニッケル又は金・ニ
ッケルメッキ又は純粋な錫又は純粋な金のメツキとする
ことが可能である。これらのコントクトは、適宜のプレ
ートコンデンサの接読を待つ、各トレースの端部３５及
び３９は孔３６をとり囲み、従って、コンタクト５０．
５１が該孔内に挿入された場合に、該コンタクトとそれ
ぞれのトレースとの間に電気的接続が形成される。
第５図に示した如く、製造における次のステップにおい
て、コンデンサ４０をマウントし且つトレースコンタク
ト端部３４及び３８の間に接続させる。同時に、一対の
コンタクト５０及び５１が孔３６内に挿入される。コン
デンサ４０は、一連の櫛型プレート４１及び４２を有し
ており、それらはコンデンサプレートの離隔した積層体
を形成する。金属のサイドプレート４３及び４４が第−
及び第二のコンデンサリードを表わしており、櫛型に組
合わされた組のプレート４１及び４２の各々と接続し、
従ってこれら櫛型のプレートの各組は相互接続される。
て、コンデンサ４０をマウントし且つトレースコンタク
ト端部３４及び３８の間に接続させる。同時に、一対の
コンタクト５０及び５１が孔３６内に挿入される。コン
デンサ４０は、一連の櫛型プレート４１及び４２を有し
ており、それらはコンデンサプレートの離隔した積層体
を形成する。金属のサイドプレート４３及び４４が第−
及び第二のコンデンサリードを表わしており、櫛型に組
合わされた組のプレート４１及び４２の各々と接続し、
従ってこれら櫛型のプレートの各組は相互接続される。
この多層セラミックコンデンサ積層体は、サイドプレー
ト４４及び４３を、それぞれ、コンタクト３４．３８及
びトレース３３．３７へ電気的に接続するために使用さ
れる適宜の接着剤２９及び／又は半田４４ａ及び４４ｂ
によって補助基板３０へ接着される。このコンデンサの
全体的な最大高さは約０．０４０乃至０．０５０インチ
である６本発明に使用可能な適宜の典型的なコンデンサ
は京セラによって製造されるモデルＥＩＡ１２０６であ
る。第８図に示した如く挿入可能なコンタクト５０及び
５１は、ニュウジャージー州のニュウブランズウィック
のＷｅｉｓｓ−Ａｕｇ９社によって製造されるモデルＣ
Ｍ１０２タイプとすることが可能である。
ト４４及び４３を、それぞれ、コンタクト３４．３８及
びトレース３３．３７へ電気的に接続するために使用さ
れる適宜の接着剤２９及び／又は半田４４ａ及び４４ｂ
によって補助基板３０へ接着される。このコンデンサの
全体的な最大高さは約０．０４０乃至０．０５０インチ
である６本発明に使用可能な適宜の典型的なコンデンサ
は京セラによって製造されるモデルＥＩＡ１２０６であ
る。第８図に示した如く挿入可能なコンタクト５０及び
５１は、ニュウジャージー州のニュウブランズウィック
のＷｅｉｓｓ−Ａｕｇ９社によって製造されるモデルＣ
Ｍ１０２タイプとすることが可能である。
第６図において、補助コンデンサ基板の挿入可能なコン
タクトは、コンデンサ４０がマウントされる基板の側と
は反対の基板３０の側から延在している。この実施例に
おいては、ＰＣ基板の上部表面と同一面状にマウントさ
れた補助コンデンサ基板（及びそのコンデンサ）の高さ
Ｃは約０．０７０インチを越えるものではない、このよ
うな寸法は、補助コンデンサ基板を使用することによっ
て設けられる付加的な高さを最小としており、方ＰＣ基
板ソケットに対する挿入可能なコンタクトの適切な接続
及び挿入可能なコンタクト５０及び５１の内部へのＤＩ
Ｐ端子リードの適宜の対の差込みと干渉することはない
、この臨界的寸法Ｃは、補助基板の厚さと補助基板上方
のセラミックコンデンサ高さの和である。ＤＩＰ端子リ
ードのＰＣ基板ソケット内への適切なコンタクト即ち接
触を可能とする為には、この寸法Ｃは約０．０７０イン
チを越えるものであってはならない、そうでないと、Ｉ
ＯＰリード上の隔離部Ｑが、ＤＩＰリードがＰＣ基板ソ
ケット内を適切に延在することを許容しない、コンデン
サ及び挿入可能なコンタクトを包含する補助基板の全体
的な高さＤＨは約０．１４インチである。挿入可能なコ
ンタクト５０．５１の各々は、典型的に、０．０８５イ
ンチの長さであり、孔３６内に圧入され、且つコンデン
サ４０の反対側のリードへ延在する基板３０上の金属ト
レースのトレース端部３５及び３９と電気的に接触状態
とされる。
タクトは、コンデンサ４０がマウントされる基板の側と
は反対の基板３０の側から延在している。この実施例に
おいては、ＰＣ基板の上部表面と同一面状にマウントさ
れた補助コンデンサ基板（及びそのコンデンサ）の高さ
Ｃは約０．０７０インチを越えるものではない、このよ
うな寸法は、補助コンデンサ基板を使用することによっ
て設けられる付加的な高さを最小としており、方ＰＣ基
板ソケットに対する挿入可能なコンタクトの適切な接続
及び挿入可能なコンタクト５０及び５１の内部へのＤＩ
Ｐ端子リードの適宜の対の差込みと干渉することはない
、この臨界的寸法Ｃは、補助基板の厚さと補助基板上方
のセラミックコンデンサ高さの和である。ＤＩＰ端子リ
ードのＰＣ基板ソケット内への適切なコンタクト即ち接
触を可能とする為には、この寸法Ｃは約０．０７０イン
チを越えるものであってはならない、そうでないと、Ｉ
ＯＰリード上の隔離部Ｑが、ＤＩＰリードがＰＣ基板ソ
ケット内を適切に延在することを許容しない、コンデン
サ及び挿入可能なコンタクトを包含する補助基板の全体
的な高さＤＨは約０．１４インチである。挿入可能なコ
ンタクト５０．５１の各々は、典型的に、０．０８５イ
ンチの長さであり、孔３６内に圧入され、且つコンデン
サ４０の反対側のリードへ延在する基板３０上の金属ト
レースのトレース端部３５及び３９と電気的に接触状態
とされる。
第７図は、別の実施例を示しており、この場合、コンタ
クト５０′及び５１′はコンデンサ４０がマウントされ
ているのと同じ基板の側がら外側に延在しており且つコ
ンデンサ４ｏへ延在するそれぞれの金属トレース３３及
び３７へ５５において接続している。ＤＩＰパッケージ
は上表面からＰＣ基板へ挿入される。補助コンデンサ基
板２０を、ＰＣ基板を介して通過する延在したＤＩＰピ
ン内に挿入可能なコンタクト５０′及び５１′によって
プリント回路基板の下側へ差込まれる。ついで、補助コ
ンデンサ基板の下側は、ウェーブ半田付けが行なわれ、
従って半田が挿入可能コンタクトの内側を介して上昇し
且つ挿入可能なコンタクト５０′及び５１’の歯乃至は
可撓性のあるフィンガー内の気密接続部内に挿入された
単一対のＤＩＰ端子リードの端部を固化する。半田は、
更に、ＰＣ基板ソケット内に直接的に挿入したその他の
ＤＩＰリード内にも浸透する。この実施例においては、
典型的には０．０６５インチの長さの短い長さの端子コ
ンタクトが好適であり且つコンデンサ基板の全体的な高
さは減少される。
クト５０′及び５１′はコンデンサ４０がマウントされ
ているのと同じ基板の側がら外側に延在しており且つコ
ンデンサ４ｏへ延在するそれぞれの金属トレース３３及
び３７へ５５において接続している。ＤＩＰパッケージ
は上表面からＰＣ基板へ挿入される。補助コンデンサ基
板２０を、ＰＣ基板を介して通過する延在したＤＩＰピ
ン内に挿入可能なコンタクト５０′及び５１′によって
プリント回路基板の下側へ差込まれる。ついで、補助コ
ンデンサ基板の下側は、ウェーブ半田付けが行なわれ、
従って半田が挿入可能コンタクトの内側を介して上昇し
且つ挿入可能なコンタクト５０′及び５１’の歯乃至は
可撓性のあるフィンガー内の気密接続部内に挿入された
単一対のＤＩＰ端子リードの端部を固化する。半田は、
更に、ＰＣ基板ソケット内に直接的に挿入したその他の
ＤＩＰリード内にも浸透する。この実施例においては、
典型的には０．０６５インチの長さの短い長さの端子コ
ンタクトが好適であり且つコンデンサ基板の全体的な高
さは減少される。
第８図及び第９図は、これらの挿入可能なコンタクトの
内部的な詳細を示している。これらのコンタクトは、入
口部５４を具備するコンタクト頭部５２を有しており、
その頭部はタブの各々における孔３６内に挿入可能であ
り、且つ孔３６内において金属被覆した貫通導体と接触
するか、又は、基板３０上のそれぞれの金属トレースと
電気的に接続される。挿入可能なコンタクト５０゜５１
は、典型的には、ＱＱ−Ｃ−５３３によるベリリウム銅
０．００７ １．４硬さのものから形成することが可能
であり、孔入口部５４へ向けてテーパーしており且つ第
１図に示したＤＩＰ端子リードの端部と係合する４個の
可撓的フィンガーを有している６通常、６−９ｏｚ、の
挿入力が必要とされる。
内部的な詳細を示している。これらのコンタクトは、入
口部５４を具備するコンタクト頭部５２を有しており、
その頭部はタブの各々における孔３６内に挿入可能であ
り、且つ孔３６内において金属被覆した貫通導体と接触
するか、又は、基板３０上のそれぞれの金属トレースと
電気的に接続される。挿入可能なコンタクト５０゜５１
は、典型的には、ＱＱ−Ｃ−５３３によるベリリウム銅
０．００７ １．４硬さのものから形成することが可能
であり、孔入口部５４へ向けてテーパーしており且つ第
１図に示したＤＩＰ端子リードの端部と係合する４個の
可撓的フィンガーを有している６通常、６−９ｏｚ、の
挿入力が必要とされる。
第１Ｏ図は、本発明の別の実施例を示しており、この場
合、基板３０上のトレース３３′及び３７′は非蛇行型
である。別の実施例においては、コンデンサは、補助基
板３０を横断して、即ちＳ軸に沿って延在することか可
能である。
合、基板３０上のトレース３３′及び３７′は非蛇行型
である。別の実施例においては、コンデンサは、補助基
板３０を横断して、即ちＳ軸に沿って延在することか可
能である。
第１１図及び第１２図は、典型的には基板３０（第３図
）と同一の物質からなる絶縁性基板６１が上述したタイ
プの櫛型プレートセラミックコンデンサ４０の一旦部に
マウントする場合である。
）と同一の物質からなる絶縁性基板６１が上述したタイ
プの櫛型プレートセラミックコンデンサ４０の一旦部に
マウントする場合である。
典型的に、使用されるコンデンサは、Ｍｉｌ−Ｃ−５５
６８１Ｂに適合しており且つケース寸法及び適用に依存
して、０．０１ｍｆｆ５０ｖ、 ±２０％又は０．３３
ｍｆ５０ｖ、±２０％又は０、ｌｏｍｆ５０ｖ、±２０
％の値を有している。使用された市販されている低プロ
ファイルコンデンサは、Ｎ０ＶＡＣＡＰ＃１２０６
Ｚ １０４ Ｍ２Ｏ３ＮＴＸ（７）商標名でＮ０Ｖ
ＡｃＡＰインコーポレイテツドによって販売されている
。この基板は、矩形基板の各角部に形成したタブ６２．
６３．６４．６４によって平坦なＨ形状を有している（
直交方向においてはブロックＩ）、この基板は、基板６
１上に被覆させた０、００１４インチの厚さのｌｏｚ、
の銅の面上に従来公知の如く例えばＤｙｎａｃｈｅｍ
ＰＣ５０１等の半田マスク用マスク物質でスクリーン
印刷する。マスクされていないコンタクトパッド区域及
びエツチングされるべき銅区域は、以下に記載する如く
与えられる。第一導電性経路を形成する銅からなる第−
電圧面７０は、コンデンサ４０の一方のサイドプレート
４３からタブ乃至は脚部６２における第一コンタクト６
６へ延在している。第二導電性経路を形成する銅からな
る第二接地面７１は、サイドプレート４４から、基板６
１に沿って、タブ乃至は脚部６４における第二コンタク
ト６７へ延在してる。コンタクトパッド７２ａ及び７２
ｂは、コンタクト６６．６７をそれぞれ受取る為にタブ
６２．６４の上方の電圧面７０及び接地面７１上にメツ
キした錫−鉛半田（Ｍｉｌ ５５１１０−ＤによるＧ
ｙｒｅｘリフロー）である、第５図に示した如（半田ペ
ースト４４ａ、４４ｂ （Ｍｉ ｌ ＱＱＳ−５７１
Ｅ）をイ吏用して、それぞれのコンデンサのサイドプレ
ートを矩形状の半田被覆した銅電圧及び接地面パッド７
２ｃ及び７２ｄにそれぞれ接続させるにれらの電圧面及
び接地面は、パッド７２ｃ及び７２ｄの間で銅の直交端
部から延在する銅のエツチング除去した区域７５によっ
て分離されている。半田マスク用マスク物質７３は、電
圧面及び接地面の外側端部上及びパッド７２ａ−ｄの周
りの区域に延在する。コンタクト６６．６７は、第６図
におけるプラグインコンタクトに対応しておりそれと同
一の構成である。クリアランス孔６８．６９が、それぞ
れ、他のタブ乃至は脚部６３．６５内に形成されている
０組立状態において、ＤＩＰ又はその他のＩＣ電力ピン
及び接地ピンがコンタクト６６．６７とそれぞれ電気的
接続すべく挿入されており、一方他の２つのＤＩＰピン
は電気的接続をすることなくクリアランス孔６８．６９
を介して単に自由に通過し、且つプリント回路基板内の
整合されたソケット内に挿入している。残りのＤＩＰピ
ンは、タブ６２．６５及びタブ６３．６４における孔間
において十位置５９によって表わした如く直線状に延在
している。これらのピンは、組立後にプリント回路基板
における他の整合したソケット内に着座される。
６８１Ｂに適合しており且つケース寸法及び適用に依存
して、０．０１ｍｆｆ５０ｖ、 ±２０％又は０．３３
ｍｆ５０ｖ、±２０％又は０、ｌｏｍｆ５０ｖ、±２０
％の値を有している。使用された市販されている低プロ
ファイルコンデンサは、Ｎ０ＶＡＣＡＰ＃１２０６
Ｚ １０４ Ｍ２Ｏ３ＮＴＸ（７）商標名でＮ０Ｖ
ＡｃＡＰインコーポレイテツドによって販売されている
。この基板は、矩形基板の各角部に形成したタブ６２．
６３．６４．６４によって平坦なＨ形状を有している（
直交方向においてはブロックＩ）、この基板は、基板６
１上に被覆させた０、００１４インチの厚さのｌｏｚ、
の銅の面上に従来公知の如く例えばＤｙｎａｃｈｅｍ
ＰＣ５０１等の半田マスク用マスク物質でスクリーン
印刷する。マスクされていないコンタクトパッド区域及
びエツチングされるべき銅区域は、以下に記載する如く
与えられる。第一導電性経路を形成する銅からなる第−
電圧面７０は、コンデンサ４０の一方のサイドプレート
４３からタブ乃至は脚部６２における第一コンタクト６
６へ延在している。第二導電性経路を形成する銅からな
る第二接地面７１は、サイドプレート４４から、基板６
１に沿って、タブ乃至は脚部６４における第二コンタク
ト６７へ延在してる。コンタクトパッド７２ａ及び７２
ｂは、コンタクト６６．６７をそれぞれ受取る為にタブ
６２．６４の上方の電圧面７０及び接地面７１上にメツ
キした錫−鉛半田（Ｍｉｌ ５５１１０−ＤによるＧ
ｙｒｅｘリフロー）である、第５図に示した如（半田ペ
ースト４４ａ、４４ｂ （Ｍｉ ｌ ＱＱＳ−５７１
Ｅ）をイ吏用して、それぞれのコンデンサのサイドプレ
ートを矩形状の半田被覆した銅電圧及び接地面パッド７
２ｃ及び７２ｄにそれぞれ接続させるにれらの電圧面及
び接地面は、パッド７２ｃ及び７２ｄの間で銅の直交端
部から延在する銅のエツチング除去した区域７５によっ
て分離されている。半田マスク用マスク物質７３は、電
圧面及び接地面の外側端部上及びパッド７２ａ−ｄの周
りの区域に延在する。コンタクト６６．６７は、第６図
におけるプラグインコンタクトに対応しておりそれと同
一の構成である。クリアランス孔６８．６９が、それぞ
れ、他のタブ乃至は脚部６３．６５内に形成されている
０組立状態において、ＤＩＰ又はその他のＩＣ電力ピン
及び接地ピンがコンタクト６６．６７とそれぞれ電気的
接続すべく挿入されており、一方他の２つのＤＩＰピン
は電気的接続をすることなくクリアランス孔６８．６９
を介して単に自由に通過し、且つプリント回路基板内の
整合されたソケット内に挿入している。残りのＤＩＰピ
ンは、タブ６２．６５及びタブ６３．６４における孔間
において十位置５９によって表わした如く直線状に延在
している。これらのピンは、組立後にプリント回路基板
における他の整合したソケット内に着座される。
第１３図は、冗長なコンデンサを与える別の実施例を示
している。第１３図に示した装置を反時計方向に９０°
回転させると、基板８１の全体的にブロックし形状であ
り、従ってピン６及び７はブロックし形状の垂直脚部内
に垂直方向に配設され且つピン１及び２はピン６及び７
と平行で且つ基板の反対側においてブロックし形状の水
平基部乃至は脚部内に垂直方向に配設される。この組立
体は、角度を持った絶縁性基板８１上の整合させた平行
部分においてサイドプレートパッド８９ａ、８９ｂ、８
９ｃ、８９ｄ上にマウントした２対８２．８３、及び８
４．８５の電力・接地コンタクトを有している。クリア
ランス孔８６も設けられており、ＤＩＰ集積回路の差込
み動作を容易としている。各コンタクトは、個別的な金
属をメツキした導電性経路又はトレース８７によって又
は基板８１上の露出した銅のエツチングによって分離し
た部分によって２つのコンデンサ４０の一方の１つのサ
イドプレートへ接続されている１例えば、銅を被覆した
基板をエツチングして、残存する銅がコンタクト孔の周
りからその特定のコンデンサのサイドプレートと平行で
且つ並置された位置へ延在する長手のトレース８７を形
成することが可能である。矩形状のサイドプレートパッ
ド９０はトレース８７の内側端部上に設けられており、
且つそれぞれのコンデンササイドプレートがそれに対し
て半田接続されている。Ｄｙｎａｃｈｇｍ ＰＣ５０
１を使用する半田マスク９１は、基板及び銅トレース上
に使用して、コンタクトパッド８９及び半田プレートパ
ッド９０を形成する半田を受取る為の開口を与える０例
えばＮ。
している。第１３図に示した装置を反時計方向に９０°
回転させると、基板８１の全体的にブロックし形状であ
り、従ってピン６及び７はブロックし形状の垂直脚部内
に垂直方向に配設され且つピン１及び２はピン６及び７
と平行で且つ基板の反対側においてブロックし形状の水
平基部乃至は脚部内に垂直方向に配設される。この組立
体は、角度を持った絶縁性基板８１上の整合させた平行
部分においてサイドプレートパッド８９ａ、８９ｂ、８
９ｃ、８９ｄ上にマウントした２対８２．８３、及び８
４．８５の電力・接地コンタクトを有している。クリア
ランス孔８６も設けられており、ＤＩＰ集積回路の差込
み動作を容易としている。各コンタクトは、個別的な金
属をメツキした導電性経路又はトレース８７によって又
は基板８１上の露出した銅のエツチングによって分離し
た部分によって２つのコンデンサ４０の一方の１つのサ
イドプレートへ接続されている１例えば、銅を被覆した
基板をエツチングして、残存する銅がコンタクト孔の周
りからその特定のコンデンサのサイドプレートと平行で
且つ並置された位置へ延在する長手のトレース８７を形
成することが可能である。矩形状のサイドプレートパッ
ド９０はトレース８７の内側端部上に設けられており、
且つそれぞれのコンデンササイドプレートがそれに対し
て半田接続されている。Ｄｙｎａｃｈｇｍ ＰＣ５０
１を使用する半田マスク９１は、基板及び銅トレース上
に使用して、コンタクトパッド８９及び半田プレートパ
ッド９０を形成する半田を受取る為の開口を与える０例
えばＮ。
ＶＡＣＡＰ ＃１２１ＯＢ １０４ Ｍ５０ＯＮ
ＴＸクイブ等の２個の０．１０ｍｆ ±２０％ ５０
Ｖ、低プロファイル（０，０３５インチ高さ）コンデン
サを使用することが可能である。図示した如く、ＤＩＰ
集積回路のピンｌ及び７は、それぞれ、電力コンタクト
８４及び８２に接続されており、一方ピン２及び６は、
それぞれ、接地コンタクト８５及び８３へ接続されてい
る。クリアランス孔８６を自由に貫通するピン以外の残
りのＤＩＰピンは、＋マーク８８によって示した特別の
位置において基板を通過し且つ第１図に示した如くプリ
ント回路基板内の残りのソケット内に直接にパスする。
ＴＸクイブ等の２個の０．１０ｍｆ ±２０％ ５０
Ｖ、低プロファイル（０，０３５インチ高さ）コンデン
サを使用することが可能である。図示した如く、ＤＩＰ
集積回路のピンｌ及び７は、それぞれ、電力コンタクト
８４及び８２に接続されており、一方ピン２及び６は、
それぞれ、接地コンタクト８５及び８３へ接続されてい
る。クリアランス孔８６を自由に貫通するピン以外の残
りのＤＩＰピンは、＋マーク８８によって示した特別の
位置において基板を通過し且つ第１図に示した如くプリ
ント回路基板内の残りのソケット内に直接にパスする。
第１１図の実施例における如く、露出している銅及び基
板８１上に半田マスクを付与し、錫−鉛又はニッケルの
上に錫のメツキ（Ｇｙｒｅｘリフロー）を与えてパッド
８９及び９０を形成する。記号９０で示した配向ピン即
ちピンｌを基板上にエツチング形成して、補助基板８０
を、Ｉ）ＩＰとプリント回路基板及びその複数個の整合
されたソケットとの間で挟持された位置に適切に配向さ
せることが可能である。補助基板周辺部上の接続用リン
ク９１が、補助基板のマトリックスシートにおいて補助
基板間に延在することが可能であり、従って個々の完成
された補助基板はＰＣ基板上のＤＩＰと組付ける為に該
マトリックスから切断することが可能である。
板８１上に半田マスクを付与し、錫−鉛又はニッケルの
上に錫のメツキ（Ｇｙｒｅｘリフロー）を与えてパッド
８９及び９０を形成する。記号９０で示した配向ピン即
ちピンｌを基板上にエツチング形成して、補助基板８０
を、Ｉ）ＩＰとプリント回路基板及びその複数個の整合
されたソケットとの間で挟持された位置に適切に配向さ
せることが可能である。補助基板周辺部上の接続用リン
ク９１が、補助基板のマトリックスシートにおいて補助
基板間に延在することが可能であり、従って個々の完成
された補助基板はＰＣ基板上のＤＩＰと組付ける為に該
マトリックスから切断することが可能である。
本発明によれば、それぞれのパッケージ内の集積回路に
おけるノイズを減少するためにコンデンサの為だけに専
用な中間の空間を喪失することなしにＰＣ基板上に端部
同士を接触させて又は並置した関係でＩＣパッケージを
積層することが可能であることが理解される。
おけるノイズを減少するためにコンデンサの為だけに専
用な中間の空間を喪失することなしにＰＣ基板上に端部
同士を接触させて又は並置した関係でＩＣパッケージを
積層することが可能であることが理解される。
以上、本発明の具体的実施の対応について詳細に説明し
たが、本発明はこれら具体例により限定されるべきもの
ではなく、本発明の技術的範囲を逸脱することなしに種
々の変形が可能であることはもちろんである。
たが、本発明はこれら具体例により限定されるべきもの
ではなく、本発明の技術的範囲を逸脱することなしに種
々の変形が可能であることはもちろんである。
第１図はＤＩＰ集積回路パッケージを受ける為の位置に
プリント回路基板上にマウントした本発明の補助コンデ
ンサ基鈑を示した概略斜視図、第２図は電力接続及び接
地接続を有する集積回路チップ及びコンデンサを示した
概略図、第３図は製造の中間段階における補助基板を示
した概略平面図、第４図は完成した補助コンデンサ基板
を示した概略平面図、第５図は第４図の５−５線に沿っ
て取った補助コンデンサ基板上にマウントしたコンデン
サを示した概略断面図、第６図は第４図の６−６線に沿
って取ったプリント回路基板上の上側挿入用に適した補
助コンデンサ基板の一実施例を示した概略側面図、第７
図は、プリント回路基板の下側上に挿入するのに適した
補助コンデンサ基板の第二実施例を示した概略側面図、
第８図は補助コンデンサ基板に使用するのに適した中空
挿入可能コンタクトを示した概略側面図、第９図は第８
図の中空挿入可能コンタクトの開放端を示した概略端面
図、第１０図は製造の中間段階にお′ける補助基板の別
の実施例を示した概略平面図、第１１図は、本発明の更
に別の実施例を示した一部破断概略平面図、第１２図は
第１１図のＡ−Ａ線に沿って取った一部概略断面図、第
１３図は冗長なデカップリング組立体を示した本発明の
更に別の実施例を示した概略平面図、である。 （符号の説明） ｌＯ二組立体装置 １１：ＤＩＰ集積回路パッケージ １２：Ｐｃ基板 １４．１５：リード １６．１７：ソケット ２０、補助コンデンサ基板 ２１：集積回路チップ ２２：電圧源 ２３：接地 ２４：コンデンサ ３０：基板 ３１．３２・タブ
プリント回路基板上にマウントした本発明の補助コンデ
ンサ基鈑を示した概略斜視図、第２図は電力接続及び接
地接続を有する集積回路チップ及びコンデンサを示した
概略図、第３図は製造の中間段階における補助基板を示
した概略平面図、第４図は完成した補助コンデンサ基板
を示した概略平面図、第５図は第４図の５−５線に沿っ
て取った補助コンデンサ基板上にマウントしたコンデン
サを示した概略断面図、第６図は第４図の６−６線に沿
って取ったプリント回路基板上の上側挿入用に適した補
助コンデンサ基板の一実施例を示した概略側面図、第７
図は、プリント回路基板の下側上に挿入するのに適した
補助コンデンサ基板の第二実施例を示した概略側面図、
第８図は補助コンデンサ基板に使用するのに適した中空
挿入可能コンタクトを示した概略側面図、第９図は第８
図の中空挿入可能コンタクトの開放端を示した概略端面
図、第１０図は製造の中間段階にお′ける補助基板の別
の実施例を示した概略平面図、第１１図は、本発明の更
に別の実施例を示した一部破断概略平面図、第１２図は
第１１図のＡ−Ａ線に沿って取った一部概略断面図、第
１３図は冗長なデカップリング組立体を示した本発明の
更に別の実施例を示した概略平面図、である。 （符号の説明） ｌＯ二組立体装置 １１：ＤＩＰ集積回路パッケージ １２：Ｐｃ基板 １４．１５：リード １６．１７：ソケット ２０、補助コンデンサ基板 ２１：集積回路チップ ２２：電圧源 ２３：接地 ２４：コンデンサ ３０：基板 ３１．３２・タブ
Claims (6)
- １．少なくとも１個の専用電力ソケットと少なくとも１
個の専用接地ソケットとを具備する一連のソケット及び
表面装着可能なデカップリングコンデンサ組立体とを有
するプリント回路基板において、前記組立体が、絶縁性
基板と、各コンタクト対が前記プリント回路基板の電力
供給ソケットと接地ソケットとの間の距離を表わす距離
互いに離隔されており前記基板へ接続されると共にそれ
を介して延在する少なくとも一対の挿入可能中空コンタ
クトと、各々が内部の積層された櫛型プレート及び前記
積層されたプレートの交互のものに接続する対向した導
電性サイドプレートとを具備しており前記基板上に装着
された少なくとも１個のデカップリングコンデンサと、
前記対向した導電性サイドプレートの各々から前記少な
くとも一対のコンタクトの各々の前記挿入可能な中空コ
ンタクトの１つへ延在する前記基板の１表面上に設けら
れた導電性経路と、前記経路を前記導電性サイドプレー
トへ接続する手段とを有しており、前記組立体が前記プ
リント回路基板上又は前記プリント回路基板のウェーブ
半田付け可能表面上に位置されたマルチリードピン集積
回路パッケージ下側の前記プリント回路基板内に挿入可
能であり、前記集積回路パッケージの１つ又はそれ以上
の電力リードピン及び１つ又はそれ以上の接地リードピ
ンのみが前記コンタクトのそれぞれのものと電気的接触
状態となり、前記プリント回路基板の前記少なくとも１
個の電力供給ソケット及び前記少なくとも１個の接地ソ
ケットのそれぞれのものと相互接続し、前記リードピン
の残りのものは前記導電性経路と電気的接続することな
しに前記プリント回路基板の前記一連のソケットの残り
のものの中に挿入されることを特徴とするプリント回路
基板。 - ２．特許請求の範囲第１項において、前記少なくとも一
対のコンタクトが単一対のコンタクトであり、且つ前記
少なくとも１個のデカップリングコンデンサが単一のデ
カップリングコンデンサであり、且つ前記基板が前記コ
ンタクト対から離隔された少なくとも一対のクリアラン
ス孔を有しており、その孔を介して、前記リードピンの
前記残存するものの少なくとも一対が電気的接触するこ
となしに通過することを特徴とするプリント回路基板。 - ３．特許請求の範囲第２項において、前記基板がＨ形状
であり前記コンデンサが前記Ｈ形状の断面部分上に装着
され、前記コンタクトが前記Ｈ形状の対向する脚部の上
部及び下部脚部分上に装着されており、且つ前記クリア
ランス孔が前記コンタクトに対向する前記Ｈ形状の下部
及び上部脚部分内に設けられていることを特徴とするプ
リント回路基板。 - ４．特許請求の範囲第１項において、前記基板へ接続さ
れ、且つそれを介して延在する少なくとも２対の挿入可
能な中空コンタクトを有しており、各コンタクト対は、
前記経路の個別的なものによって少なくとも２個のデカ
ップリングコンデンサのそれぞれの対向するサイドプレ
ートへ接続されており、前記少なくとも２対のコンタク
トの各コンタクト対は前記集積回路パッケージの電力リ
ード及び接地リードへ電気的に接続可能であり、且つ前
記リードピンの前記残存するものは前記プリント回路基
板の前記ソケットの残存するものの中に挿入することの
可能な前記集積回路パッケージからの非電力、非接地入
力／出力ピンを表していることを特徴とするプリント回
路基板。 - ５．特許請求の範囲第４項において、前記コンデンサ対
の前記少なくとも１個の１つが冗長であり、各コンデン
サは前記経路によって前記各コンタクト対の１つの各コ
ンタクトへ接続されていることを特徴とするプリント回
路基板。 - ６．特許請求の範囲第４項において、前記基板がブロッ
クＬ形状を有しており、前記コンタクト対の第一のもの
は前記Ｌ形状の垂直余白部分に沿って延在しており且つ
第１電力リード及び第１接地リードを受取っており、且
つ前記コンタクト対の第２のものは前記コンタクト対の
前記第１のものに対して前記基板の反対側において且つ
それに対して平行な前記Ｌ形状の水平基部の垂直部分に
沿って垂直に延在しており、前記コンタクト対の前記第
２のものは、それぞれ、前記集積回路パッケージの第２
電力リード及び第２接地リードを受取っていることを特
徴とするプリント回路基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/258,242 US4882656A (en) | 1986-12-12 | 1988-10-14 | Surface mounted decoupling capacitor |
| US258,242 | 1988-10-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02198192A true JPH02198192A (ja) | 1990-08-06 |
Family
ID=22979702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1265315A Pending JPH02198192A (ja) | 1988-10-14 | 1989-10-13 | 表面装着型デカップリングコンデンサ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4882656A (ja) |
| EP (1) | EP0364056A3 (ja) |
| JP (1) | JPH02198192A (ja) |
| CA (1) | CA2000702A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5010447A (en) * | 1988-12-28 | 1991-04-23 | Texas Instruments Incorporated | Divided capacitor mounting pads |
| DE4002901A1 (de) * | 1989-04-01 | 1991-08-08 | Manfred Haller | Schaltungsplatine fuer die optimale entkopplung von schaltungen mit digitalen ic's |
| JPH03156905A (ja) * | 1989-11-14 | 1991-07-04 | Mitsubishi Electric Corp | 積層形コンデンサを用いた電子部品 |
| US5068631A (en) * | 1990-08-09 | 1991-11-26 | At&T Bell Laboratories | Sub power plane to provide EMC filtering for VLSI devices |
| US5309324A (en) * | 1991-11-26 | 1994-05-03 | Herandez Jorge M | Device for interconnecting integrated circuit packages to circuit boards |
| JP2678958B2 (ja) * | 1992-03-02 | 1997-11-19 | カシオ計算機株式会社 | フィルム配線基板およびその製造方法 |
| TW381328B (en) * | 1994-03-07 | 2000-02-01 | Ibm | Dual substrate package assembly for being electrically coupled to a conducting member |
| JP3231225B2 (ja) * | 1995-09-18 | 2001-11-19 | アルプス電気株式会社 | プリント配線基板 |
| US5731960A (en) * | 1996-09-19 | 1998-03-24 | Bay Networks, Inc. | Low inductance decoupling capacitor arrangement |
| US5982635A (en) * | 1996-10-23 | 1999-11-09 | Concept Manufacturing, Incorporated | Signal adaptor board for a pin grid array |
| DE19740542C1 (de) * | 1997-09-15 | 1998-12-17 | Siemens Nixdorf Inf Syst | Dämpfungseinrichtung für Leistungsdioden |
| US5963416A (en) * | 1997-10-07 | 1999-10-05 | Taiyo Yuden Co., Ltd. | Electronic device with outer electrodes and a circuit module having the electronic device |
| US6222260B1 (en) | 1998-05-07 | 2001-04-24 | Vlsi Technology, Inc. | Integrated circuit device with integral decoupling capacitor |
| US6900991B2 (en) * | 2001-12-03 | 2005-05-31 | Intel Corporation | Electronic assembly with sandwiched capacitors and methods of manufacture |
| US7312402B2 (en) * | 2002-10-11 | 2007-12-25 | International Business Machines Corporation | Method and apparatus for providing improved loop inductance of decoupling capacitors |
| US6992374B1 (en) * | 2004-06-14 | 2006-01-31 | Cisco Technology, Inc. | Techniques for manufacturing a circuit board with an improved layout for decoupling capacitors |
| US7746660B1 (en) * | 2006-10-10 | 2010-06-29 | Xilinx, Inc. | Reduced mounting inductance and increased self-resonant frequency range |
| US20090073664A1 (en) * | 2007-09-18 | 2009-03-19 | Research In Motion Limited | Decoupling capacitor assembly, integrated circuit/decoupling capacitor assembly and method for fabricating same |
| US8633398B2 (en) * | 2011-10-25 | 2014-01-21 | Hewlett-Packard Development Company, L.P. | Circuit board contact pads |
| US9258895B1 (en) * | 2014-12-11 | 2016-02-09 | John O. Tate | Electronic device socket with an integrated decoupling capacitor and heat sink |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US31929A (en) * | 1861-04-02 | Manufacture of boots and shoes | ||
| US4502101A (en) * | 1982-07-30 | 1985-02-26 | Rogers Corporation | Decoupled integrated circuit package |
| US4519658A (en) * | 1983-01-24 | 1985-05-28 | Thomas & Betts Corporation | Electronic package assembly and accessory component therefor |
| GB2176654B (en) * | 1985-06-11 | 1988-08-10 | Avx Corp | Method for optimising the decoupling of integrated circuit devices |
| US4734819A (en) * | 1985-12-20 | 1988-03-29 | Rogers Corporation | Decoupling capacitor for surface mounted leadless chip carrier, surface mounted leaded chip carrier and pin grid array package |
| US4779164A (en) * | 1986-12-12 | 1988-10-18 | Menzies Jr L William | Surface mounted decoupling capacitor |
-
1988
- 1988-10-14 US US07/258,242 patent/US4882656A/en not_active Expired - Fee Related
-
1989
- 1989-10-13 JP JP1265315A patent/JPH02198192A/ja active Pending
- 1989-10-13 CA CA002000702A patent/CA2000702A1/en not_active Abandoned
- 1989-10-13 EP EP19890202587 patent/EP0364056A3/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| EP0364056A3 (en) | 1991-04-17 |
| EP0364056A2 (en) | 1990-04-18 |
| US4882656A (en) | 1989-11-21 |
| CA2000702A1 (en) | 1990-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02198192A (ja) | 表面装着型デカップリングコンデンサ | |
| JPH0412714Y2 (ja) | ||
| JPS594873B2 (ja) | 印刷配線板 | |
| US4779164A (en) | Surface mounted decoupling capacitor | |
| CA1263460A (en) | Electronic package assembly and accessory component therefor | |
| US4791722A (en) | Method of designing and manufacturing circuits using universal circuit board | |
| JP2004079776A (ja) | プリント配線板の実装方法 | |
| US6657133B1 (en) | Ball grid array chip capacitor structure | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| JPH0661609A (ja) | 回路基板 | |
| US8094460B2 (en) | Orientation-tolerant land pattern and method of manufacturing the same | |
| JPH0766543A (ja) | プリント基板 | |
| WO2008117213A2 (en) | An assembly of at least two printed circuit boards and a method of assembling at least two printed circuit boards | |
| JPH0742162U (ja) | ハイブリッドｉｃの構造 | |
| JPS631093A (ja) | 電子部品搭載用基板装置 | |
| JPH0744042Y2 (ja) | シングルインライン型混成集積回路装置 | |
| JPH0439668Y2 (ja) | ||
| JPH01120781A (ja) | 多層配線基板モジュール | |
| KR200210469Y1 (ko) | 인쇄회로기판의 표면실장용 리드단자 | |
| JPH0510388Y2 (ja) | ||
| US20060213058A1 (en) | Circuit board for surface-mount device to be mounted thereon | |
| JP3208606B2 (ja) | ハイブリッドｉｃ基板の実装構造 | |
| JP2000164461A (ja) | チップ部品 | |
| JPH01217869A (ja) | 混成集積回路装置 | |
| JP3038144B2 (ja) | 回路基板 |