JPH0661609A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPH0661609A JPH0661609A JP24549392A JP24549392A JPH0661609A JP H0661609 A JPH0661609 A JP H0661609A JP 24549392 A JP24549392 A JP 24549392A JP 24549392 A JP24549392 A JP 24549392A JP H0661609 A JPH0661609 A JP H0661609A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- circuit board
- electronic component
- land
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 回路基板表面の電子部品の実装密度を高く
し、電子機器の大幅な小型化を図る。 【構成】 絶縁性の基板４ａに複数のスルーホール７が
形成され、スルーホール７上に、表面実装型電子部品１
４が載置されている。ランド１２ａは、スルーホール７
に直接接続され、表面実装型電子部品１４の各電極部１
４ａが、各々一対のスルーホール７上でランド１２ａに
ハンダ付けされている。
し、電子機器の大幅な小型化を図る。 【構成】 絶縁性の基板４ａに複数のスルーホール７が
形成され、スルーホール７上に、表面実装型電子部品１
４が載置されている。ランド１２ａは、スルーホール７
に直接接続され、表面実装型電子部品１４の各電極部１
４ａが、各々一対のスルーホール７上でランド１２ａに
ハンダ付けされている。
Description
【０００１】
【産業上の利用分野】この発明は、回路パターンやスル
ーホールが形成された基板に種々の電子部品が取り付け
られた回路基板に関する。
ーホールが形成された基板に種々の電子部品が取り付け
られた回路基板に関する。
【０００２】
【従来の技術】従来、回路基板基板には、印刷やエッチ
ング等により回路パターンが形成され、その回路パター
ンの端部のランドに各種電子部品がハンダ付けされ、さ
らに上記ランド及び電子部品とは別に、所定の位置に形
成されたスルーホールにより、回路基板表裏面の回路パ
ターンの電気的接続を図っていた。
ング等により回路パターンが形成され、その回路パター
ンの端部のランドに各種電子部品がハンダ付けされ、さ
らに上記ランド及び電子部品とは別に、所定の位置に形
成されたスルーホールにより、回路基板表裏面の回路パ
ターンの電気的接続を図っていた。
【０００３】
【発明が解決しようとする課題】上記従来の技術の場
合、上記スルーホールやランド部分及び電子部品の取り
付けスペースが各々必要となり基板の小型化の妨げにな
っっていた。特に近年の電子機器の小型軽量化の要請に
ともない、回路基板のスペースも限られたものとなり、
高い信頼性を維持しつつ高密度実装を行うためには、電
子部品の小型化のみでは対応しきれないと言う問題もあ
った。
合、上記スルーホールやランド部分及び電子部品の取り
付けスペースが各々必要となり基板の小型化の妨げにな
っっていた。特に近年の電子機器の小型軽量化の要請に
ともない、回路基板のスペースも限られたものとなり、
高い信頼性を維持しつつ高密度実装を行うためには、電
子部品の小型化のみでは対応しきれないと言う問題もあ
った。
【０００４】この発明は、上記従来の技術の問題点に鑑
みて成されたもので、回路基板表面の電子部品の実装密
度が高く、電子機器の大幅な小型化を図ることが出来る
回路基板を提供することを目的とする。
みて成されたもので、回路基板表面の電子部品の実装密
度が高く、電子機器の大幅な小型化を図ることが出来る
回路基板を提供することを目的とする。
【０００５】
【課題を解決するための手段】この発明は、絶縁性の基
板に複数のスルーホールが形成され、このスルーホール
の上部に電子部品が載置され、この電子部品の端子又は
電極部が上記スルーホール又はその近傍のランドにハン
ダ付けされている回路基板である。
板に複数のスルーホールが形成され、このスルーホール
の上部に電子部品が載置され、この電子部品の端子又は
電極部が上記スルーホール又はその近傍のランドにハン
ダ付けされている回路基板である。
【０００６】またこの発明は、一対のスルーホール上に
表面実装型の電子部品が載置され、この電子部品の各電
極部が各々一対のスルーホール上でハンダ付けされてい
る回路基板である。
表面実装型の電子部品が載置され、この電子部品の各電
極部が各々一対のスルーホール上でハンダ付けされてい
る回路基板である。
【０００７】またこの発明は、一個の透孔に互いに絶縁
された複数の導電部が形成されたスルーホールを設け、
このスルーホールの上部に電子部品を載置し、上記スル
ーホール上で各スルーホールに接続したランドに上記電
子部品の端子又は電極部がハンダ付けされている回路基
板である。
された複数の導電部が形成されたスルーホールを設け、
このスルーホールの上部に電子部品を載置し、上記スル
ーホール上で各スルーホールに接続したランドに上記電
子部品の端子又は電極部がハンダ付けされている回路基
板である。
【０００８】
【作用】この発明の回路基板は、スルーホール上に電子
部品を載置し、スルーホールを形成するスペースを有効
に利用することができ、回路基板の実装密度を大きく向
上させることができるものである。
部品を載置し、スルーホールを形成するスペースを有効
に利用することができ、回路基板の実装密度を大きく向
上させることができるものである。
【０００９】
【実施例】以下この発明の実施例について図面に基づい
て説明する。図１はこの発明の第一実施例を示すもの
で、絶縁性の基板４ａに形成された透孔に導電製樹脂塗
料２を塗布して、複数のスルーホール７を形成したもの
である。一対のスルーホール７の上部には、表面実装型
のチップ抵抗等の電子部品１４が載置されている。ま
た、この実施例の回路基板４には、銅箔による回路パタ
ーン１２が形成され、その表面にはレジスト１３が被覆
してあり、小型電子部品１４が接着剤２０により、仮固
定されて設けられている。そして、小型電子部品１４の
電極部１４ａは、回路パターン１２のランド１２ａとハ
ンダ１５によってハンダ付けされ、スルーホール７と電
気的に接続されている。また、回路基板の裏面には、レ
ジスト１３が塗布され、その上に印刷抵抗体１６が形成
され、印刷抵抗体１６とスルーホール７とが銀塗料等の
導電性樹脂塗料による導体パターン１７によって接続さ
れている。
て説明する。図１はこの発明の第一実施例を示すもの
で、絶縁性の基板４ａに形成された透孔に導電製樹脂塗
料２を塗布して、複数のスルーホール７を形成したもの
である。一対のスルーホール７の上部には、表面実装型
のチップ抵抗等の電子部品１４が載置されている。ま
た、この実施例の回路基板４には、銅箔による回路パタ
ーン１２が形成され、その表面にはレジスト１３が被覆
してあり、小型電子部品１４が接着剤２０により、仮固
定されて設けられている。そして、小型電子部品１４の
電極部１４ａは、回路パターン１２のランド１２ａとハ
ンダ１５によってハンダ付けされ、スルーホール７と電
気的に接続されている。また、回路基板の裏面には、レ
ジスト１３が塗布され、その上に印刷抵抗体１６が形成
され、印刷抵抗体１６とスルーホール７とが銀塗料等の
導電性樹脂塗料による導体パターン１７によって接続さ
れている。
【００１０】このように、スルーホール７の上部に電子
部品１４を載置することにより、回路基板４の実装密度
を大きく上げることが出来る。また、スルーホールのラ
ンドを小さくすることによって、スルーホール同士のピ
ッチをチップ抵抗等の大きさに合わせることができ、し
かもスルーホール上に電極部１４ａを載置するので、ラ
ンド１２ａも小さいものにすることが出来、電子部品の
ハンダ付けもスルーホールの上部で容易に可能になり、
回路基板の高密度実装化に大きく寄与することができ
る。
部品１４を載置することにより、回路基板４の実装密度
を大きく上げることが出来る。また、スルーホールのラ
ンドを小さくすることによって、スルーホール同士のピ
ッチをチップ抵抗等の大きさに合わせることができ、し
かもスルーホール上に電極部１４ａを載置するので、ラ
ンド１２ａも小さいものにすることが出来、電子部品の
ハンダ付けもスルーホールの上部で容易に可能になり、
回路基板の高密度実装化に大きく寄与することができ
る。
【００１１】次にこの発明の第二実施例ついて図２を基
にして説明する。ここで上述の実施例と同様の部材は、
同一の符号を付し説明を省略する。この実施例の回路基
板は、デュアルイン型の電子部品１８の端子１９のピッ
チに合せて回路パターン１２及びスルーホール７を形成
し、電子部品１８をスルーホール７の上部に載置したも
のである。端子１９は、回路パターン１２のランド１２
ａにハンダ付けされ、スルーホール７と接続されてい
る。ここで、スルーホール７及び回路パターン１２は端
子１９にそって基板４上に並列に複数並設されており、
電子部品１８の下側にはレジスト１３が設けられ、さら
に接着剤２０により仮固定されている。また、スルーホ
ール７は、回路基板４の裏面で銀塗料等の導体パターン
１７に接続され、レジスト１３により被覆されている。
にして説明する。ここで上述の実施例と同様の部材は、
同一の符号を付し説明を省略する。この実施例の回路基
板は、デュアルイン型の電子部品１８の端子１９のピッ
チに合せて回路パターン１２及びスルーホール７を形成
し、電子部品１８をスルーホール７の上部に載置したも
のである。端子１９は、回路パターン１２のランド１２
ａにハンダ付けされ、スルーホール７と接続されてい
る。ここで、スルーホール７及び回路パターン１２は端
子１９にそって基板４上に並列に複数並設されており、
電子部品１８の下側にはレジスト１３が設けられ、さら
に接着剤２０により仮固定されている。また、スルーホ
ール７は、回路基板４の裏面で銀塗料等の導体パターン
１７に接続され、レジスト１３により被覆されている。
【００１２】この実施例によっても、上記と同様の効果
が得られ、デュアルイン型の電子部品１８を設けた回路
基板の実装密度を大きく向上させることが出来る。
が得られ、デュアルイン型の電子部品１８を設けた回路
基板の実装密度を大きく向上させることが出来る。
【００１３】次にこの発明の第三実施例ついて図３，図
４を基にして説明する。ここで上述の実施例と同様の部
材は、同一の符号を付し説明を省略する。この実施例の
回路基板は、回路基板４に設けられた長方形の透孔４ｂ
に、ピン１等により導電性樹脂塗料等による複数の導通
部２２を、独立に形成したスルーホールである。各導通
部２２は、回路パターン１２に接続し、各々対向して形
成され、さらに、各導通部２２は、スルーホールの形成
と同様の方法で、ピン２１によりレジスト１３が塗布さ
れ絶縁が図られている。そしてこのスルーホールの導通
部２２及び回路基板のランド１２ａは、デュアルイン型
の端子配列のＩＣ２３の各端子２４に対応するピッチで
形成されている。従って、この透孔４ｂのスルーホール
上にＩＣ２３を位置させ、各端子２４とランド１２ａと
をはんだ２５により接続してＩＣ２３を回路基板上に設
けることができる。ここでＩＣ２３と導通部２２との間
にはレジスト１３が設けられ絶縁されている。また銅箔
等導電体上に設けられたハンダ付け部分以外の部分に
は、通常レジスト（ソルダーレジスト）が塗布されてい
る。
４を基にして説明する。ここで上述の実施例と同様の部
材は、同一の符号を付し説明を省略する。この実施例の
回路基板は、回路基板４に設けられた長方形の透孔４ｂ
に、ピン１等により導電性樹脂塗料等による複数の導通
部２２を、独立に形成したスルーホールである。各導通
部２２は、回路パターン１２に接続し、各々対向して形
成され、さらに、各導通部２２は、スルーホールの形成
と同様の方法で、ピン２１によりレジスト１３が塗布さ
れ絶縁が図られている。そしてこのスルーホールの導通
部２２及び回路基板のランド１２ａは、デュアルイン型
の端子配列のＩＣ２３の各端子２４に対応するピッチで
形成されている。従って、この透孔４ｂのスルーホール
上にＩＣ２３を位置させ、各端子２４とランド１２ａと
をはんだ２５により接続してＩＣ２３を回路基板上に設
けることができる。ここでＩＣ２３と導通部２２との間
にはレジスト１３が設けられ絶縁されている。また銅箔
等導電体上に設けられたハンダ付け部分以外の部分に
は、通常レジスト（ソルダーレジスト）が塗布されてい
る。
【００１４】これによって、スルーホールの形成が容易
であり、回路基板上においてＩＣの載置スペースとスル
ーホールを形成するスペースを兼用することができ、上
記と同様に実装密度の向上に寄与することができる。
であり、回路基板上においてＩＣの載置スペースとスル
ーホールを形成するスペースを兼用することができ、上
記と同様に実装密度の向上に寄与することができる。
【００１５】次にこの発明の第四実施例ついて図５，図
６を基にして説明する。ここで上述の実施例と同様の部
材は、同一の符号を付し説明を省略する。この実施例の
回路基板は、回路基板４の三角形の透孔４ｃにスルーホ
ールを形成したもので、この三角形の頂部および底部に
導通部２６が形成され、ダイオード等のの電子部品２７
がレジスト１３をはさんでスルーホール上に設けられて
いる。電子部品２７回路基板表面には、ハンダ２８のハ
ンダ付けに必要なランド１２ａを除いてソルダーレジス
トが塗布されている。この場合、ダイオードやコンデン
サーのように極性が問題となる電子部品を取り付ける
際、透孔の形状をランド間で非対称にしておくことによ
り、取付方向を知ることができ、取付ミスをなくすこと
ができる。また、透孔の形状は適宜選択し得るものであ
り、電気素子及び回路パターンなどに合わせて長円や、
楕円、多角形等種々の形にすることができることは言う
までもない。
６を基にして説明する。ここで上述の実施例と同様の部
材は、同一の符号を付し説明を省略する。この実施例の
回路基板は、回路基板４の三角形の透孔４ｃにスルーホ
ールを形成したもので、この三角形の頂部および底部に
導通部２６が形成され、ダイオード等のの電子部品２７
がレジスト１３をはさんでスルーホール上に設けられて
いる。電子部品２７回路基板表面には、ハンダ２８のハ
ンダ付けに必要なランド１２ａを除いてソルダーレジス
トが塗布されている。この場合、ダイオードやコンデン
サーのように極性が問題となる電子部品を取り付ける
際、透孔の形状をランド間で非対称にしておくことによ
り、取付方向を知ることができ、取付ミスをなくすこと
ができる。また、透孔の形状は適宜選択し得るものであ
り、電気素子及び回路パターンなどに合わせて長円や、
楕円、多角形等種々の形にすることができることは言う
までもない。
【００１６】なお、この発明のスルーホールの形状及び
種類は適宜設定できるものであり、スルーホールを形成
する導体も、銀塗料の他、銅等の導体を混入したもの等
適宜選択できるものである。また、スルーホール内部に
レジストを塗布することも適宜選択可能である。
種類は適宜設定できるものであり、スルーホールを形成
する導体も、銀塗料の他、銅等の導体を混入したもの等
適宜選択できるものである。また、スルーホール内部に
レジストを塗布することも適宜選択可能である。
【００１７】
【発明の効果】この発明による回路基板は、スルーホー
ル上に電子部品を載置しているので、基板表面のスペー
スを有効に使用することが出来、回路基板の実装密度を
大きく向上させることが出来る。さらに、ランドを小さ
くすることができ、電子部品をスルーホール上ででラン
ドにハンダ付けすることが出来、回路基板の実装密度を
より高くすることができる。
ル上に電子部品を載置しているので、基板表面のスペー
スを有効に使用することが出来、回路基板の実装密度を
大きく向上させることが出来る。さらに、ランドを小さ
くすることができ、電子部品をスルーホール上ででラン
ドにハンダ付けすることが出来、回路基板の実装密度を
より高くすることができる。
【図１】この発明の第一実施例の回路基板の縦断面図で
ある。
ある。
【図２】この発明の第二実施例の回路基板の縦断面図で
ある。
ある。
【図３】この発明の第三実施例の回路基板の平面図であ
る。
る。
【図４】図３のＸ−Ｘ線断面図である。
【図５】この発明の第四実施例の回路基板の平面図であ
る。
る。
【図６】図５のＹ−Ｙ線断面図である。
４ 回路基板 ７ スルーホール １２ 回路パターン １２ａ ランド １４ 電子部品 １４ａ 電極部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小原 陽三 富山県上新川郡大沢野町下大久保3158番地 北陸電気工業株式会社内
Claims (4)
- 【請求項１】 絶縁性の基板に形成された回路パターン
と、この回路パターンの端部に設けられたハンダ付け用
のランドと、上記基板に形成され上記回路パターンに接
続した複数のスルーホールと、このスルーホールを覆う
ようにその上部に載置された電子部品とを備え、この電
子部品の端子又は電極部が上記スルーホール又はその近
傍のランドにハンダ付けされていることを特徴とする回
路基板。 - 【請求項２】 上記ランドは上記スルーホールに直接接
続され、上記電子部品の端子又は電極部が上記スルーホ
ール上で上記ランドにハンダ付けされていることを特徴
とする請求項１記載の回路基板。 - 【請求項３】 絶縁性の基板に形成された回路パターン
と、この回路パターンの端部に設けられたハンダ付け用
のランドと、上記基板に形成され上記回路パターンに接
続した複数のスルーホールと、このスルーホール上に載
置された表面実装型電子部品とを備え、上記ランドは上
記スルーホールに直接接続され、上記表面実装型電子部
品の各電極部が各々一対の上記スルーホール上で上記ラ
ンドにハンダ付けされていることを特徴とする回路基
板。 - 【請求項４】 絶縁性の基板に形成された回路パターン
と、この回路パターンの端部に設けられたハンダ付け用
のランドと、上記基板に形成された一個の透孔に互いに
絶縁されて複数の導電部が形成され上記回路パターンに
接続して成るスルーホールと、このスルーホールの上部
に載置された電子部品とを備え、上記スルーホール上で
各スルーホールに接続したランドに上記電子部品の端子
又は電極部がハンダ付けされていることを特徴とする回
路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4245493A JP2789406B2 (ja) | 1992-08-21 | 1992-08-21 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4245493A JP2789406B2 (ja) | 1992-08-21 | 1992-08-21 | 回路基板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8298256A Division JP2960690B2 (ja) | 1996-10-21 | 1996-10-21 | 回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0661609A true JPH0661609A (ja) | 1994-03-04 |
| JP2789406B2 JP2789406B2 (ja) | 1998-08-20 |
Family
ID=17134488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4245493A Expired - Fee Related JP2789406B2 (ja) | 1992-08-21 | 1992-08-21 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2789406B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5684677A (en) * | 1993-06-24 | 1997-11-04 | Kabushiki Kaisha Toshiba | Electronic circuit device |
| US6384344B1 (en) | 1995-06-19 | 2002-05-07 | Ibiden Co., Ltd | Circuit board for mounting electronic parts |
| US7036217B2 (en) * | 2001-06-22 | 2006-05-02 | Intel Corporation | Methods of manufacturing via intersect pad for electronic components |
| USRE44251E1 (en) | 1996-09-12 | 2013-06-04 | Ibiden Co., Ltd. | Circuit board for mounting electronic parts |
| WO2015051574A1 (en) | 2013-10-11 | 2015-04-16 | Mediatek Inc. | Semiconductor package |
| US10163767B2 (en) | 2013-10-11 | 2018-12-25 | Mediatek Inc. | Semiconductor package |
| WO2023273808A1 (zh) * | 2021-06-29 | 2023-01-05 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60167181A (ja) * | 1984-02-10 | 1985-08-30 | Matsushita Electric Ind Co Ltd | テ−プカセツト |
| JPS60175480A (ja) * | 1984-02-20 | 1985-09-09 | 松下電器産業株式会社 | プリント基板への部品取付装置 |
-
1992
- 1992-08-21 JP JP4245493A patent/JP2789406B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60167181A (ja) * | 1984-02-10 | 1985-08-30 | Matsushita Electric Ind Co Ltd | テ−プカセツト |
| JPS60175480A (ja) * | 1984-02-20 | 1985-09-09 | 松下電器産業株式会社 | プリント基板への部品取付装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5684677A (en) * | 1993-06-24 | 1997-11-04 | Kabushiki Kaisha Toshiba | Electronic circuit device |
| US6384344B1 (en) | 1995-06-19 | 2002-05-07 | Ibiden Co., Ltd | Circuit board for mounting electronic parts |
| USRE44251E1 (en) | 1996-09-12 | 2013-06-04 | Ibiden Co., Ltd. | Circuit board for mounting electronic parts |
| US7036217B2 (en) * | 2001-06-22 | 2006-05-02 | Intel Corporation | Methods of manufacturing via intersect pad for electronic components |
| WO2015051574A1 (en) | 2013-10-11 | 2015-04-16 | Mediatek Inc. | Semiconductor package |
| EP3055880A1 (en) * | 2013-10-11 | 2016-08-17 | MediaTek Inc. | Semiconductor package |
| EP3055880A4 (en) * | 2013-10-11 | 2017-11-08 | MediaTek Inc. | Semiconductor package |
| US10163767B2 (en) | 2013-10-11 | 2018-12-25 | Mediatek Inc. | Semiconductor package |
| WO2023273808A1 (zh) * | 2021-06-29 | 2023-01-05 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2789406B2 (ja) | 1998-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4288840A (en) | Printed circuit board | |
| JPH0661609A (ja) | 回路基板 | |
| US5083237A (en) | Electronic parts and electronic device incorporating the same | |
| JP3022853B2 (ja) | 回路基板 | |
| JP2960690B2 (ja) | 回路基板 | |
| JP3038144B2 (ja) | 回路基板 | |
| JP2001156416A (ja) | フレキシブル配線基板の接続構造 | |
| JP2000124576A (ja) | 回路基板 | |
| JPH05102621A (ja) | 導電パターン | |
| JPH0338001A (ja) | セラミックチップ部品 | |
| JPH07142821A (ja) | プリント配線板 | |
| JPH02159791A (ja) | 電子部品の面実装方法 | |
| JP2594365B2 (ja) | 配線基板及び配線基板の接続方法 | |
| JPH01102990A (ja) | 小形電子部品実装回路 | |
| JP2743524B2 (ja) | 混成集積回路装置 | |
| JPS62132396A (ja) | チツプ部品の実装方法 | |
| JPH0528917B2 (ja) | ||
| JPH0125491Y2 (ja) | ||
| JPH04245465A (ja) | 電気部品及びその半田付け方法 | |
| JPH08130361A (ja) | プリント配線基板 | |
| JP2002158427A (ja) | プリント配線基板、部品実装基板および電子機器 | |
| JPH041744Y2 (ja) | ||
| JPH0553318B2 (ja) | ||
| JPH0230843Y2 (ja) | ||
| JPS62208691A (ja) | 両面実装型混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |