JP2789406B2 - 回路基板 - Google Patents
回路基板Info
- Publication number
- JP2789406B2 JP2789406B2 JP4245493A JP24549392A JP2789406B2 JP 2789406 B2 JP2789406 B2 JP 2789406B2 JP 4245493 A JP4245493 A JP 4245493A JP 24549392 A JP24549392 A JP 24549392A JP 2789406 B2 JP2789406 B2 JP 2789406B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- circuit board
- circuit
- land
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、回路パターンやスル
ーホールが形成された基板に種々の電子部品が取り付け
られた回路基板に関する。 【０００２】 【従来の技術】従来、回路基板基板には、印刷やエッチ
ング等により回路パターンが形成され、その回路パター
ンの端部のランドに各種電子部品がハンダ付けされ、さ
らに上記ランド及び電子部品とは別に、所定の位置に形
成されたスルーホールにより、回路基板表裏面の回路パ
ターンの電気的接続を図っていた。 【０００３】 【発明が解決しようとする課題】上記従来の技術の場
合、上記スルーホールやランド部分及び電子部品の取り
付けスペースが各々必要となり基板の小型化の妨げにな
っっていた。特に近年の電子機器の小型軽量化の要請に
ともない、回路基板のスペースも限られたものとなり、
高い信頼性を維持しつつ高密度実装を行うためには、電
子部品の小型化のみでは対応しきれないと言う問題もあ
った。 【０００４】この発明は、上記従来の技術の問題点に鑑
みて成されたもので、回路基板表面の電子部品の実装密
度が高く、電子機器の大幅な小型化を図ることが出来る
回路基板を提供することを目的とする。 【０００５】 【課題を解決するための手段】請求項１記載の発明は、
絶縁性の基板に形成された回路パターンと、この回路パ
ターンの端部に設けられたハンダ付け用のランドと、上
記基板に形成され上記回路パターンに接続したスルーホ
ールと、このスルーホールを覆うようにその上部に載置
された電子部品とを備え、上記スルーホールには互いに
絶縁された複数の導電部が形成され上記回路パターンに
接続され、上記電子部品の端子が上記スルーホールの各
導電部に電気的に接続するように、上記電子部品の側方
から延出した上記端子が上記スルーホール近傍のランド
にハンダ付けされている回路基板である。 【０００６】また請求項２記載の発明は、絶縁性の基板
に形成された回路パターンと、この回路パターンの端部
に設けられたハンダ付け用のランドと、上記基板に形成
され上記回路パターンに接続したスルーホールと、この
スルーホールを覆うようにその上部に載置された電子部
品とを備え、上記スルーホールには互いに絶縁された複
数の導電部が形成され上記回路パーンに接続され、上記
電子部品の電極が上記スルーホールの各導電部に電気的
に接続するように、上記電子部品の電極が上記スルーホ
ール近傍のランドにハンダ付けされている回路基板であ
る。 【０００７】 【作用】この発明の回路基板は、スルーホール上に電子
部品を載置し、スルーホールを形成するスペースを有効
に利用することができ、回路基板の実装密度を大きく向
上させることができるものである。 【０００８】 【実施例】図１は、回路基板のスルーホール上にチップ
電子部品を実装した例を示すもので、絶縁性の基板４ａ
に形成された透孔に導電性樹脂塗料２を塗布して、複数
のスルーホール７を形成したものである。一対のスルー
ホール７の上部には、表面実装型のチップ抵抗等の電子
部品１４が載置されている。また、この実施例の回路基
板４には、銅箔による回路パターン１２が形成され、そ
の表面にはレジスト１３が被覆してあり、小型電子部品
１４が接着剤２０により、仮固定されて設けられてい
る。そして、小型電子部品１４の電極部１４ａは、回路
パターン１２のランド１２ａとハンダ１５によってハン
ダ付けされ、スルーホール７と電気的に接続されてい
る。また、回路基板の裏面には、レジスト１３が塗布さ
れ、その上に印刷抵抗体１６が形成され、印刷抵抗体１
６とスルーホール７とが銀塗料等の導電性樹脂塗料によ
る導体パターン１７によって接続されている。 【０００９】このように、スルーホール７の上部に電子
部品１４を載置することにより、回路基板４の実装密度
を大きく上げることが出来る。また、スルーホールのラ
ンドを小さくすることによって、スルーホール同士のピ
ッチをチップ抵抗等の大きさに合わせることができ、し
かもスルーホール上に電極部１４ａを載置するので、ラ
ンド１２ａも小さいものにすることが出来、電子部品の
ハンダ付けもスルーホールの上部で容易に可能になり、
回路基板の高密度実装化に大きく寄与することができ
る。 【００１０】次に、回路基板のスルーホール上に、デュ
アルイン型の電子部品を実装した例について図２を基に
して説明する。この回路基板は、デュアルイン型の電子
部品１８の端子１９のピッチに合せて回路パターン１２
及びスルーホール７を形成し、電子部品１８をスルーホ
ール７の上部に載置したものである。端子１９は、回路
パターン１２のランド１２ａにハンダ付けされ、スルー
ホール７と接続されている。ここで、スルーホール７及
び回路パターン１２は端子１９にそって基板４上に並列
に複数並設されており、電子部品１８の下側にはレジス
ト１３が設けられ、さらに接着剤２０により仮固定され
ている。また、スルーホール７は、回路基板４の裏面で
銀塗料等の導体パターン１７に接続され、レジスト１３
により被覆されている。 【００１１】これによって、上記と同様の効果が得ら
れ、デュアルイン型の電子部品１８を設けた回路基板の
実装密度を大きく向上させることが出来る。 【００１２】次に、請求項１記載の発明の実施例につい
て図３，図４を基にして説明する。この実施例の回路基
板は、回路基板４に設けられた長方形の透孔４ｂに、ピ
ン１等により導電性樹脂塗料等による複数の導通部２２
を、独立に形成したスルーホールである。各導通部２２
は、回路パターン１２に接続し、各々対向して形成さ
れ、さらに、各導通部２２は、スルーホールの形成と同
様の方法で、ピン２１によりレジスト１３が塗布され絶
縁が図られている。そしてこのスルーホールの導通部２
２及び回路基板のランド１２ａは、デュアルイン型の端
子配列のＩＣ２３の各端子２４に対応するピッチで形成
されている。従って、この透孔４ｂのスルーホール上に
ＩＣ２３を位置させ、各端子２４とランド１２ａとをは
んだ２５により接続してＩＣ２３を回路基板上に設ける
ことができる。ここでＩＣ２３と導通部２２との間には
レジスト１３が設けられ絶縁されている。また銅箔等導
電体上に設けられたハンダ付け部分以外の部分には、通
常レジスト（ソルダーレジスト）が塗布されている。 【００１３】これによって、スルーホールの形成が容易
であり、回路基板上においてＩＣの載置スペースとスル
ーホールを形成するスペースを兼用することができ、上
記と同様に実装密度の向上に寄与することができる。 【００１４】次に、請求項２記載の発明の実施例につい
て図５，図６を基にして説明する。ここで上述の実施例
と同様の部材は、同一の符号を付し説明を省略する。こ
の実施例の回路基板は、回路基板４の三角形の透孔４ｃ
にスルーホールを形成したもので、この三角形の頂部お
よび底部に導通部２６が形成され、ダイオード等の電子
部品２７カルジスト１３をはさんでスルーホール上に設
けられている。電子部品２７回路基板表面には、ハンダ
２８のハンダ付けに必要なランド１２ａを除いてソルダ
ーレジストが塗布されている。この場合、ダイオードや
コンデンサーのように極性が問題となる電子部品を取り
付ける際、透孔の形状をランド間で非対称にしておくこ
とにより、取付方向を知ることができ、取付ミスをなく
すことができる。また、透孔の形状は適宜選択し得るも
のであり、電気素子及び回路パターンなどに合わせて長
円や、楕円、多角形等種々の形にすることができること
は言うまでもない。 【００１５】なお、この発明のスルーホールの形状及び
種類は適宜設定できるものであり、スルーホールを形成
する導体も、銀塗料の他、銅等の導体を混入したもの等
適宜選択できるものである。また、スルーホール内部に
レジストを塗布することも適宜選択可能である。 【００１６】 【発明の効果】この発明による回路基板は、スルーホー
ル上に電子部品を載置しているので、基板表面のスペー
スを有効に使用することが出来、回路基板の実装密度を
大きく向上させることが出来る。さらに、ランドを小さ
くすることができ、電子部品をスルーホール上ででラン
ドにハンダ付けすることが出来、回路基板の実装密度を
より高くすることができる。
ーホールが形成された基板に種々の電子部品が取り付け
られた回路基板に関する。 【０００２】 【従来の技術】従来、回路基板基板には、印刷やエッチ
ング等により回路パターンが形成され、その回路パター
ンの端部のランドに各種電子部品がハンダ付けされ、さ
らに上記ランド及び電子部品とは別に、所定の位置に形
成されたスルーホールにより、回路基板表裏面の回路パ
ターンの電気的接続を図っていた。 【０００３】 【発明が解決しようとする課題】上記従来の技術の場
合、上記スルーホールやランド部分及び電子部品の取り
付けスペースが各々必要となり基板の小型化の妨げにな
っっていた。特に近年の電子機器の小型軽量化の要請に
ともない、回路基板のスペースも限られたものとなり、
高い信頼性を維持しつつ高密度実装を行うためには、電
子部品の小型化のみでは対応しきれないと言う問題もあ
った。 【０００４】この発明は、上記従来の技術の問題点に鑑
みて成されたもので、回路基板表面の電子部品の実装密
度が高く、電子機器の大幅な小型化を図ることが出来る
回路基板を提供することを目的とする。 【０００５】 【課題を解決するための手段】請求項１記載の発明は、
絶縁性の基板に形成された回路パターンと、この回路パ
ターンの端部に設けられたハンダ付け用のランドと、上
記基板に形成され上記回路パターンに接続したスルーホ
ールと、このスルーホールを覆うようにその上部に載置
された電子部品とを備え、上記スルーホールには互いに
絶縁された複数の導電部が形成され上記回路パターンに
接続され、上記電子部品の端子が上記スルーホールの各
導電部に電気的に接続するように、上記電子部品の側方
から延出した上記端子が上記スルーホール近傍のランド
にハンダ付けされている回路基板である。 【０００６】また請求項２記載の発明は、絶縁性の基板
に形成された回路パターンと、この回路パターンの端部
に設けられたハンダ付け用のランドと、上記基板に形成
され上記回路パターンに接続したスルーホールと、この
スルーホールを覆うようにその上部に載置された電子部
品とを備え、上記スルーホールには互いに絶縁された複
数の導電部が形成され上記回路パーンに接続され、上記
電子部品の電極が上記スルーホールの各導電部に電気的
に接続するように、上記電子部品の電極が上記スルーホ
ール近傍のランドにハンダ付けされている回路基板であ
る。 【０００７】 【作用】この発明の回路基板は、スルーホール上に電子
部品を載置し、スルーホールを形成するスペースを有効
に利用することができ、回路基板の実装密度を大きく向
上させることができるものである。 【０００８】 【実施例】図１は、回路基板のスルーホール上にチップ
電子部品を実装した例を示すもので、絶縁性の基板４ａ
に形成された透孔に導電性樹脂塗料２を塗布して、複数
のスルーホール７を形成したものである。一対のスルー
ホール７の上部には、表面実装型のチップ抵抗等の電子
部品１４が載置されている。また、この実施例の回路基
板４には、銅箔による回路パターン１２が形成され、そ
の表面にはレジスト１３が被覆してあり、小型電子部品
１４が接着剤２０により、仮固定されて設けられてい
る。そして、小型電子部品１４の電極部１４ａは、回路
パターン１２のランド１２ａとハンダ１５によってハン
ダ付けされ、スルーホール７と電気的に接続されてい
る。また、回路基板の裏面には、レジスト１３が塗布さ
れ、その上に印刷抵抗体１６が形成され、印刷抵抗体１
６とスルーホール７とが銀塗料等の導電性樹脂塗料によ
る導体パターン１７によって接続されている。 【０００９】このように、スルーホール７の上部に電子
部品１４を載置することにより、回路基板４の実装密度
を大きく上げることが出来る。また、スルーホールのラ
ンドを小さくすることによって、スルーホール同士のピ
ッチをチップ抵抗等の大きさに合わせることができ、し
かもスルーホール上に電極部１４ａを載置するので、ラ
ンド１２ａも小さいものにすることが出来、電子部品の
ハンダ付けもスルーホールの上部で容易に可能になり、
回路基板の高密度実装化に大きく寄与することができ
る。 【００１０】次に、回路基板のスルーホール上に、デュ
アルイン型の電子部品を実装した例について図２を基に
して説明する。この回路基板は、デュアルイン型の電子
部品１８の端子１９のピッチに合せて回路パターン１２
及びスルーホール７を形成し、電子部品１８をスルーホ
ール７の上部に載置したものである。端子１９は、回路
パターン１２のランド１２ａにハンダ付けされ、スルー
ホール７と接続されている。ここで、スルーホール７及
び回路パターン１２は端子１９にそって基板４上に並列
に複数並設されており、電子部品１８の下側にはレジス
ト１３が設けられ、さらに接着剤２０により仮固定され
ている。また、スルーホール７は、回路基板４の裏面で
銀塗料等の導体パターン１７に接続され、レジスト１３
により被覆されている。 【００１１】これによって、上記と同様の効果が得ら
れ、デュアルイン型の電子部品１８を設けた回路基板の
実装密度を大きく向上させることが出来る。 【００１２】次に、請求項１記載の発明の実施例につい
て図３，図４を基にして説明する。この実施例の回路基
板は、回路基板４に設けられた長方形の透孔４ｂに、ピ
ン１等により導電性樹脂塗料等による複数の導通部２２
を、独立に形成したスルーホールである。各導通部２２
は、回路パターン１２に接続し、各々対向して形成さ
れ、さらに、各導通部２２は、スルーホールの形成と同
様の方法で、ピン２１によりレジスト１３が塗布され絶
縁が図られている。そしてこのスルーホールの導通部２
２及び回路基板のランド１２ａは、デュアルイン型の端
子配列のＩＣ２３の各端子２４に対応するピッチで形成
されている。従って、この透孔４ｂのスルーホール上に
ＩＣ２３を位置させ、各端子２４とランド１２ａとをは
んだ２５により接続してＩＣ２３を回路基板上に設ける
ことができる。ここでＩＣ２３と導通部２２との間には
レジスト１３が設けられ絶縁されている。また銅箔等導
電体上に設けられたハンダ付け部分以外の部分には、通
常レジスト（ソルダーレジスト）が塗布されている。 【００１３】これによって、スルーホールの形成が容易
であり、回路基板上においてＩＣの載置スペースとスル
ーホールを形成するスペースを兼用することができ、上
記と同様に実装密度の向上に寄与することができる。 【００１４】次に、請求項２記載の発明の実施例につい
て図５，図６を基にして説明する。ここで上述の実施例
と同様の部材は、同一の符号を付し説明を省略する。こ
の実施例の回路基板は、回路基板４の三角形の透孔４ｃ
にスルーホールを形成したもので、この三角形の頂部お
よび底部に導通部２６が形成され、ダイオード等の電子
部品２７カルジスト１３をはさんでスルーホール上に設
けられている。電子部品２７回路基板表面には、ハンダ
２８のハンダ付けに必要なランド１２ａを除いてソルダ
ーレジストが塗布されている。この場合、ダイオードや
コンデンサーのように極性が問題となる電子部品を取り
付ける際、透孔の形状をランド間で非対称にしておくこ
とにより、取付方向を知ることができ、取付ミスをなく
すことができる。また、透孔の形状は適宜選択し得るも
のであり、電気素子及び回路パターンなどに合わせて長
円や、楕円、多角形等種々の形にすることができること
は言うまでもない。 【００１５】なお、この発明のスルーホールの形状及び
種類は適宜設定できるものであり、スルーホールを形成
する導体も、銀塗料の他、銅等の導体を混入したもの等
適宜選択できるものである。また、スルーホール内部に
レジストを塗布することも適宜選択可能である。 【００１６】 【発明の効果】この発明による回路基板は、スルーホー
ル上に電子部品を載置しているので、基板表面のスペー
スを有効に使用することが出来、回路基板の実装密度を
大きく向上させることが出来る。さらに、ランドを小さ
くすることができ、電子部品をスルーホール上ででラン
ドにハンダ付けすることが出来、回路基板の実装密度を
より高くすることができる。
【図面の簡単な説明】
【図１】回路基板のスルーホール上にチップ電子部品を
実装した例の縦断面図である。 【図２】回路基板のスルーホール上にデュアルイン型の
電子部品を実装した例の縦断面図である。 【図３】請求項１記載の発明の実施例である回路基板の
平面図である。 【図４】図３のＸ−Ｘ線断面図である。 【図５】請求項２記載の発明の実施例である回路基板の
平面図である。 【図６】図５のＹ−Ｙ線断面図である。 【符号の説明】 ４ 回路基板 ７ スルーホール １２ 回路パターン １２ａ ランド １４ 電子部品 １４ａ 電極部
実装した例の縦断面図である。 【図２】回路基板のスルーホール上にデュアルイン型の
電子部品を実装した例の縦断面図である。 【図３】請求項１記載の発明の実施例である回路基板の
平面図である。 【図４】図３のＸ−Ｘ線断面図である。 【図５】請求項２記載の発明の実施例である回路基板の
平面図である。 【図６】図５のＹ−Ｙ線断面図である。 【符号の説明】 ４ 回路基板 ７ スルーホール １２ 回路パターン １２ａ ランド １４ 電子部品 １４ａ 電極部
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 新川 栄
富山県上新川郡大沢野町下大久保3158番
地 北陸電気工業株式会社内
(72)発明者 小原 陽三
富山県上新川郡大沢野町下大久保3158番
地 北陸電気工業株式会社内
(56)参考文献 特開 昭60−175480（ＪＰ，Ａ)
実開 昭62−74361（ＪＰ，Ｕ)
実開 昭52−8162（ＪＰ，Ｕ)
実開 昭53−28867（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.6，ＤＢ名)
H05K 1/18
H05K 3/34
H05K 3/40
Claims (1)
- (57)【特許請求の範囲】 １．絶縁性の基板に形成された回路パターンと、この回
路パターンの端部に設けられたハンダ付け用のランド
と、上記基板に形成され上記回路パターンに接続したス
ルーホールと、このスルーホールを覆うようにその上部
に載置された電子部品とを備え、上記スルーホールには
互いに絶縁された複数の導電部が形成され上記回路パタ
ーンに接続され、上記電子部品の端子が上記スルーホー
ルの各導電部に電気的に接続するように、上記電子部品
の側方から延出した上記端子が上記スルーホール近傍の
ランドにハンダ付けされていることを特徴とする回路基
板。 ２．絶縁性の基板に形成された回路パターンと、この回
路パターンの端部に設けられたハンダ付け用のランド
と、上記基板に形成され上記回路パターンに接続したス
ルーホールと、このスルーホールを覆うようにその上部
に載置された電子部品とを備え、上記スルーホールには
互いに絶縁された複数の導電部が形成され上記回路パタ
ーンに接続され、上記電子部品の電極が上記スルーホー
ルの各導電部に電気的に接続するように、上記電子部品
の電極が上記スルーホール近傍のランドにハンダ付けさ
れていることを特徴とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4245493A JP2789406B2 (ja) | 1992-08-21 | 1992-08-21 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4245493A JP2789406B2 (ja) | 1992-08-21 | 1992-08-21 | 回路基板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8298256A Division JP2960690B2 (ja) | 1996-10-21 | 1996-10-21 | 回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0661609A JPH0661609A (ja) | 1994-03-04 |
| JP2789406B2 true JP2789406B2 (ja) | 1998-08-20 |
Family
ID=17134488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4245493A Expired - Fee Related JP2789406B2 (ja) | 1992-08-21 | 1992-08-21 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2789406B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3152834B2 (ja) * | 1993-06-24 | 2001-04-03 | 株式会社東芝 | 電子回路装置 |
| US6384344B1 (en) | 1995-06-19 | 2002-05-07 | Ibiden Co., Ltd | Circuit board for mounting electronic parts |
| WO1998011605A1 (fr) | 1995-06-19 | 1998-03-19 | Ibiden Co., Ltd. | Carte de circuit permettant le montage de pieces electroniques |
| US6509530B2 (en) * | 2001-06-22 | 2003-01-21 | Intel Corporation | Via intersect pad for electronic components and methods of manufacture |
| US9147664B2 (en) | 2013-10-11 | 2015-09-29 | Mediatek Inc. | Semiconductor package |
| US10163767B2 (en) | 2013-10-11 | 2018-12-25 | Mediatek Inc. | Semiconductor package |
| CN113471086B (zh) * | 2021-06-29 | 2024-06-28 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0664886B2 (ja) * | 1984-02-10 | 1994-08-22 | 松下電器産業株式会社 | テ−プカセツト |
| JPS60175480A (ja) * | 1984-02-20 | 1985-09-09 | 松下電器産業株式会社 | プリント基板への部品取付装置 |
-
1992
- 1992-08-21 JP JP4245493A patent/JP2789406B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0661609A (ja) | 1994-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS594873B2 (ja) | 印刷配線板 | |
| JP2789406B2 (ja) | 回路基板 | |
| JP2757748B2 (ja) | プリント配線板 | |
| JP2512828B2 (ja) | チップ部品の実装方法 | |
| JPH06350233A (ja) | 回路基板 | |
| JP3022853B2 (ja) | 回路基板 | |
| JP2960690B2 (ja) | 回路基板 | |
| JP3038144B2 (ja) | 回路基板 | |
| JP3424685B2 (ja) | 電子回路装置とその製造方法 | |
| JP2000124576A (ja) | 回路基板 | |
| JPH10233485A (ja) | 複合チップ部品 | |
| JPH05102621A (ja) | 導電パターン | |
| JPH0338001A (ja) | セラミックチップ部品 | |
| JPH02159791A (ja) | 電子部品の面実装方法 | |
| JP2545077Y2 (ja) | チツプ形抵抗器 | |
| JPH01102990A (ja) | 小形電子部品実装回路 | |
| JPS6262586A (ja) | プリント配線板 | |
| JP3092972U (ja) | 面実装型電子回路ユニット | |
| JPS62208691A (ja) | 両面実装型混成集積回路 | |
| JP3092973U (ja) | 面実装型電子回路ユニット | |
| JP2969977B2 (ja) | 多連チップ部品 | |
| JPH0528917B2 (ja) | ||
| JPH0347341Y2 (ja) | ||
| JPH041744Y2 (ja) | ||
| JP2002158427A (ja) | プリント配線基板、部品実装基板および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |