JP2000124576A - 回路基板 - Google Patents

回路基板

Info

Publication number
JP2000124576A
JP2000124576A JP11302661A JP30266199A JP2000124576A JP 2000124576 A JP2000124576 A JP 2000124576A JP 11302661 A JP11302661 A JP 11302661A JP 30266199 A JP30266199 A JP 30266199A JP 2000124576 A JP2000124576 A JP 2000124576A
Authority
JP
Japan
Prior art keywords
hole
circuit board
holes
conductive resin
resin paint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11302661A
Other languages
English (en)
Inventor
Kiyoshi Ida
清 井田
Shizuo Sakurai
賎男 桜井
Sakae Shinkawa
栄 新川
Yozo Obara
陽三 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hokuriku Electric Industry Co Ltd
Original Assignee
Hokuriku Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hokuriku Electric Industry Co Ltd filed Critical Hokuriku Electric Industry Co Ltd
Priority to JP11302661A priority Critical patent/JP2000124576A/ja
Publication of JP2000124576A publication Critical patent/JP2000124576A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 回路基板表面の電子部品の実装密度が高く、
電子機器の大幅な小型化を図る。 【解決手段】 絶縁性の基板4に形成された回路パター
ンと12、この回路パターン12の端部に電気的に接続
して設けられたスルーホール7と、各スルーホール7を
塞いで貫通して設けられた導電性樹脂塗料2を有する。
スルーホール7の一方の側でこのスルーホール7の導電
製樹脂塗料2に接続した導体パターン17と、スルーホ
ール7の他方の側に形成されたハンダ付け用のランド1
2aとを備え、上記ランド12aに接続しているととも
に上記スルーホール7の導電性樹脂塗料2とは直接に接
続せず、レジスト13を介して載置された電子部品14
を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、回路パターンや
スルーホールが形成された基板に種々の電子部品が取り
付けられた回路基板に関する。
【0002】
【従来の技術】従来、回路基板基板には、印刷やエッチ
ング等により回路パターンが形成され、その回路パター
ンの端部のランドに各種電子部品がハンダ付けされ、さ
らに上記ランド及び電子部品とは別に、所定の位置に形
成されたスルーホールにより、回路基板表裏面の回路パ
ターンの電気的接続を図っていた。
【0003】
【発明が解決しようとする課題】上記従来の技術の場
合、上記スルーホールやランド部分及び電子部品の取り
付けスペースが各々必要となり基板の小型化の妨げにな
っていた。特に近年の電子機器の小型軽量化の要請にと
もない、回路基板のスペースも限られたものとなり、高
い信頼性を維持しつつ高密度実装を行うためには、電子
部品の小型化のみでは対応しきれないと言う問題もあっ
た。また高密度実装により、電子部品の電極や端子と回
路パターンとの間の浮遊容量が生じやすく、高周波特性
が悪くなり、しかも素子の発熱により熱がこもりやすい
という問題もあった。
【0004】この発明は、上記従来の技術の問題点に鑑
みて成されたもので、回路基板表面の電子部品の実装密
度が高く、電子機器の大幅な小型化を図ることが出来る
回路基板を提供することを目的とする。
【0005】
【課題を解決するための手段】この発明は、絶縁性の基
板に形成された回路パターンと、この回路パターンの端
部に電気的に接続して設けられたスルーホールと、上記
各スルーホールを貫通して設けられた導電性樹脂塗料
と、このスルーホールの一方の側でこのスルーホールの
導電性樹脂塗料に接続した導体パターンと、上記スルー
ホールの他方の側に形成され上記回路パターンから延長
され上記スルーホールの導電性樹脂と接続したランド
と、上記スルーホール内の導電性樹脂塗料上にレジスト
を介して載置された電子部品を設け、上記電子部品の電
極または端子が上記スルーホールの外側の上記ランドに
ハンダ付けされていることを特徴とする回路基板。
【0006】また、上記上記電子部品の一対の電極また
は端子は、各々異なる上記スルーホール上に位置しして
いる。さらに、上記スルーホールの一方の側に接続した
導体パターンは導電性樹脂塗料により形成され、上記ス
ルーホールの他方の側の回路パターンのランドは、上記
スルーホールを囲むように形成されている回路基板であ
る。
【0007】この発明の回路基板は、スルーホール上に
電子部品を載置可能にし、スルーホールを形成したスペ
ースを有効に利用することができ、しかもハンダ付け等
の電気的接続もスルーホールまたはその周囲のランドを
利用して行なうことができるものでる。
【0008】
【発明の実施の形態】以下この発明の実施の形態につい
て図面に基づいて説明する。図1はこの発明の第一実施
形態を示すもので、絶縁性の基板4aに形成された透孔
に導電性樹脂塗料2を塗布して、複数のスルーホール7
を形成したものである。各スルーホール7は その孔が
導電性樹脂塗料2で塞がれ、貫通して設けられている。
そして、一対のスルーホール7の上部には、表面実装型
のチップ抵抗等の電子部品14が載置されている。ま
た、この実施形態の回路基板4には、銅箔による回路パ
ターン12が形成され、その表面にはレジスト13が被
覆してあり、小型電子部品14が接着剤20により、仮
固定されて設けられている。そして、小型電子部品14
の電極部14aは、回路パターン12のランド12aと
ハンダ15によってハンダ付けされ、スルーホール7と
電気的に接続されている。また、回路基板の裏面には、
レジスト13が塗布され、その上に印刷抵抗体16が形
成され、印刷抵抗体16とスルーホール7とが銀塗料等
の導電性樹脂塗料による導体パターン17によって接続
されている。
【0009】このように小さいスルーホール7を形成
し、スルーホール7の上部に電子部品14を載置するこ
とにより、回路基板4の実装密度を大きく上げることが
出来る。また、スルーホール7のランド7aを小さくす
ることによって、スルーホール同士のピッチをチップ抵
抗等の大きさに合わせることができ、しかもスルーホー
ル7上に電極部14aを載置するので、回路パターン1
2のランド12aも小さいものにすることが出来、電子
部品のハンダ付けもスルーホール7の上部でランド7a
または12aに容易に可能になり、回路基板の高密度実
装化に大きく寄与することができる。また電極部14a
と回路基板4上の回路パターン12等の導体との間に空
間を形成しているので、浮遊容量を抑えることができ、
電子部品14の発熱の放熱も容易になされるものであ
る。
【0010】次にこの発明の第二実施形態ついて図2を
基にして説明する。ここで上述の実施形態と同様の部材
は、同一の符号を付し説明を省略する。この実施形態の
回路基板は、デュアルイン型の電子部品18の端子19
のピッチに合せて回路パターン12及び導電性樹脂塗料
2により孔が閉塞されたスルーホール7を形成し、電子
部品18をスルーホール7の上部に載置したものであ
る。端子19は、回路パターン12のランド12aにハ
ンダ付けされ、スルーホール7のランド7aと接続され
ている。ここで、スルーホール7及び回路パターン12
は、端子19に沿って基板4上に並列に複数並設されて
おり、電子部品18の下側にはレジスト13が設けら
れ、さらに接着剤20により仮固定されている。また、
スルーホール7は、回路基板4の裏面で銀塗料等の導体
パターン17に接続され、レジスト13により被覆され
ている。
【0011】この実施形態によっても、上記と同様の効
果が得られ、デュアルイン型の電子部品18を設けた回
路基板の実装密度を大きく向上させることが出来る。ま
た浮遊容量も抑えることができ、電子部品18の発熱の
放熱も容易になされるものである。
【0012】次にこの発明の第三実施形態ついて図3,
図4を基にして説明する。ここで上述の実施形態と同様
の部材は、同一の符号を付し説明を省略する。この実施
形態の回路基板は、回路基板4に設けられた長方形の透
孔4bに、ピン1等により導電性樹脂塗料等による複数
の導通部22を、独立に形成したスルーホールである。
各導通部22のランド22aは、回路パターン12に接
続し、各々対向して形成され、さらに、各導通部22
は、スルーホールの形成と同様の方法で、ピン21によ
りレジスト13が塗布され絶縁が図られている。そして
このスルーホールの導通部22及び回路基板のランド1
2aは、デュアルイン型の端子配列のIC23の各端子
24に対応するピッチで形成されている。従って、この
透孔4bのスルーホール上にIC23を位置させ、各端
子24とランド12aとをはんだ25により接続してI
C23を回路基板上に設けることができる。ここでIC
23と導通部22との間にはレジスト13が設けられ絶
縁されている。また銅箔等導電体上に設けられたハンダ
付け部分以外の部分には、通常レジスト(ソルダーレジ
スト)が塗布されている。
【0013】これによって、スルーホールの形成が容易
であり、回路基板上においてICの載置スペースとスル
ーホールを形成するスペースを兼用することができ、上
記と同様に実装密度の向上に寄与することができる。さ
らに、回路基板4との間の間隙及び透孔4bにより、回
路基板4上の回路パターン12等の導体との間の浮遊容
量を抑えることができ、IC23の発熱の放熱も容易に
なされるものである。
【0014】次にこの発明の第四実施形態ついて図5,
図6を基にして説明する。ここで上述の実施形態と同様
の部材は、同一の符号を付し説明を省略する。この実施
形態の回路基板は、回路基板4の三角形の透孔4cにピ
ン1によりスルーホールを形成したもので、この三角形
の頂部および底部にスルーホールの導通部26及びラン
ド26aが形成され、ダイオード等の電子部品27がレ
ジスト13をはさんでスルーホール上に設けられてい
る。電子部品27回路基板表面には、ハンダ28のハン
ダ付けに必要なランド12aを除いてソルダーレジスト
が塗布されている。この場合、ダイオードやコンデンサ
ーのように極性が問題となる電子部品を取り付ける際、
透孔の形状をランド間で非対称にしておくことにより、
取付方向を知ることができ、取付ミスをなくすことがで
きる。また、透孔の形状は適宜選択し得るものであり、
電気素子及び回路パターンなどに合わせて長円や、楕
円、多角形等種々の形にすることができることは言うま
でもない。
【0015】なお、この発明のスルーホールの形状及び
種類は適宜設定できるものであり、スルーホールを形成
する導体も、銀塗料の他、銅等の導体を混入したもの等
適宜選択できるものである。また、スルーホール内部に
レジストを塗布することも適宜選択可能である。
【0016】
【発明の効果】この発明による回路基板は、スルーホー
ル上に電子部品を載置しているので、基板表面のスペー
スを有効に使用することが出来、回路基板の実装密度を
大きく向上させることが出来る。さらに、ランドを小さ
くすることができ、電子部品をスルーホール上でランド
にハンダ付けすることが出来、回路基板の実装密度をよ
り高くすることができる。
【図面の簡単な説明】
【図1】この発明の第一実施形態の回路基板の縦断面図
である。
【図2】この発明の第二実施形態の回路基板の縦断面図
である。
【図3】この発明の第三実施形態の回路基板の平面図で
ある。
【図4】図3のX−X線断面図である。
【図5】この発明の第四実施形態の回路基板の平面図で
ある。
【図6】図5のY−Y線断面図である。
【符号の説明】
4 回路基板 7 スルーホール 12 回路パターン 12a ランド 14 電子部品 14a 電極部
フロントページの続き (72)発明者 新川 栄 富山県上新川郡大沢野町下大久保3158番地 北陸電気工業株式会社内 (72)発明者 小原 陽三 富山県上新川郡大沢野町下大久保3158番地 北陸電気工業株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性の基板に形成された回路パターン
    と、この回路パターンの端部に電気的に接続して設けら
    れたスルーホールと、上記各スルーホールを貫通して設
    けられた導電性樹脂塗料と、このスルーホールの一方の
    側でこのスルーホールの導電性樹脂塗料に接続した導体
    パターンと、上記スルーホールの他方の側に形成され上
    記回路パターンから延長され上記スルーホールの導電性
    樹脂と接続したランドと、上記スルーホール内の導電性
    樹脂塗料上にレジストを介して載置された電子部品を設
    け、上記電子部品の電極または端子が上記スルーホール
    の外側の上記ランドにハンダ付けされていることを特徴
    とする回路基板。
  2. 【請求項2】 上記上記電子部品の一対の電極または端
    子は、各々異なる上記スルーホール上に位置したことを
    特徴とする請求項1記載の回路基板。
  3. 【請求項3】 上記スルーホールの一方の側に接続した
    導体パターンは導電性樹脂塗料により形成され、上記ス
    ルーホールの他方の側の回路パターンのランドは、上記
    スルーホールを囲むように形成されていることを特徴と
    する請求項1または2記載の回路基板。
JP11302661A 1999-10-25 1999-10-25 回路基板 Pending JP2000124576A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11302661A JP2000124576A (ja) 1999-10-25 1999-10-25 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11302661A JP2000124576A (ja) 1999-10-25 1999-10-25 回路基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP10295806A Division JP3022853B2 (ja) 1998-10-16 1998-10-16 回路基板

Publications (1)

Publication Number Publication Date
JP2000124576A true JP2000124576A (ja) 2000-04-28

Family

ID=17911677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11302661A Pending JP2000124576A (ja) 1999-10-25 1999-10-25 回路基板

Country Status (1)

Country Link
JP (1) JP2000124576A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576998B1 (en) * 2002-02-28 2003-06-10 Amkor Technology, Inc. Thin semiconductor package with semiconductor chip and electronic discrete device
CN100437959C (zh) * 2005-08-24 2008-11-26 索尼株式会社 元件安装方法及安装了元件的主体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576998B1 (en) * 2002-02-28 2003-06-10 Amkor Technology, Inc. Thin semiconductor package with semiconductor chip and electronic discrete device
CN100437959C (zh) * 2005-08-24 2008-11-26 索尼株式会社 元件安装方法及安装了元件的主体

Similar Documents

Publication Publication Date Title
JPS594873B2 (ja) 印刷配線板
JP2789406B2 (ja) 回路基板
JP2642922B2 (ja) プリント配線基板
JP2000124576A (ja) 回路基板
JPS596861U (ja) 配線基板
JP3022853B2 (ja) 回路基板
JPS60257191A (ja) プリント配線板
JP2960690B2 (ja) 回路基板
JP2926902B2 (ja) プリント配線基板
JP3038144B2 (ja) 回路基板
JP4103466B2 (ja) 高周波コネクタの表面実装方法及び高周波コネクタ実装プリント基板並びにプリント基板
JPH05102621A (ja) 導電パターン
JP2001156416A (ja) フレキシブル配線基板の接続構造
JP2817715B2 (ja) ボールグリッドアレイ型回路基板
JPH0555421A (ja) 混成集積回路装置
JPH1051094A (ja) プリント配線板及びその製造方法
JPH11330662A (ja) プリント基板装置
JPS62208691A (ja) 両面実装型混成集積回路
JPH08130361A (ja) プリント配線基板
JP2002158427A (ja) プリント配線基板、部品実装基板および電子機器
JP3092973U (ja) 面実装型電子回路ユニット
JPH08779Y2 (ja) 多層プリント板
JPH0230843Y2 (ja)
JPH02102594A (ja) 混成集積回路基板
JPH08162746A (ja) 回路基板