JPH08779Y2 - 多層プリント板 - Google Patents

多層プリント板

Info

Publication number
JPH08779Y2
JPH08779Y2 JP1990086209U JP8620990U JPH08779Y2 JP H08779 Y2 JPH08779 Y2 JP H08779Y2 JP 1990086209 U JP1990086209 U JP 1990086209U JP 8620990 U JP8620990 U JP 8620990U JP H08779 Y2 JPH08779 Y2 JP H08779Y2
Authority
JP
Japan
Prior art keywords
pad
pattern
printed board
multilayer printed
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1990086209U
Other languages
English (en)
Other versions
JPH0444177U (ja
Inventor
淳 小嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP1990086209U priority Critical patent/JPH08779Y2/ja
Publication of JPH0444177U publication Critical patent/JPH0444177U/ja
Application granted granted Critical
Publication of JPH08779Y2 publication Critical patent/JPH08779Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案は集積回路素子を実装する多層プリント板に関
する。
〔従来の技術〕
近年、各種電子機器の小型化に伴って、電子機器内に
設けられるプリント板上の電子回路を高密度で実装する
ことが要求されている。この為、エポキシガラス等で構
成されるプリント板の表/裏面だけでなく、プリント板
内に給電や接地の導体パターン(電源層パターン)を内
層した多層プリント板が広く用いられている。このよう
な多層プリント板では、プリント板に内層された給電や
接地の電源層パターンとプリント板の表/裏面の配線パ
ターンとの電気的接続は、内周面に導電メッキが施され
たスルーホールを介して行われている。
従来、上述のような多層プリント板にIC、LSI等の集
積回路素子を実装する場合、多層プリント板表面の配線
パターンに集積回路素子の端子ピッチに合わせたパッド
列を形成しておき、このパッド列に集積回路素子の端子
をハンダでボンディングしている。そして、集積回路素
子の電源供給端子である給電端子及び接地端子は上述の
パッド列の端部に位置するパッドにハンダ付けされ、こ
のパッドから長く延びたパターン配線及びスルーホール
内のメッキ層を介して多層プリント板に内層される給電
パターン、又は接地パターンに接続されている。
〔従来技術の問題点〕
上述の多層プリント板では、集積回路素子の電源供給
端子(給電端子及び接地端子)が接続されるパッドとス
ルーホールのメッキ層(ランド部)とは長く延びたパタ
ーン配線で接続されている。この為、電源供給端子に不
用なインダクタンスが発生し、ノイズや回路の誤動作の
原因となる。例えば、電源供給端子が集積回路素子内の
出力バッファ回路の外部配線に該当する時、上述のイン
ダクタンスにより所謂リンギングノイズを発生する。
また、集積回路素子は高周波のクロック信号を使用
し、しかも高周波信号はインダクタンスが高いと導通性
が悪くなる性質を有している為、高周波信号の信号レベ
ルが低下し、例えばスイッチのオン、オフ動作の為のス
レッショルド電圧を充分確保できず、回路の誤動作を発
生させる。
〔考案の目的〕
本考案は上述の従来の問題点に鑑み、ノイズや回路の
誤動作を防止することを可能とした多層プリント板を提
供することを目的とする。
〔考案の要点〕
本考案は上記目的を達成するために、多数の端子が所
定ピッチで列状に配設された集積回路素子を実装する多
層プリント板において、前記集積回路素子の端子位置に
対応する位置に形成されたパッド列と、該パッド列のな
かで末端のパッドは前記パッド列の延長方向に所定幅延
長されたパッドパターンを有し、該パッドパターンには
スルーホールが形成され、前記多層プリント板内又は他
面に形成されたパターンと電気的に接続されていること
を特徴とする。
〔実施例〕
以下、本考案の一実施例について図面を参照しながら
詳述する。
第2図は本実施例の多層プリント板の斜視図である。
同図において、多層プリント板1の表/裏面には所定の
パターン配線2、3が施され、例えばパターン配線2に
はIC、LSI等の集積回路素子や不図示の抵抗、コンデン
サ等の電子回路端子がハンダでボンディングされてい
る。また多層プリント板1は、例えばエポキシ樹脂やエ
ポキシガラス、ポリイミド樹脂より成り、内部に導体箔
4、5が内層されている。この導体箔4、5は、例えば
銅箔で構成され、導体箔4が給電パターン4′であり、
導体箔5が接地パターン5′である。
第3図は多層プリント板1の表面のパターン配線2に
デュアルタイプの端子構成を有するIC(集積回路素子)
6をハンダ付けする状態を示す図である。このIC6はIC6
の両側に8本ずつ端子6a〜6h、6i〜6pを有し、各々パタ
ーン配線2の一部を構成するパッド2a〜2h、2i〜2pにハ
ンダでボンディングされる。例えば、端子6aはパッド2a
にボンディングされ、端子6bはパッド2bにボンディング
され、同様に他の端子6c〜6pも対応するパッド2c〜2pに
ハンダでボンディングされる。
ここで、IC6の右側上端の端子2aは例えばIC6の給電端
子であり、IC6の左側下端の端子2pはIC6の接地端子であ
る。そして、端子6aがボンディングされるパッド2aは、
パッド2aから2hで構成されるパッド列Aの配列方向A′
に所定幅延設されたパターン形状であり、また端子6pが
ボンディングされるパッド2pはパッド2iから2pで構成さ
れるパッド列Bの配列方向B′に所定幅延設されたパタ
ーン形状である。
また、パッド2aの延設部2a′にはスルーホール8が形
成され、パッド2pの延設部2p′にはスルーホール9が形
成されている。このスルーホール8の断面形状を示す図
が第1図である。同図に示すように、スルーホール8の
内周面にはメッキ層10が形成され、このメッキ層10は上
述の給電パターン4′に接続されている。このメッキ層
10と給電パターン4′との接続はドリル等によりスルー
ホール形成時所謂スミアリングを形成し、該スミアリン
グを溶解して突出した給電パターン4′及びスルーホー
ル8の内周面に銅メッキを施すことにより形成されてい
る。また、このメッキ層10の上部はスルーホール8のラ
ンド部8′に形成されるパッド2aと重複して示してい
る。
尚、図示しないがスルーホール9についても同様の構
成である。但し、スルーホール9内のメッキ層は給電パ
ターン4′ではなく、接地パターン5′に接続されてい
る点が異なる。また、スルーホール9のランド部9′
(第3図参照)は上述のパッド2pの一部を構成してい
る。
次に、上述の構成の多層プリント板1のパターン配線
2にIC6をボンディングする場合には、IC6の各端子6a〜
6pをパターン配線2上のパッド2a〜2pに位置合わせして
載置し、例えば先ずパッド列Aに対しては矢印A′方向
にハンダごてを一直線に滑らせパッド2a〜2hと端子6a〜
6hをハンダ付けする(ボンディングする)。このように
パッド列Aに対して矢印A′方向にハンダ付けすると、
ハンダごてが最後のパッド2aから離れる瞬間に表面張力
によりハンダがパッド2aに多量に残る(この時パッド2a
に残るハンダを第1図にCで示す)。しかし、パッド2a
は前述の如くパッド列Aの配列方向A′に延設されてい
る為、パッド2aに多量のハンダが残ったとしても充分そ
のハンダを保持でき、パッド2a近傍の不図示の他のパタ
ーンとの間でハンダブリッヂ等を生じされることがな
い。
一方、IC6の他の端子6i〜6pをパッド2i〜2pにハンダ
付けする場合も同様にして、矢印B′方向にハンダごて
を一直線に滑らせ、ハンダごてが最後のパッド2pから離
れる瞬間に多量に残るハンダをパッド2pに保持する。す
なわち、パッド2pも前述の如くパッド列Bの配設方向
B′に延設されている為、パッド2pに多量のハンダが残
ったとしても充分そのハンダを保持できる。
このように、パッド列A、Bの端部に位置するパッド
2a、2pを各々対応するパッド列A、又はBの配列方向
A′、B′に延設したパターン形状とすることにより、
ハンダ付けの際ハンダごてに多量に残るハンダをハンダ
ブリッヂ等を生じさせることなくパッド2a、又は2pに保
持できる。
また、このパッド2a、2pの延設部分にスルーホール
8、9を形成することにより、従来形成していたパッド
からスルーホールまでのパターン配線を削除できる。し
たがって、従来パッドからスルーホールのランド部間に
形成されたパターン配線により生じていたインダクタン
スの増加によるノイズや回路の誤動作を防止できる。
また、スルーホール8、9のランド部8′、9′では
パッド2a、2pとメッキ層10間に発生するクラック等によ
り断線不良が生じ易いが、本実施例の如くパッド2a、2p
の延設部2a′、2p′(スルーホール8及び9上)に充分
なハンダが載ることにより、上述の断線不良を防止でき
る。
尚、本実施例では片側に8端子を有するデュアルタイ
プのIC6について説明したが、上記端子数に限るわけで
はなく、またデュアルタイプのICに限らずダブルデュア
ルタイプ、フラットタイプの集積回路素子でも同様に実
施できる。
また、本実施例の多層プリント板は内層されるパター
ン配線が給電パターン4′及び接地パターン5′の2層
の場合について説明したが、3層、4層、・・・の内層
パターンを有する多層プリント板であっても実施でき、
さらに給電パターン4′や接地パターン5′が他面に形
成されている場合でも実施できる。
〔考案の効果〕
以上詳細に説明したように本考案によれば、集積回路
素子の電源供給端子がハンダ付けされるパッドをパッド
列の配列方向に長く延設し、その延設部にスルーホール
を設けたので従来のようにインダクタンスを増加させる
パターン配線を設ける必要がなく、ノイズの発生を防止
し、回路の誤動作を防止できる。
また、スルーホールが上述のパッドの延設部に形成さ
れ、しかもその部分に充分なハンダが付着する為、スル
ーホールのランド部に発生し易い断線を防止できる。
【図面の簡単な説明】
第1図は一実施例の多層プリント板のスルーホール部の
断面図。 第2図は一実施例の多層プリント板の斜視図、 第3図は一実施例の多層プリント板にICを取り付ける状
態を示す図である。 1……多層プリント板、2……パターン配線、2a〜2p…
…パッド、4……給電パターン、5……接地パターン、
6……IC、6a〜6p……端子、8、9……スルーホール、
10……メッキ層、A、B……パッド列、A′、B′……
矢印方向.

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項1】多数の端子が所定ピッチで列状に配設され
    た集積回路素子を実装する多層プリント板において、前
    記集積回路素子の端子位置に対応する位置に形成された
    パッド列と、該パッド列のなかで末端のパッドは前記パ
    ッド列の延長方向に所定幅延長されたパッドパターンを
    有し、該パッドパターンにはスルーホールが形成され、
    前記多層プリント板内又は他面に形成されたパターンと
    電気的に接続されていることを特徴とする多層プリント
    板。
  2. 【請求項2】前記パッドパターンは不用半田除去用パッ
    ドであることを特徴とする請求項1記載の多層プリント
    板。
JP1990086209U 1990-08-16 1990-08-16 多層プリント板 Expired - Fee Related JPH08779Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1990086209U JPH08779Y2 (ja) 1990-08-16 1990-08-16 多層プリント板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1990086209U JPH08779Y2 (ja) 1990-08-16 1990-08-16 多層プリント板

Publications (2)

Publication Number Publication Date
JPH0444177U JPH0444177U (ja) 1992-04-15
JPH08779Y2 true JPH08779Y2 (ja) 1996-01-10

Family

ID=31817758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1990086209U Expired - Fee Related JPH08779Y2 (ja) 1990-08-16 1990-08-16 多層プリント板

Country Status (1)

Country Link
JP (1) JPH08779Y2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5429055A (en) * 1977-08-09 1979-03-03 Shindo Denshi Kougiyou Kk Method of making print wiring substrate
JPS56148840A (en) * 1980-04-22 1981-11-18 Citizen Watch Co Ltd Mounting structure for ic
JPS61182096U (ja) * 1985-05-07 1986-11-13
JPS62184774U (ja) * 1986-05-15 1987-11-24
JPS6379064U (ja) * 1986-11-11 1988-05-25
JPS6437079U (ja) * 1987-08-31 1989-03-06
JPH0216035A (ja) * 1988-07-05 1990-01-19 Kubota Ltd 不等直径穴付frp成形品の製造法

Also Published As

Publication number Publication date
JPH0444177U (ja) 1992-04-15

Similar Documents

Publication Publication Date Title
US6509530B2 (en) Via intersect pad for electronic components and methods of manufacture
JP3111053B2 (ja) 一次スルー・ホールおよび二次スルー・ホールを有する多層回路板
US5095407A (en) Double-sided memory board
US5083237A (en) Electronic parts and electronic device incorporating the same
JPH05198732A (ja) 集積回路モジュールの機能を変更する方法および装置
EP0204004B1 (en) Wiring structure of a terminal circuit
TW480691B (en) Printed-circuit board and method of mounting electric components thereon
JPH08779Y2 (ja) 多層プリント板
JP2642922B2 (ja) プリント配線基板
JP2789406B2 (ja) 回路基板
JPH07183627A (ja) 部品実装プリント基板
JP2715945B2 (ja) ボールグリッドアレイパッケージの実装構造
US20040055782A1 (en) Surface-mounting type electronic circuit unit having no melting of solder attaching electric part thereto
JPH05102621A (ja) 導電パターン
JP2000244128A (ja) 多層プリント配線基板及びそれを用いたチップ型3端子ノイズフィルタの実装構造
JP2004327605A (ja) プリント基板の接続構造
JPH0231800Y2 (ja)
JP2817715B2 (ja) ボールグリッドアレイ型回路基板
JP2522585Y2 (ja) ドーナツ型ジヤンパ線ユニツト
JPH06314885A (ja) プリント多層配線基板モジュール
JPS62208691A (ja) 両面実装型混成集積回路
JPS62132396A (ja) チツプ部品の実装方法
KR20060103735A (ko) 저항을 갖는 인쇄회로기판
JPH06216477A (ja) 配線基板及びこれを用いた電子回路装置
JPS6010799A (ja) 電子回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees