JPS62132396A - チツプ部品の実装方法 - Google Patents
チツプ部品の実装方法Info
- Publication number
- JPS62132396A JPS62132396A JP27267285A JP27267285A JPS62132396A JP S62132396 A JPS62132396 A JP S62132396A JP 27267285 A JP27267285 A JP 27267285A JP 27267285 A JP27267285 A JP 27267285A JP S62132396 A JPS62132396 A JP S62132396A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- mounting
- solder
- chip component
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔］既要〕
他の実装部品に隣接してチップ部品を、プリント板に半
田付は実装するにあたり、半田付けする前に、チップ部
品の実装位置と他の実装部品の実装位置との間に、レジ
ストよりなる遮断帯を印刷形成して設けることにより、
チップ部品の電極と他の実装部品の導体部とが、半田ブ
リッジにより短絡することを阻止する。
田付は実装するにあたり、半田付けする前に、チップ部
品の実装位置と他の実装部品の実装位置との間に、レジ
ストよりなる遮断帯を印刷形成して設けることにより、
チップ部品の電極と他の実装部品の導体部とが、半田ブ
リッジにより短絡することを阻止する。
本発明は、チップ部品の半田付は実装方法の改良に関す
る。
る。
電子装置の小形化、高速化の要求に伴い、合成樹脂を主
材とする基板、またはセラミックを基板としたプリント
板に高密度に半導体部品、チ・ノブ部品（例えばコンデ
ンサ、抵抗体等）等を近接して実装することが行われる
ようになっている。
材とする基板、またはセラミックを基板としたプリント
板に高密度に半導体部品、チ・ノブ部品（例えばコンデ
ンサ、抵抗体等）等を近接して実装することが行われる
ようになっている。
このようなチップ部品は、その電極をプリント板の対応
する導体パターンに半田付けすることにより、導体パタ
ーンと電極とを電気的に接続し、機械的には固着する構
造となっている。
する導体パターンに半田付けすることにより、導体パタ
ーンと電極とを電気的に接続し、機械的には固着する構
造となっている。
この際、半田ブリッジにより、チップ部品の電極と、他
の実装部品の導体部とが短絡する恐れがあり、このこと
に留意する必要がある。
の実装部品の導体部とが短絡する恐れがあり、このこと
に留意する必要がある。
第３図は従来のチップ部品の実装手段を示す平面図、第
４図は従来手段による（ａ）は第３図の鎖線Ｘ−Ｘ部分
の側断面図、（ｂ）は第３図の鎖線Ｙ−Ｙ部分の側断面
図であって、チップ部品１は、セラミックを構成素材の
主要な構成要素した平角板状の小形の部品本体２と、部
品本体２０対向する側面、及び稜線につながる裏面に短
冊形に、対向して膜形成された一対の電極３とより構成
されている。
４図は従来手段による（ａ）は第３図の鎖線Ｘ−Ｘ部分
の側断面図、（ｂ）は第３図の鎖線Ｙ−Ｙ部分の側断面
図であって、チップ部品１は、セラミックを構成素材の
主要な構成要素した平角板状の小形の部品本体２と、部
品本体２０対向する側面、及び稜線につながる裏面に短
冊形に、対向して膜形成された一対の電極３とより構成
されている。
なお、図示例のチップ部品はチップ形抵抗体であって、
部品本体２の上面に抵抗膜２ａを設けである。
部品本体２の上面に抵抗膜２ａを設けである。
プリント板５の実装面には、それぞれの電極３に対応し
て、導体パターン６Ａ、 ６Ｂを対向して形成し、その
端末部分は、部品本体２の裏面に形成された電極３の部
分の形状に、はぼ等しい短冊形に形成しである。
て、導体パターン６Ａ、 ６Ｂを対向して形成し、その
端末部分は、部品本体２の裏面に形成された電極３の部
分の形状に、はぼ等しい短冊形に形成しである。
そして、２つのチップ部品１を近接して半田付は実装す
るために、上記の導体パターン６Ａ、 ６Ｂを近接して
並設しである。
るために、上記の導体パターン６Ａ、 ６Ｂを近接して
並設しである。
また、プリント＋Ｎ ５の実装面には、チップ部品を囲
むような角形の実装位置指示マーク４を、例えば白色の
レジストインクでスクリーン印刷して、それぞれのチッ
プ部品１の実装位置を表示しである。なお、この実装位
置指示マーク４の厚さは３５μｍ程度である。
むような角形の実装位置指示マーク４を、例えば白色の
レジストインクでスクリーン印刷して、それぞれのチッ
プ部品１の実装位置を表示しである。なお、この実装位
置指示マーク４の厚さは３５μｍ程度である。
このようなチップ部品１を、それぞれの電極３と対応す
る導体パターン６／ｊ、、、 ６Ｂとを半田付けして、
プリント板５に実装する従来の方法は、下記のようであ
る。
る導体パターン６／ｊ、、、 ６Ｂとを半田付けして、
プリント板５に実装する従来の方法は、下記のようであ
る。
まず、プリント板５の導体パターン６＾、 ６Ｂの間か
、または、部品本体２の裏面の電極３間のいずれか一方
に、接着剤（例えばエポキシ樹脂系接着剤）７を塗布す
る。
、または、部品本体２の裏面の電極３間のいずれか一方
に、接着剤（例えばエポキシ樹脂系接着剤）７を塗布す
る。
そして、それぞれの電極３が対応する導体パターン６Ａ
、 ６１１に密接するように、チップ部品１をプリント
板５に押圧して、接着剤７によりチップ部品ｌをプリン
ト板５に仮固着する。
、 ６１１に密接するように、チップ部品１をプリント
板５に押圧して、接着剤７によりチップ部品ｌをプリン
ト板５に仮固着する。
このことにより、実装面が下側になるようにプリント板
５をひっくり返しても、チップ部品１は落下しない。
５をひっくり返しても、チップ部品１は落下しない。
次に、実装面を下側にして、チップ部品１を含めて実装
面まで、溶融半田槽にディップして半田付げするとか、
或いは、溶融半田が流出している半田槽に浸漬し所謂半
田フローにより半田付けしている。
面まで、溶融半田槽にディップして半田付げするとか、
或いは、溶融半田が流出している半田槽に浸漬し所謂半
田フローにより半田付けしている。
上述のように半田付は実装すると、導体パターン６Ａ、
６Ｂ以外のプリント板５の面、及び電極３以外の部品
本体２の表面は、半田の濡れ性が殆どないので、半田が
付着しない。したがって、電極３と対応する導体パター
ン６Ａ、６Ｂのみに半田８が付着し、チップ部品ｌはプ
リント板５に半田付は実装される。
６Ｂ以外のプリント板５の面、及び電極３以外の部品
本体２の表面は、半田の濡れ性が殆どないので、半田が
付着しない。したがって、電極３と対応する導体パター
ン６Ａ、６Ｂのみに半田８が付着し、チップ部品ｌはプ
リント板５に半田付は実装される。
このような実装方法は、多数のチップ部品を同時に、且
つ容易に半田付は実装することができるという利点があ
る。
つ容易に半田付は実装することができるという利点があ
る。
上記従来の実装手段は、２つのチップ部品１の間隔が比
較的大きい場合には問題がない。
較的大きい場合には問題がない。
しかし、近年の如くにチップ部品１の相互距離。
或いは他の実装部品との距離を小さくして、近接し実装
することが要求された場合には、第４図（ｂ）のように
、並列実装した２つチップ部品ｌの近接した電極３間が
、半田８０表面張力等により繋がり、所謂半田ブリッジ
９により短絡するという問題点がある。
することが要求された場合には、第４図（ｂ）のように
、並列実装した２つチップ部品ｌの近接した電極３間が
、半田８０表面張力等により繋がり、所謂半田ブリッジ
９により短絡するという問題点がある。
上記従来の問題点を解決するため本発明方法は、第１図
、第２図に示すように、２つのチップ部品１を近接して
、プリント板５に半田付は実装するにあたり、一方のチ
ップ部品ｌの実装位置と、他方のチップ部品１の実装位
置との間に、予め、所望の高さのレジストよりなるレジ
スト遮断帯１０を多層に印刷形成して設け、プリント板
５の所定の位置に、接着剤でそれぞれのチップ部品１を
仮固着する。
、第２図に示すように、２つのチップ部品１を近接して
、プリント板５に半田付は実装するにあたり、一方のチ
ップ部品ｌの実装位置と、他方のチップ部品１の実装位
置との間に、予め、所望の高さのレジストよりなるレジ
スト遮断帯１０を多層に印刷形成して設け、プリント板
５の所定の位置に、接着剤でそれぞれのチップ部品１を
仮固着する。
その後、プリント板５の実装面を下側にして、半田槽に
浸漬して、電極３と導体パターン６Ａ、 ６１１とを半
田付けするようにしたものである。
浸漬して、電極３と導体パターン６Ａ、 ６１１とを半
田付けするようにしたものである。
上記本発明方法によれば、近接して並列した２つのチッ
プ部品１の間には、多層に印刷された所望の高さで、レ
ジストよりなる遮断帯１０が設けられている。したがっ
て、半田の表面張力は、このレジストよりなる遮断帯１
０を乗り越える程強くなくて、半田ブリッジの発生が阻
止される。
プ部品１の間には、多層に印刷された所望の高さで、レ
ジストよりなる遮断帯１０が設けられている。したがっ
て、半田の表面張力は、このレジストよりなる遮断帯１
０を乗り越える程強くなくて、半田ブリッジの発生が阻
止される。
即ち、隣接するチップ部品ｌ、或いは他の実装部品と短
絡する恐れがない。
絡する恐れがない。
Ｃ実施例〕
以下図示実施例により、本発明方法を具体的に説明する
。なお、全図を通じて同一符号は同一対象物を示す。
。なお、全図を通じて同一符号は同一対象物を示す。
第１図は本発明方法の１実施例の平面図、第２図は第１
図に示す鎖線Ｙ−Ｙ部分の側断面図であって、２つのチ
ップ部品１を近接して並列に実装するために、合成樹脂
を主材とする基板、またはセラミックを基板としたプリ
ント板５の実装面には、一方のチップ部品１のそれぞれ
の電極３に対応して、一対の導体パターン６Ａ、 ６Ｂ
を対向して設け、他方のチップ部品１に対応して、他の
一対の導体パターン６Ａ、 ６Ｂを並列して設けである
。
図に示す鎖線Ｙ−Ｙ部分の側断面図であって、２つのチ
ップ部品１を近接して並列に実装するために、合成樹脂
を主材とする基板、またはセラミックを基板としたプリ
ント板５の実装面には、一方のチップ部品１のそれぞれ
の電極３に対応して、一対の導体パターン６Ａ、 ６Ｂ
を対向して設け、他方のチップ部品１に対応して、他の
一対の導体パターン６Ａ、 ６Ｂを並列して設けである
。
なお、それぞれの導体パターンの端末部分は、部品本体
２の裏面に形成された電極３の部分の形状に、はぼ等し
い短冊形に形成しである。
２の裏面に形成された電極３の部分の形状に、はぼ等し
い短冊形に形成しである。
また、プリント板５の実装面には、それぞれのチップ部
品１を囲むような角形で、厚さが例えば３５μｍ程度の
実装位置指示マーク４を、例えば白色のレジストインク
でスクリーン印刷して、それぞれのチップ部品１の実装
位置を表示しである。
品１を囲むような角形で、厚さが例えば３５μｍ程度の
実装位置指示マーク４を、例えば白色のレジストインク
でスクリーン印刷して、それぞれのチップ部品１の実装
位置を表示しである。
この実装位置指示マーク４の各辺のうち、２つのチップ
部品ｌの間に設けた辺は、特に多層にスクリーン印刷し
て所望の高さく例えばｌ龍程度）のレジストよりなる遮
断帯１０を設けである。
部品ｌの間に設けた辺は、特に多層にスクリーン印刷し
て所望の高さく例えばｌ龍程度）のレジストよりなる遮
断帯１０を設けである。
上述のようにレジストよりなる遮断帯１０を設けたプリ
ント板５にチップ部品ｌを半田付は実装するには、導体
パターン６Ａ、 ６Ｂの間か、または、部品本体２の裏
面の電極３間のいずれか一方に、接着剤（例えばエポキ
シ樹脂系接着剤）を塗布する。
ント板５にチップ部品ｌを半田付は実装するには、導体
パターン６Ａ、 ６Ｂの間か、または、部品本体２の裏
面の電極３間のいずれか一方に、接着剤（例えばエポキ
シ樹脂系接着剤）を塗布する。
そして、それぞれの電極３が対応する導体パターン６Ａ
、 ６Ｂに密接するように、チップ部品１をプリント板
５０こ押圧して、チップ部品Ｉをプリント板５に仮固着
する。
、 ６Ｂに密接するように、チップ部品１をプリント板
５０こ押圧して、チップ部品Ｉをプリント板５に仮固着
する。
次に、実装面を下側にして、チップ部品１を含めて実装
面まで、溶融半田槽にディップして半田付けするとか、
或いは、溶融半田が流出している半田槽に浸漬し所謂半
田フローにより半田付けする。
面まで、溶融半田槽にディップして半田付けするとか、
或いは、溶融半田が流出している半田槽に浸漬し所謂半
田フローにより半田付けする。
上述のように半田付は実装すると、レジストよりなる遮
断帯１０は、半田の濡れ性が殆どないので、半田が付着
することがなく、また、半田の表面張力は、このレジス
トよりなる遮断帯１０を乗り越える程強くないので、半
田ブリッジの発生が阻止され、隣接するチップ部品１が
短絡することがない。
断帯１０は、半田の濡れ性が殆どないので、半田が付着
することがなく、また、半田の表面張力は、このレジス
トよりなる遮断帯１０を乗り越える程強くないので、半
田ブリッジの発生が阻止され、隣接するチップ部品１が
短絡することがない。
なお、図示例は実装位置指示マーク４の所望の部分のみ
を、レジストインクを多層に印刷して、遮断帯を設けた
ものであるが、このレジストよりなる遮断帯は、レジス
トインクに限定されるものでなく、例えば合成樹脂を主
材とする積層プリント板の表面に塗布する絶縁レジスｌ
−を多層に印刷して設けることができる。
を、レジストインクを多層に印刷して、遮断帯を設けた
ものであるが、このレジストよりなる遮断帯は、レジス
トインクに限定されるものでなく、例えば合成樹脂を主
材とする積層プリント板の表面に塗布する絶縁レジスｌ
−を多層に印刷して設けることができる。
さらにまた、近接配置するチップ部品間のみでなく、チ
ップ部品に近接して配置する他の実装部品、例えばリー
ドを備えたＬＳＩ等に適用して効果がある。
ップ部品に近接して配置する他の実装部品、例えばリー
ドを備えたＬＳＩ等に適用して効果がある。
以上説明したように本発明方法は、他の実装部品に隣接
してチップ部品を、プリント板に半田付は実装するにあ
たり、半田付けする前に、チップ部品の実装位置と他の
実装部品の実装位置との間に、レジストよりなる遮断帯
を印刷形成して設ける方法であって、チップ部品の電極
と他の実装部品の導体部とが、半田ブリッジにより短絡
するごとがないという、優れた効果がある。
してチップ部品を、プリント板に半田付は実装するにあ
たり、半田付けする前に、チップ部品の実装位置と他の
実装部品の実装位置との間に、レジストよりなる遮断帯
を印刷形成して設ける方法であって、チップ部品の電極
と他の実装部品の導体部とが、半田ブリッジにより短絡
するごとがないという、優れた効果がある。
第１図は本発明方法の１実施例の平面図、第２図は第１
図に示す鎖線Ｙ−Ｙ部分の側断面図、 第３図は従来のチップ部品の実装手段を示す平面図、 第４図は従来手段による ｆａ）は第３図の鎖線Ｘ−Ｘ部分の側断面図、（ｂ）は
第３図の鎖線Ｙ−Ｙ部分の側断面図である。 図において、 ｌはチップ部品、 ２は部品本体、 ３は電極、 ４は実装位置指示マーク、 ５はプリント板、 ６＾、 ６Ｂは導体パターン、 ７は接着剤、 ８は半田、 ９は半田ブリッジ、 １０はレジストよりなる遮断帯をそれぞれ示す。
図に示す鎖線Ｙ−Ｙ部分の側断面図、 第３図は従来のチップ部品の実装手段を示す平面図、 第４図は従来手段による ｆａ）は第３図の鎖線Ｘ−Ｘ部分の側断面図、（ｂ）は
第３図の鎖線Ｙ−Ｙ部分の側断面図である。 図において、 ｌはチップ部品、 ２は部品本体、 ３は電極、 ４は実装位置指示マーク、 ５はプリント板、 ６＾、 ６Ｂは導体パターン、 ７は接着剤、 ８は半田、 ９は半田ブリッジ、 １０はレジストよりなる遮断帯をそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 他の実装部品に隣接してチップ部品（１）を、プリン
ト板（５）に実装するにあたり、 該チップ部品（１）の実装位置と他の実装部品の実装位
置との間に、予め所望に高いレジストよりなる遮断帯（
１０）を印刷形成して設け、 該プリント板（５）の所定の位置に、接着剤で該チップ
部品（１）を仮固着し、 該プリント板（５）の実装面を下側にして、半田槽に浸
漬して、電極（３）面と対応する導体パターン（６Ａ、
６Ｂ）とを半田付けすることを特徴とするチップ部品の
実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27267285A JPS62132396A (ja) | 1985-12-04 | 1985-12-04 | チツプ部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27267285A JPS62132396A (ja) | 1985-12-04 | 1985-12-04 | チツプ部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62132396A true JPS62132396A (ja) | 1987-06-15 |
Family
ID=17517179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27267285A Pending JPS62132396A (ja) | 1985-12-04 | 1985-12-04 | チツプ部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62132396A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0265294A (ja) * | 1988-08-31 | 1990-03-05 | Matsushita Electric Ind Co Ltd | プリント基板 |
| JPH03231486A (ja) * | 1990-02-07 | 1991-10-15 | Nippon Chemicon Corp | 回路装置 |
| JP2020047799A (ja) * | 2018-09-20 | 2020-03-26 | 株式会社明電舎 | プリント基板の構造 |
-
1985
- 1985-12-04 JP JP27267285A patent/JPS62132396A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0265294A (ja) * | 1988-08-31 | 1990-03-05 | Matsushita Electric Ind Co Ltd | プリント基板 |
| JPH03231486A (ja) * | 1990-02-07 | 1991-10-15 | Nippon Chemicon Corp | 回路装置 |
| JP2020047799A (ja) * | 2018-09-20 | 2020-03-26 | 株式会社明電舎 | プリント基板の構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
| JPS61288493A (ja) | 回路基板の部品端子番号表示方法 | |
| JPH07201634A (ja) | セラミックチップ部品 | |
| JPS62132396A (ja) | チツプ部品の実装方法 | |
| JP2789406B2 (ja) | 回路基板 | |
| JPH0563346A (ja) | チツプ型電子部品を搭載した装置 | |
| JPH07183627A (ja) | 部品実装プリント基板 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPS60100496A (ja) | プリント配線板 | |
| JPH0611531Y2 (ja) | 回路基板装置 | |
| JP2528436B2 (ja) | 回路基板装置の製造方法 | |
| JPH06204652A (ja) | プリント回路基板 | |
| JPH01289201A (ja) | チップ抵抗器とその製造方法 | |
| JP2969977B2 (ja) | 多連チップ部品 | |
| JPH04129201A (ja) | チップ抵抗器 | |
| JPS5951589A (ja) | プリント基板 | |
| JPH08779Y2 (ja) | 多層プリント板 | |
| JPH02281648A (ja) | 混成集積回路部品の構造 | |
| JPH04336489A (ja) | プリント基板 | |
| JPS59119794A (ja) | 混成厚膜集積回路 | |
| JP2000124576A (ja) | 回路基板 | |
| JPH05259624A (ja) | プリント配線板およびその製造方法 | |
| JPS63137460A (ja) | 半導体チツプ搭載用プリント配線板 | |
| JPH04303989A (ja) | 厚膜回路基板 |