JPS60100496A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPS60100496A JPS60100496A JP58207810A JP20781083A JPS60100496A JP S60100496 A JPS60100496 A JP S60100496A JP 58207810 A JP58207810 A JP 58207810A JP 20781083 A JP20781083 A JP 20781083A JP S60100496 A JPS60100496 A JP S60100496A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- board
- circuit board
- printed circuit
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、チップ部品やＩＣチップなどが搭載される
ハイブリッドＩＣなどの回路基板を改善したプリント配
線板に関する。
ハイブリッドＩＣなどの回路基板を改善したプリント配
線板に関する。
近年、エレクトロニクスの発展とともに、プリント配線
板加工技術の進歩には目覚ましいものがある。なかでも
、高密度化・小型化・薄型化を目標としたパターン形成
技術の進歩には著しいものがあり、民生用の片面鋼張板
でエツチングレジストをスクリーン印刷する方法におい
ても、線間１００μｍが達成されようとしている。また
、当初、セラミック板上に薄膜または厚膜で回路形成し
、これにＩＣチップを搭載してボンディングしたものの
総称であったハイブリッド１ｃが、最近では広義に解釈
されて、有機基板上にＩＣデツプを搭載するような用途
をも含むような呼び方がなされている。有機基板上への
ＩＣチップ搭！１＆は、＋１１にチップオンボードと称
して区別される場合もあるが、いずれにせよ、ディスク
リート個別１（１５品のＩＣ化にでって、まずまず高密
度化が図られている。
板加工技術の進歩には目覚ましいものがある。なかでも
、高密度化・小型化・薄型化を目標としたパターン形成
技術の進歩には著しいものがあり、民生用の片面鋼張板
でエツチングレジストをスクリーン印刷する方法におい
ても、線間１００μｍが達成されようとしている。また
、当初、セラミック板上に薄膜または厚膜で回路形成し
、これにＩＣチップを搭載してボンディングしたものの
総称であったハイブリッド１ｃが、最近では広義に解釈
されて、有機基板上にＩＣデツプを搭載するような用途
をも含むような呼び方がなされている。有機基板上への
ＩＣチップ搭！１＆は、＋１１にチップオンボードと称
して区別される場合もあるが、いずれにせよ、ディスク
リート個別１（１５品のＩＣ化にでって、まずまず高密
度化が図られている。
従来、ディスクリート個別部品は、パンチング穴に部品
のリードフレームを挿入し、パンチング穴の裏側からハ
ンダフローして用いられていた。
のリードフレームを挿入し、パンチング穴の裏側からハ
ンダフローして用いられていた。
すなわち、第１図に見るように、ＩＣ部品またはＬＳ１
部品３や１Ｋ（抗部品またＧ、Ｌコンデンザ部品６は、
それぞれそのリード足３’、６’がパン−１−ノブ穴に
挿入され、回路側からハンダフし２−によりハンダ付け
５されて搭載されていた。しかし、プリント回路板上に
仮にめ接着やりフローハンダなどによる固定ができるよ
うな部品、たとえばチッフ部品、ミニモールｒ型ＩＣ，
７ラットハクリ一一ジ型ＩＣまたはＬＳＩが開発され、
実用化されるようになった結果、第２図に見るように、
チップ部品７を回路面２にリフローハンダする搭載法が
一般化してきた。その結果、主にガラスエポキシで製造
された両面銅張積層板では、両面スルーホールを行なっ
て高密度化が図られているが、このスルーホールがメッ
キ工程を必要とするため、コスト・アップの要因となっ
ており、大半が産業用として用いられている。すなわち
、コスト・生産性の面から民生用には不向き゛だと判断
されているのである。従って、民生用では、上記のよう
なＩＣ化部品を片面銅張紙フェノール積層板を使用して
搭載する方法によっているが、高密度化に限りがあるう
え、２種の回路機能を要する場合、２個のプリント配線
板を必要とするため、小型化にも限界がある。
部品３や１Ｋ（抗部品またＧ、Ｌコンデンザ部品６は、
それぞれそのリード足３’、６’がパン−１−ノブ穴に
挿入され、回路側からハンダフし２−によりハンダ付け
５されて搭載されていた。しかし、プリント回路板上に
仮にめ接着やりフローハンダなどによる固定ができるよ
うな部品、たとえばチッフ部品、ミニモールｒ型ＩＣ，
７ラットハクリ一一ジ型ＩＣまたはＬＳＩが開発され、
実用化されるようになった結果、第２図に見るように、
チップ部品７を回路面２にリフローハンダする搭載法が
一般化してきた。その結果、主にガラスエポキシで製造
された両面銅張積層板では、両面スルーホールを行なっ
て高密度化が図られているが、このスルーホールがメッ
キ工程を必要とするため、コスト・アップの要因となっ
ており、大半が産業用として用いられている。すなわち
、コスト・生産性の面から民生用には不向き゛だと判断
されているのである。従って、民生用では、上記のよう
なＩＣ化部品を片面銅張紙フェノール積層板を使用して
搭載する方法によっているが、高密度化に限りがあるう
え、２種の回路機能を要する場合、２個のプリント配線
板を必要とするため、小型化にも限界がある。
この発明は、民生用のプリント配線板をさらに高密度化
・示型化するのに適した両面使用のプリント配線板を提
供することを目的とする。
・示型化するのに適した両面使用のプリント配線板を提
供することを目的とする。
上記目的を達成するために、この発明は、次のように構
成されている。すなわち、両面に別々の機能を備えた回
路パターンが形成されているのである。以下にこれを、
その実施例をあられず図面に基づいて詳しく述べる。
成されている。すなわち、両面に別々の機能を備えた回
路パターンが形成されているのである。以下にこれを、
その実施例をあられず図面に基づいて詳しく述べる。
第３図は、この発明にかかるプリン１−配線様の応用の
一例を示すものであって、基板１′は、紙フェノール積
層板よりなる。Ｍｉ層板の成形は、ガラスエポキシ両面
銅張板と同槌の技術で達成することができる。その」二
、従来の紙フェノール積層板に要求されるパンチングの
ための常温打抜き特性などが要求されないため、可塑成
分を減少して耐熱性の高い積層板が形成される。なお、
積層板の構成はこれに限定するものではない。
一例を示すものであって、基板１′は、紙フェノール積
層板よりなる。Ｍｉ層板の成形は、ガラスエポキシ両面
銅張板と同槌の技術で達成することができる。その」二
、従来の紙フェノール積層板に要求されるパンチングの
ための常温打抜き特性などが要求されないため、可塑成
分を減少して耐熱性の高い積層板が形成される。なお、
積層板の構成はこれに限定するものではない。
この基板１′の両面には、エラチンブレジスｌが塗布さ
れ、エツチングにより銅回路２が形成されている。基板
の両面には、チップ部品７がハンダ付け５されており、
また、ＩＣチップ８が金ワイヤーなどで直接ボンディン
グされ、エポキシ樹脂などの封止樹脂９で封止されてい
る。この場合、ＩＣチップ８が基板に形成された凹み内
に搭載されれば、より薄型化が可能となり、樹脂封止の
ために枠体を設置しなくてもすむ。印刷抵抗が必要な場
合は、エツチングレジストによりスクリーン印刷され、
さらにソルダーレジストが塗布されなければならない（
ソルダーレジスト部は図示せず）。
れ、エツチングにより銅回路２が形成されている。基板
の両面には、チップ部品７がハンダ付け５されており、
また、ＩＣチップ８が金ワイヤーなどで直接ボンディン
グされ、エポキシ樹脂などの封止樹脂９で封止されてい
る。この場合、ＩＣチップ８が基板に形成された凹み内
に搭載されれば、より薄型化が可能となり、樹脂封止の
ために枠体を設置しなくてもすむ。印刷抵抗が必要な場
合は、エツチングレジストによりスクリーン印刷され、
さらにソルダーレジストが塗布されなければならない（
ソルダーレジスト部は図示せず）。
上にみたように、この発明にかかるプリント配線板では
、基板の両面にそれぞれ別の機能を備えた回路が形成さ
れているため、第１図、第２図に見るように、これまで
２枚のプリント配線板が用いられていた用途に対し、一
枚の両面使用で印刷抵抗、チップ部品、ミニモールド型
ＩＣ，フラットパッケージ型ＩＣまたはＬＳＩおよびチ
ップオンボード法によるＩＣチップなどの実装がフルに
行われ、大幅な高密度化が実現される。その結果、家庭
用電化用品などの小型化がより一層可能なものとなる。
、基板の両面にそれぞれ別の機能を備えた回路が形成さ
れているため、第１図、第２図に見るように、これまで
２枚のプリント配線板が用いられていた用途に対し、一
枚の両面使用で印刷抵抗、チップ部品、ミニモールド型
ＩＣ，フラットパッケージ型ＩＣまたはＬＳＩおよびチ
ップオンボード法によるＩＣチップなどの実装がフルに
行われ、大幅な高密度化が実現される。その結果、家庭
用電化用品などの小型化がより一層可能なものとなる。
第１図、第２図は従来例の断面図、第３図は、この発明
の実施例の１ｌＪｉ面図をあられず。 １．１′・・・基板 ２・・・銅回路パターン代理人
弁理士 松 本 武 彦 用「４じν宇市正書（自坑９ １．Ｔ８牛の耘 ＩＩ計ロ５８狛梶Ｔ願第２０７８１０号２、発明の名称 プリント配線板 ３、補正をする者 事件との関係 特許出願人 任 所 大阪府門真市大字門真１０４８番地名 称（５
８３）松下電工株式会社 代表者 （（７１１２１１役小林 郁 ４、代理人 ６、補正の対象 明細書 ７、補正の内容 ＋１１ 明細書第５頁第５行ないし同頁第８行に１エツ
チングレジストにより・・・図示ゼず。）−：とあるを
、「スクリーン印刷される。また、ソルダーレジストが
必要な場合は、これもスクリーン印刷される。」と訂正
する。
の実施例の１ｌＪｉ面図をあられず。 １．１′・・・基板 ２・・・銅回路パターン代理人
弁理士 松 本 武 彦 用「４じν宇市正書（自坑９ １．Ｔ８牛の耘 ＩＩ計ロ５８狛梶Ｔ願第２０７８１０号２、発明の名称 プリント配線板 ３、補正をする者 事件との関係 特許出願人 任 所 大阪府門真市大字門真１０４８番地名 称（５
８３）松下電工株式会社 代表者 （（７１１２１１役小林 郁 ４、代理人 ６、補正の対象 明細書 ７、補正の内容 ＋１１ 明細書第５頁第５行ないし同頁第８行に１エツ
チングレジストにより・・・図示ゼず。）−：とあるを
、「スクリーン印刷される。また、ソルダーレジストが
必要な場合は、これもスクリーン印刷される。」と訂正
する。
Claims (1)
- （１１両面に別々の機能を備えた回路パターンが形成さ
れているプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58207810A JPS60100496A (ja) | 1983-11-05 | 1983-11-05 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58207810A JPS60100496A (ja) | 1983-11-05 | 1983-11-05 | プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60100496A true JPS60100496A (ja) | 1985-06-04 |
Family
ID=16545872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58207810A Pending JPS60100496A (ja) | 1983-11-05 | 1983-11-05 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60100496A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62290590A (ja) * | 1986-06-11 | 1987-12-17 | 大日本印刷株式会社 | Ｉｃカ−ドおよびｉｃカ−ド用ｉｃモジユ−ル |
| JPH01114494A (ja) * | 1987-10-29 | 1989-05-08 | Dainippon Printing Co Ltd | Ｉｃカードおよびｉｃカード用ｉｃモジュール |
| US5337467A (en) * | 1990-11-28 | 1994-08-16 | Fujitsu Limited | Method of producing wire-bonded substrate assembly |
-
1983
- 1983-11-05 JP JP58207810A patent/JPS60100496A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62290590A (ja) * | 1986-06-11 | 1987-12-17 | 大日本印刷株式会社 | Ｉｃカ−ドおよびｉｃカ−ド用ｉｃモジユ−ル |
| JPH01114494A (ja) * | 1987-10-29 | 1989-05-08 | Dainippon Printing Co Ltd | Ｉｃカードおよびｉｃカード用ｉｃモジュール |
| JP2564329B2 (ja) * | 1987-10-29 | 1996-12-18 | 大日本印刷株式会社 | Ｉｃカードおよびｉｃカード用ｉｃモジュール |
| US5337467A (en) * | 1990-11-28 | 1994-08-16 | Fujitsu Limited | Method of producing wire-bonded substrate assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5719749A (en) | Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board | |
| KR19980064661A (ko) | 프린트배선기판과 전자구성부품 | |
| JP2001274556A (ja) | プリント配線板 | |
| JP2004296562A (ja) | 電子部品内蔵基板及びその製造方法 | |
| US6734369B1 (en) | Surface laminar circuit board having pad disposed within a through hole | |
| JPS60100496A (ja) | プリント配線板 | |
| JPH1041631A (ja) | チップ埋め込み構造高密度実装基板の製造方法 | |
| KR20140006771A (ko) | 부품 내장 기판 | |
| JPS60253291A (ja) | 電子部品搭載用基板およびその製造方法 | |
| KR20010062723A (ko) | 프린트기판 및 그 전기부품설치방법 | |
| JPS5987896A (ja) | 多層プリント基板 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JPH0446479B2 (ja) | ||
| JPH0878803A (ja) | プリント配線板およびその製造方法 | |
| KR19990002341A (ko) | 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법 | |
| JPS59217385A (ja) | プリント配線基板 | |
| JPS62132396A (ja) | チツプ部品の実装方法 | |
| JP2874734B2 (ja) | 高周波デバイス用多層配線基板 | |
| JP4015900B2 (ja) | チップ抵抗体を内蔵した多層プリント配線板の製造方法 | |
| JP2810604B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH0231794Y2 (ja) | ||
| JPS60236278A (ja) | 配線用板 | |
| KR100204613B1 (ko) | 인쇄회로기판의 제조방법 | |
| JPH04133394A (ja) | 多層プリント配線板 | |
| JPS60111489A (ja) | 電子部品塔載用基板およびその製造方法 |