JPH02164096A - 多層電子回路基板とその製造方法 - Google Patents
多層電子回路基板とその製造方法Info
- Publication number
- JPH02164096A JPH02164096A JP63320987A JP32098788A JPH02164096A JP H02164096 A JPH02164096 A JP H02164096A JP 63320987 A JP63320987 A JP 63320987A JP 32098788 A JP32098788 A JP 32098788A JP H02164096 A JPH02164096 A JP H02164096A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- electronic circuit
- multilayer
- layer
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000004020 conductor Substances 0.000 claims abstract description 42
- 239000011347 resin Substances 0.000 claims abstract description 23
- 229920005989 resin Polymers 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000010030 laminating Methods 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 239000010931 gold Substances 0.000 abstract description 3
- 229910052737 gold Inorganic materials 0.000 abstract description 3
- 238000007747 plating Methods 0.000 abstract description 2
- 238000010276 construction Methods 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 62
- 238000000034 method Methods 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は広範な電子機器に用いられる多層電子回路基板
とその製造方法に関するものである。
とその製造方法に関するものである。
従来の技術
近年、電子機器の小型軽量化や高性能化に対する要求が
高まるにつれ電子回路の高密度化が必要不可欠の要件に
なっている。
高まるにつれ電子回路の高密度化が必要不可欠の要件に
なっている。
従来、電子回路の高密度化をはかる手段とじて１、発明
の名称 多層電子回路基板とその製造方法 ２、特許請求の範囲 （１）絶縁基板上に所望とする回路導体層を設けたプリ
ント配線基板の所定の位置に回路素子を電気的に接続し
て構成した複数枚の電子回路基板を、少なくともその一
枚は回路素子側を内側に向けて絶縁樹脂層を介して多層
に積層するとともに、前記複数の電子回路基板の回路導
体層を電気的に接続した多層電子回路基板。
の名称 多層電子回路基板とその製造方法 ２、特許請求の範囲 （１）絶縁基板上に所望とする回路導体層を設けたプリ
ント配線基板の所定の位置に回路素子を電気的に接続し
て構成した複数枚の電子回路基板を、少なくともその一
枚は回路素子側を内側に向けて絶縁樹脂層を介して多層
に積層するとともに、前記複数の電子回路基板の回路導
体層を電気的に接続した多層電子回路基板。
（２）回路素子として半導体集積回路素子を用いた ３
、請求項１記載の多層電子回路基板。
、請求項１記載の多層電子回路基板。
（３）回路素子として平面接続型のチップ部品を使用し
、そのチップ部品を導電性樹脂により回路導体層と電気
的に接続した請求項１記載の多層電子回路基板。
、そのチップ部品を導電性樹脂により回路導体層と電気
的に接続した請求項１記載の多層電子回路基板。
（４）絶縁基板の少なくとも一面上に所望とする回路導
体層を設けたプリント配線基板の所定の位置に回路素子
を電気的に接続して電子回路基板はいるいろな方法が実
施されているが、その−例として第３図に示すような多
層プリント配線板を用いた電子回路の高密度化が行われ
ている。
体層を設けたプリント配線基板の所定の位置に回路素子
を電気的に接続して電子回路基板はいるいろな方法が実
施されているが、その−例として第３図に示すような多
層プリント配線板を用いた電子回路の高密度化が行われ
ている。
第３図において１は多層プリント配線板、２は多層プリ
ント配線板１を構成する絶縁基板、３は回路導体層、４
は絶縁層、５は貫通孔、ｅは回路素子、７ははんだであ
る。このような多層電子回路基板は一般にガラスエポキ
シ積層板等の合成樹脂から成る絶縁基板２に例えば銅箔
をエツチングして所望とする回路導体層３を設けたプリ
ント配線板の複数枚を、絶縁性の接着剤４を用いて積層
し、各層の回路導体層３を貫通する貫通孔６の内壁面を
導通化することにより、各層の回路導体層３を電気的に
接続した多層プリント配線板１を用いている。そしてそ
の最外層の回路導体面に小型にパッケージした半導体集
積回路素子やチップ抵抗ＲＦ、、チップコンデンサーな
どの平面接続型のチップ部品などの回路素子６を搭載し
、これらの回路素子６と多層プリント配線板１の回路導
体層３゛とをはんだリフロー法により付着させたはんだ
７により電気的に接続したものである。
ント配線板１を構成する絶縁基板、３は回路導体層、４
は絶縁層、５は貫通孔、ｅは回路素子、７ははんだであ
る。このような多層電子回路基板は一般にガラスエポキ
シ積層板等の合成樹脂から成る絶縁基板２に例えば銅箔
をエツチングして所望とする回路導体層３を設けたプリ
ント配線板の複数枚を、絶縁性の接着剤４を用いて積層
し、各層の回路導体層３を貫通する貫通孔６の内壁面を
導通化することにより、各層の回路導体層３を電気的に
接続した多層プリント配線板１を用いている。そしてそ
の最外層の回路導体面に小型にパッケージした半導体集
積回路素子やチップ抵抗ＲＦ、、チップコンデンサーな
どの平面接続型のチップ部品などの回路素子６を搭載し
、これらの回路素子６と多層プリント配線板１の回路導
体層３゛とをはんだリフロー法により付着させたはんだ
７により電気的に接続したものである。
発明が解決しようとする課題
しかしながらこのような多層電子回路基板は、電子回路
を構成する各種回路素子６は多層プリント配線板１の最
外層、すなわち多層プリント配線板の表裏両面層にのみ
実装され、しかもそれらの回路素子ｅと回路導体層３と
は全てはんだ了により接続されているので、電子回路の
高密度化をはかるにはおのずから限界があると言う問題
があった。
を構成する各種回路素子６は多層プリント配線板１の最
外層、すなわち多層プリント配線板の表裏両面層にのみ
実装され、しかもそれらの回路素子ｅと回路導体層３と
は全てはんだ了により接続されているので、電子回路の
高密度化をはかるにはおのずから限界があると言う問題
があった。
本発明はこのような問題を解決し、高密度化に優れた電
子回路基板を提供することを目的とするものである。
子回路基板を提供することを目的とするものである。
課題を解決するための手段
この目的を解決するために本発明は、絶縁基板上に所望
とする回路導体層を設けたプリント配線板の所定の位置
に回路素子を実装して電気的に接続した複数枚の電子回
路基板を、少なくともその一枚は回路素子側を内側に向
けて絶縁樹脂層を介して多層に積層し、層間の回路導体
層を電気的に接続したものである。
とする回路導体層を設けたプリント配線板の所定の位置
に回路素子を実装して電気的に接続した複数枚の電子回
路基板を、少なくともその一枚は回路素子側を内側に向
けて絶縁樹脂層を介して多層に積層し、層間の回路導体
層を電気的に接続したものである。
作用
これにより電子回路を構成する回路素子が多層プリント
配線板の層間に内蔵され、多層に配置された構造になる
ので電子回路の高密度化が実現されることとなる。
配線板の層間に内蔵され、多層に配置された構造になる
ので電子回路の高密度化が実現されることとなる。
実施例
以下本発明の一実施例を第１図を用いて説明する。
（実施例１）
第１図に本発明の第一の実施例を示しており、第１図に
おいて、８は絶縁基板、９は回路導体層、１０は半導体
集積回路素子（半導体チップ）、１１は金属ワイヤー、
１２はモールド樹脂層、１３は絶縁樹脂層、１４は貫通
孔である。
おいて、８は絶縁基板、９は回路導体層、１０は半導体
集積回路素子（半導体チップ）、１１は金属ワイヤー、
１２はモールド樹脂層、１３は絶縁樹脂層、１４は貫通
孔である。
この実施例によれば、絶縁基板８として耐熱性と耐湿性
に優れたガラスエポキシ基板を使用し、この絶縁基板８
の表面まだは表裏面層に例えば銅箔をエツチングして所
望とする回路導体Ｍ９を形成した複数枚のプリント配線
板を準備し、それぞれのプリント配線板には半導体集積
回路素子（半導体チップ）１０をできるだけ薄く実装し
やすいように例えば座ぐり加工を施して部分的に凹部を
設け、その凹部に第一実施例では半導体集積回路素子１
ｏとしてベアーチップを搭載して固定し、そのアルミ電
極端子と金めっきを施した回路導体層９とをワイヤーボ
ンド法により金線などの金属ワイヤー１１で接続し、さ
らにこのベアーチップ１ｏの周辺部をエポキシ樹脂等の
耐湿性に優れたモールド樹脂層１２で被覆して所定の機
能を有する電子回路基板を構成する。そして、これらの
電子回路基板の複数枚を積層してその間を耐熱性や耐湿
性に優れた絶縁樹脂１３として例えばエポキシ樹脂を使
用し熱プレス法によシ接着し多層に積層することにより
半導体集積回路素子１０が内蔵した多層電子回路基板を
作る。しかる後に層間の回路導体層９を貫通する貫通孔
１４をあけ、その内壁面をスルーホールめっき法等によ
って導通化して各層の回路導体層９を電気的に接続した
多層電子回路基板を構成したものである。
に優れたガラスエポキシ基板を使用し、この絶縁基板８
の表面まだは表裏面層に例えば銅箔をエツチングして所
望とする回路導体Ｍ９を形成した複数枚のプリント配線
板を準備し、それぞれのプリント配線板には半導体集積
回路素子（半導体チップ）１０をできるだけ薄く実装し
やすいように例えば座ぐり加工を施して部分的に凹部を
設け、その凹部に第一実施例では半導体集積回路素子１
ｏとしてベアーチップを搭載して固定し、そのアルミ電
極端子と金めっきを施した回路導体層９とをワイヤーボ
ンド法により金線などの金属ワイヤー１１で接続し、さ
らにこのベアーチップ１ｏの周辺部をエポキシ樹脂等の
耐湿性に優れたモールド樹脂層１２で被覆して所定の機
能を有する電子回路基板を構成する。そして、これらの
電子回路基板の複数枚を積層してその間を耐熱性や耐湿
性に優れた絶縁樹脂１３として例えばエポキシ樹脂を使
用し熱プレス法によシ接着し多層に積層することにより
半導体集積回路素子１０が内蔵した多層電子回路基板を
作る。しかる後に層間の回路導体層９を貫通する貫通孔
１４をあけ、その内壁面をスルーホールめっき法等によ
って導通化して各層の回路導体層９を電気的に接続した
多層電子回路基板を構成したものである。
これによシ半導体集積回路素子１ｏが多層配線の内層に
埋設され、しかも多層に配置された構成になるため高密
度電子回路が実現出来るとともに、半導体集積回路素子
１ｏの耐湿性が著しく向上する効果が得られた。
埋設され、しかも多層に配置された構成になるため高密
度電子回路が実現出来るとともに、半導体集積回路素子
１ｏの耐湿性が著しく向上する効果が得られた。
尚、本実施例では半導体集積回路素子１ｏとプリント配
線板の回路導体層９との接続はワイヤーボンド法により
行ったが、他の接続方法として例えば半導体集積回路素
子１ｏのアルミニウムから成る電極端子部に金やはんだ
等の金属によシバンプと呼ばれる突起状の導体層を設け
これをフェースダウン方式によりその突起状電極端子と
回路導体層９を圧接して直接電気的に接続する方法や、
テープキャリヤー等の方法により回路導体層と電気的に
接続する方法も試みた。
線板の回路導体層９との接続はワイヤーボンド法により
行ったが、他の接続方法として例えば半導体集積回路素
子１ｏのアルミニウムから成る電極端子部に金やはんだ
等の金属によシバンプと呼ばれる突起状の導体層を設け
これをフェースダウン方式によりその突起状電極端子と
回路導体層９を圧接して直接電気的に接続する方法や、
テープキャリヤー等の方法により回路導体層と電気的に
接続する方法も試みた。
（実施例２）
第２図は本発明の第二の実施例を示すものであり、第２
図の各部の名称は第１図と同じであるが、１５は電子回
路を構成する回路素子として用いたチップ抵抗器やチッ
プコンデンサー等の平面接続型のチップ部品、１６はチ
ップ部品１６をプリント配線基板の回路導体層８と電気
的にさせるための導電性接着剤である。
図の各部の名称は第１図と同じであるが、１５は電子回
路を構成する回路素子として用いたチップ抵抗器やチッ
プコンデンサー等の平面接続型のチップ部品、１６はチ
ップ部品１６をプリント配線基板の回路導体層８と電気
的にさせるための導電性接着剤である。
この実施例は、絶縁基板８としてガラスエポキシ基板を
使用し、その表面または表裏面層に例えば銅箔をエツチ
ングして必要な回路導体層９を形成したプリント配線板
を作り、このプリント配線板の所定の位置にチップ抵抗
器や積層型のセラミックチップコンデンサー、チップ型
のフィルムコンデンサー、さらにはチップインダクター
などの平面接続型のチップ部品１６を搭載してその外部
電極端子をプリント配線基板の回路導体層９と銀や銅等
のポリマー系の導電接着剤１６を用いて接着固定させる
ことにより電気的に接続したものである。
使用し、その表面または表裏面層に例えば銅箔をエツチ
ングして必要な回路導体層９を形成したプリント配線板
を作り、このプリント配線板の所定の位置にチップ抵抗
器や積層型のセラミックチップコンデンサー、チップ型
のフィルムコンデンサー、さらにはチップインダクター
などの平面接続型のチップ部品１６を搭載してその外部
電極端子をプリント配線基板の回路導体層９と銀や銅等
のポリマー系の導電接着剤１６を用いて接着固定させる
ことにより電気的に接続したものである。
そして、このチップ部品１６を実装した複数枚のプリン
ト配線板を積み重ねてその間をエポキシ樹脂等の絶縁性
樹脂１３で接着して多層に積層してチップ部品１６を内
蔵させ、しかる後に各層の回路導体層９０貫通孔１４を
あけてその内壁面を無電解めっき等の方法により導通化
することによって各層の回路導体層９を電気的に接続し
、多層電子回路基板を構成したものである。このため、
チップ部品１６を多層配線基板中に内層することにより
信頼性の向上と多層配置により高密度化がはかられるも
のである。
ト配線板を積み重ねてその間をエポキシ樹脂等の絶縁性
樹脂１３で接着して多層に積層してチップ部品１６を内
蔵させ、しかる後に各層の回路導体層９０貫通孔１４を
あけてその内壁面を無電解めっき等の方法により導通化
することによって各層の回路導体層９を電気的に接続し
、多層電子回路基板を構成したものである。このため、
チップ部品１６を多層配線基板中に内層することにより
信頼性の向上と多層配置により高密度化がはかられるも
のである。
この場合、内層に実装されたチップ部品１５は導電性樹
脂１６により回路導体層９と接続されるが、最外層に実
装するチップ部品１６ははんだ付は方法により接続して
もよい。
脂１６により回路導体層９と接続されるが、最外層に実
装するチップ部品１６ははんだ付は方法により接続して
もよい。
尚、本実施例ではプリント配線板を構成する絶縁基板８
としてガラスエポキシ基板を使用したが、他の実施例で
は絶縁基板８として紙フエノール樹脂や、ポリエステル
樹脂、ポリイミド樹脂等を使用し、これらの基板上に回
路導体層９を銀や銅等のポリマー系の導電性樹脂１６を
用いてスクリーン印刷法により回路図形状に塗布して導
電性樹脂１６が硬化しない状態で所定の位置に平面接続
型のチップ部品１５を搭載した後で導電性樹脂１６を焼
き付は硬化させる方法により各層の電子回路基板を構成
する方法も試みた。この方法により安価で製造工程の簡
略化がはかれる効果が得られた。
としてガラスエポキシ基板を使用したが、他の実施例で
は絶縁基板８として紙フエノール樹脂や、ポリエステル
樹脂、ポリイミド樹脂等を使用し、これらの基板上に回
路導体層９を銀や銅等のポリマー系の導電性樹脂１６を
用いてスクリーン印刷法により回路図形状に塗布して導
電性樹脂１６が硬化しない状態で所定の位置に平面接続
型のチップ部品１５を搭載した後で導電性樹脂１６を焼
き付は硬化させる方法により各層の電子回路基板を構成
する方法も試みた。この方法により安価で製造工程の簡
略化がはかれる効果が得られた。
以上説明した（実施例１，２）では半導体集積回路素子
１０および平面接続型のチップ部品１６をそれぞれ個別
に多層配線板に内蔵して実装したものであるが本発明で
は半導体集積回路素子と平面接続型のチップ部品を混載
して多層に配置されるように実装してもよい。そうする
ことによシさらに高機能化された高密度電子回路装置が
実現できることとなる。
１０および平面接続型のチップ部品１６をそれぞれ個別
に多層配線板に内蔵して実装したものであるが本発明で
は半導体集積回路素子と平面接続型のチップ部品を混載
して多層に配置されるように実装してもよい。そうする
ことによシさらに高機能化された高密度電子回路装置が
実現できることとなる。
発明の効果
以上の説明から明らかなように本発明による多層電子回
路基板は、絶縁基板の主面上に所望とする回路導体層を
設けたプリント配線板に半導体集積回路素子やチップ抵
抗器やチップコンデンサー等の平面接続型の回路素子を
接続して構成した複数枚の電子回路基板を、少なくとも
一枚はその回路素子側を内側にして絶縁樹脂層を介して
多層に接着積層することにより、各種の回路素子を多層
配線基板の内層に内蔵し、層間の回路導体層を電気的に
接続した構造であシ、電子回路を構成する各種の回路素
子が多層基板の内層に実装され多層に配置されるので、
電子回路の高密度化が実現できるとともに、回路素子の
内層化により電子回路の高信頼化がはかれるなど“の効
果が得られるものである。
路基板は、絶縁基板の主面上に所望とする回路導体層を
設けたプリント配線板に半導体集積回路素子やチップ抵
抗器やチップコンデンサー等の平面接続型の回路素子を
接続して構成した複数枚の電子回路基板を、少なくとも
一枚はその回路素子側を内側にして絶縁樹脂層を介して
多層に接着積層することにより、各種の回路素子を多層
配線基板の内層に内蔵し、層間の回路導体層を電気的に
接続した構造であシ、電子回路を構成する各種の回路素
子が多層基板の内層に実装され多層に配置されるので、
電子回路の高密度化が実現できるとともに、回路素子の
内層化により電子回路の高信頼化がはかれるなど“の効
果が得られるものである。
第１図と第２図は本発明の第１．第２の実施例の多層電
子回路基板の要部断面図、第３図は従来の多層電子回路
基板の要部断面図である。 ８・・・・・・絶縁基板、９・・・・・・回路導体層、
１０・・・・・・半導体集積回路素子（半導体チップ）
、１１・・・・・・金属ワイヤー、１２・・・・・・モ
ールド樹脂、１３・・・・・・絶縁樹脂層、１４・・・
・・・貫通孔、１５・・・・・・チップ部品、１６・・
・・・・導電性接着剤。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名８・
−絶縁基板 ９−回路講イ本層 Ｉ３・・−絶 縁樹隆２層 Ｉ４−貫通ゴし Ｉ５− テッ７°節品 ｔ６−４電・生衝膳 第１図 第３図 図 ８− 絶縁基板 ｑ゛°°凹訃導体層 ｔｏ −半導体Ｓ積ｌｌ！１Ｎ！了 （＋埠イ本テソ７゛ン ｊｆ・−８屓フイヤー １２− モールド樹脂屑 １３− 地球ｔＭＩ層 １４・−貫 ｆ山＝コし
子回路基板の要部断面図、第３図は従来の多層電子回路
基板の要部断面図である。 ８・・・・・・絶縁基板、９・・・・・・回路導体層、
１０・・・・・・半導体集積回路素子（半導体チップ）
、１１・・・・・・金属ワイヤー、１２・・・・・・モ
ールド樹脂、１３・・・・・・絶縁樹脂層、１４・・・
・・・貫通孔、１５・・・・・・チップ部品、１６・・
・・・・導電性接着剤。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名８・
−絶縁基板 ９−回路講イ本層 Ｉ３・・−絶 縁樹隆２層 Ｉ４−貫通ゴし Ｉ５− テッ７°節品 ｔ６−４電・生衝膳 第１図 第３図 図 ８− 絶縁基板 ｑ゛°°凹訃導体層 ｔｏ −半導体Ｓ積ｌｌ！１Ｎ！了 （＋埠イ本テソ７゛ン ｊｆ・−８屓フイヤー １２− モールド樹脂屑 １３− 地球ｔＭＩ層 １４・−貫 ｆ山＝コし
Claims (5)
- （１）絶縁基板上に所望とする回路導体層を設けたプリ
ント配線基板の所定の位置に回路素子を電気的に接続し
て構成した複数枚の電子回路基板を、少なくともその一
枚は回路素子側を内側に向けて絶縁樹脂層を介して多層
に積層するとともに、前記複数の電子回路基板の回路導
体層を電気的に接続した多層電子回路基板。 - （２）回路素子として半導体集積回路素子を用いた請求
項１記載の多層電子回路基板。 - （３）回路素子として平面接続型のチップ部品を使用し
、そのチップ部品を導電性樹脂により回路導体層と電気
的に接続した請求項１記載の多層電子回路基板。 - （４）絶縁基板の少なくとも一面上に所望とする回路導
体層を設けたプリント配線基板の所定の位置に回路素子
を電気的に接続して電子回路基板を構成し、この電子回
路基板を、少なくとも一枚は回路素子側を内側に向けて
複数枚を絶縁樹脂層を介して多層に接着積層し、その後
複数の電子回路基板間の回路導体層を電気的に接続する
ことを特徴とする多層電子回路基板の製造方法。 - （５）内層の電子回路を構成するプリント配線基板の回
路導体層を導電性樹脂を使用して形成し、平面接続型の
チップ部品との接続も導電性樹脂を使用した請求項４記
載の多層電子回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63320987A JPH02164096A (ja) | 1988-12-19 | 1988-12-19 | 多層電子回路基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63320987A JPH02164096A (ja) | 1988-12-19 | 1988-12-19 | 多層電子回路基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02164096A true JPH02164096A (ja) | 1990-06-25 |
Family
ID=18127518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63320987A Pending JPH02164096A (ja) | 1988-12-19 | 1988-12-19 | 多層電子回路基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02164096A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05192519A (ja) * | 1992-01-18 | 1993-08-03 | Ngk Insulators Ltd | 固液分離装置 |
| EP0574207A3 (en) * | 1992-06-08 | 1994-01-12 | Nippon CMK Corp. | Multilayer printed circuit board and method for manufacturing the same |
| JP2005142178A (ja) * | 2003-11-04 | 2005-06-02 | Cmk Corp | 電子部品内蔵多層プリント配線板 |
| EP1555862A2 (en) * | 2004-01-19 | 2005-07-20 | Nitto Denko Corporation | Process for producing circuit board having built-in electronic part |
| WO2022124262A1 (ja) * | 2020-12-09 | 2022-06-16 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
-
1988
- 1988-12-19 JP JP63320987A patent/JPH02164096A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05192519A (ja) * | 1992-01-18 | 1993-08-03 | Ngk Insulators Ltd | 固液分離装置 |
| JPH0817899B2 (ja) * | 1992-01-18 | 1996-02-28 | 日本碍子株式会社 | 固液分離装置 |
| EP0574207A3 (en) * | 1992-06-08 | 1994-01-12 | Nippon CMK Corp. | Multilayer printed circuit board and method for manufacturing the same |
| JP2005142178A (ja) * | 2003-11-04 | 2005-06-02 | Cmk Corp | 電子部品内蔵多層プリント配線板 |
| EP1555862A2 (en) * | 2004-01-19 | 2005-07-20 | Nitto Denko Corporation | Process for producing circuit board having built-in electronic part |
| EP1555862A3 (en) * | 2004-01-19 | 2007-08-08 | Nitto Denko Corporation | Process for producing circuit board having built-in electronic part |
| WO2022124262A1 (ja) * | 2020-12-09 | 2022-06-16 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5719749A (en) | Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board | |
| KR101076061B1 (ko) | 3차원의 모든 유기체 배선 구조들을 제조하기 위한 방법 | |
| KR100517009B1 (ko) | 다층배선기판및이의제조방법 | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH04283987A (ja) | 電子回路装置とその製造方法 | |
| JPH057057A (ja) | フレキシブル配線基板 | |
| JP2715934B2 (ja) | 多層印刷配線基板装置及びその製造方法 | |
| JPH04356998A (ja) | マルチチップモジュール | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JPH1093240A (ja) | 多層配線板および多層配線板の製造方法 | |
| JPH08191186A (ja) | 多層配線基板 | |
| JPH11163522A (ja) | 多層配線基板およびその製造方法 | |
| JPH0671144B2 (ja) | 多層高密度実装モジュール | |
| JP4782354B2 (ja) | チップ抵抗器及びその製造方法 | |
| JPH06124850A (ja) | 積層複合電子部品 | |
| JPH03280496A (ja) | 多層基板の電子部品実装構造及びその実装方法 | |
| JPH05259376A (ja) | 半導体装置 | |
| KR920005952Y1 (ko) | 반도체장치 | |
| JPH01173777A (ja) | 積層型集積回路モジュール | |
| JPH02114697A (ja) | 混成集積回路装置 | |
| JPS5994856A (ja) | 複合回路装置とその実装方法 | |
| JP2874734B2 (ja) | 高周波デバイス用多層配線基板 | |
| JPH03136396A (ja) | 電子回路部品とその製造方法及び電子回路装置 | |
| JPH0278253A (ja) | 多層プラスチックチップキャリア | |
| JP2525353Y2 (ja) | 半導体装置用回路基板 |