JP2642922B2 - プリント配線基板 - Google Patents
プリント配線基板Info
- Publication number
- JP2642922B2 JP2642922B2 JP59136855A JP13685584A JP2642922B2 JP 2642922 B2 JP2642922 B2 JP 2642922B2 JP 59136855 A JP59136855 A JP 59136855A JP 13685584 A JP13685584 A JP 13685584A JP 2642922 B2 JP2642922 B2 JP 2642922B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- holes
- mounting
- mounting electrode
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、たとえば表面と裏面に形成された配線パタ
ーンをスルーホールによつて電気的に接続するようにし
たプリント配線基板に関し、特にスルーホールに改良を
施し高密度実装を可能にしたプリント配線基板に関す
る。
ーンをスルーホールによつて電気的に接続するようにし
たプリント配線基板に関し、特にスルーホールに改良を
施し高密度実装を可能にしたプリント配線基板に関す
る。
従来、プリント配線基板のスルーホール用の穴加工
は、ドリルによつて行なわれていた。このドリルによる
穴加工は、ドリルの機械的強さの限界から直径0.4〜0.6
mmの加工が量産の限界であるとされている。また、穴間
を2.5mm確保する必要があつたり、たとえば直径0.6mmの
スルーホール用の穴に対しては直径1.0mm程度のランド
を設ける必要があつた。
は、ドリルによつて行なわれていた。このドリルによる
穴加工は、ドリルの機械的強さの限界から直径0.4〜0.6
mmの加工が量産の限界であるとされている。また、穴間
を2.5mm確保する必要があつたり、たとえば直径0.6mmの
スルーホール用の穴に対しては直径1.0mm程度のランド
を設ける必要があつた。
このように従来では、スルーホール用の穴加工の小寸
法化に限界があつたり、比較的面積を占めるランド部を
スルーホールに設けていることなどで、プリント配線基
板の多層化、ICの電極ピツチの小寸法化、また部品の小
型化が進んでも、プリント配線基板の実装密度を高密度
化することが難しかつた。
法化に限界があつたり、比較的面積を占めるランド部を
スルーホールに設けていることなどで、プリント配線基
板の多層化、ICの電極ピツチの小寸法化、また部品の小
型化が進んでも、プリント配線基板の実装密度を高密度
化することが難しかつた。
第8図には従来のプリント配線基板の実装の様子が示
されており、フラツトパツケージ形のIC20、チツプ部品
21、チツプ半固定抵抗22が実装面側にマウントされてい
る。このフラツトパツケージ形のIC20のチツプ部品21
は、実装面側に形成された配線パターンにそれぞれの電
極が接続されるいわゆる面接合タイプの部品となつてい
る。
されており、フラツトパツケージ形のIC20、チツプ部品
21、チツプ半固定抵抗22が実装面側にマウントされてい
る。このフラツトパツケージ形のIC20のチツプ部品21
は、実装面側に形成された配線パターンにそれぞれの電
極が接続されるいわゆる面接合タイプの部品となつてい
る。
この第8図に示されるように従来では、上記IC20の電
極23に接続される配線パターン24を引き出し、ランド25
を有するスルーホール26によつてこの配線パターン24と
たとえば裏面に形成されている配線パターンとを導通す
るようにしており、前述の理由や配線パターン24を引き
出していることで、IC20間の間隔Sを大きく取らなけれ
ばならないことから、基板の高密度実装が困難となつて
いた。
極23に接続される配線パターン24を引き出し、ランド25
を有するスルーホール26によつてこの配線パターン24と
たとえば裏面に形成されている配線パターンとを導通す
るようにしており、前述の理由や配線パターン24を引き
出していることで、IC20間の間隔Sを大きく取らなけれ
ばならないことから、基板の高密度実装が困難となつて
いた。
また、チツプ部品を両面実装する際などに半田デイツ
プを行なう時、スルーホール26,27から霧状のフラツク
スが上り、チツプ半固定抵抗22や半固定タイプのコンデ
ンサにフラツクスがかかり、これらの部品に接触不良や
動作不安定等の悪影響を与えることがある。このフラツ
クスの影響を防止するために従来では、上記スルーホー
ル26,27部にソルダレジスト等を数回印刷し、スルーホ
ール26,27をふさぐようにしていた。また、フラツクス
が付いた半固定抵抗22等の洗浄に有害な溶媒を使用しな
ければならないという問題がある。
プを行なう時、スルーホール26,27から霧状のフラツク
スが上り、チツプ半固定抵抗22や半固定タイプのコンデ
ンサにフラツクスがかかり、これらの部品に接触不良や
動作不安定等の悪影響を与えることがある。このフラツ
クスの影響を防止するために従来では、上記スルーホー
ル26,27部にソルダレジスト等を数回印刷し、スルーホ
ール26,27をふさぐようにしていた。また、フラツクス
が付いた半固定抵抗22等の洗浄に有害な溶媒を使用しな
ければならないという問題がある。
このように従来のプリント配線基板は、スルーホール
用の穴加工の小寸法化に限界があつたり、スルーホール
用のランドに至る配線パターンをたとえば面接合タイプ
の部品より引き出していることで、基板の高密度な実装
が難しく、基板面積を小さくできなかつたり、基板のコ
ストダウンが図れないという問題点があつた。
用の穴加工の小寸法化に限界があつたり、スルーホール
用のランドに至る配線パターンをたとえば面接合タイプ
の部品より引き出していることで、基板の高密度な実装
が難しく、基板面積を小さくできなかつたり、基板のコ
ストダウンが図れないという問題点があつた。
また、スルーホールから半田デイツプ時にフラツクス
が上がり、半固定抵抗等に害を与えていた。
が上がり、半固定抵抗等に害を与えていた。
そこで、本発明はこのような従来の問題点を解決する
ために提案されたものであり、高密度実装が可能とな
り、基板面積を小さくでき、コストダウンが図れ、また
スルーホールよりフラツクスの上がりのないプリント配
線基板を提供することを目的とする。
ために提案されたものであり、高密度実装が可能とな
り、基板面積を小さくでき、コストダウンが図れ、また
スルーホールよりフラツクスの上がりのないプリント配
線基板を提供することを目的とする。
上述したような目的を達成するため、本発明は、方形
状をなし、少なくとも一側から突出長を一致させて複数
の電極が突設された電子部品がマウントされるプリント
配線基板において、上記電子部品がマウントされる面側
に形成され、上記電子部品の各電極がそれぞれ接続され
る複数のマウント用電極部と、上記マウント用電極部の
上記電子部品の電極によって覆われる位置に形成され、
上記マウント用電極部と上記マウント用電極部が形成さ
れる面に対向する面側に形成された配線パターン間を電
気的に接続する複数のスルーホールとを備え、上記複数
のスルーホールのうちの少なくとも1つを、上記電子部
品の電極と対向する位置を他のスルーホールとは位置を
異にして形成するようにしたものである。
状をなし、少なくとも一側から突出長を一致させて複数
の電極が突設された電子部品がマウントされるプリント
配線基板において、上記電子部品がマウントされる面側
に形成され、上記電子部品の各電極がそれぞれ接続され
る複数のマウント用電極部と、上記マウント用電極部の
上記電子部品の電極によって覆われる位置に形成され、
上記マウント用電極部と上記マウント用電極部が形成さ
れる面に対向する面側に形成された配線パターン間を電
気的に接続する複数のスルーホールとを備え、上記複数
のスルーホールのうちの少なくとも1つを、上記電子部
品の電極と対向する位置を他のスルーホールとは位置を
異にして形成するようにしたものである。
本発明に係るプリント配線基板は、電子部品が、各電
極をマウント用電極部に対応させて実装面上に配置され
る。このとき、マウント用電極部に形成されスルーホー
ルは、実装される電子部品の電極によって覆われるの
で、電子部品の電極とマウント用電極部間を半田により
電気的に接続する際、スルーホールを介してフラックス
が上がることが防止される。
極をマウント用電極部に対応させて実装面上に配置され
る。このとき、マウント用電極部に形成されスルーホー
ルは、実装される電子部品の電極によって覆われるの
で、電子部品の電極とマウント用電極部間を半田により
電気的に接続する際、スルーホールを介してフラックス
が上がることが防止される。
また、電子部品の各電極によってそれぞれ覆われる各
スルーホールのうちの少なくとも1つは、電子部品の電
極と対向する位置を他のスルーホールに対し位置がずれ
て対向する。
スルーホールのうちの少なくとも1つは、電子部品の電
極と対向する位置を他のスルーホールに対し位置がずれ
て対向する。
以下、本発明に係るプリント配線基板の具体的な実施
例を図面を参照して説明する。
例を図面を参照して説明する。
本発明に係るプリント配線基板は、両面に配線パター
ンが形成されたものであって、一方の面である実装面側
には、第1図に示すように、面接合タイプの部品である
フラットパッケージ形のIC1,2、抵抗やコンデンサ等の
チップ部品3が配設される。これら実装面側に配設され
るIC1,2やチップ部品3は、接続用の電極を、実装面側
に形成された配線パターンの一部として構成されるマウ
ント用電極部7に半田等を用いて電気的に接続するとと
もに、マウント用電極部7に形成されたスルーホール4
を介して、実装面と対向する他方面側に形成された配線
パターン5に電気的に接続される。
ンが形成されたものであって、一方の面である実装面側
には、第1図に示すように、面接合タイプの部品である
フラットパッケージ形のIC1,2、抵抗やコンデンサ等の
チップ部品3が配設される。これら実装面側に配設され
るIC1,2やチップ部品3は、接続用の電極を、実装面側
に形成された配線パターンの一部として構成されるマウ
ント用電極部7に半田等を用いて電気的に接続するとと
もに、マウント用電極部7に形成されたスルーホール4
を介して、実装面と対向する他方面側に形成された配線
パターン5に電気的に接続される。
ここで、プリント配線基板の実装面上に配設されるフ
ラットパッケージ形のIC1,2は、第1図に示すように、
平面形状が方形状をなすように形成され、各側面から複
数の電極6が突設されている。これら電極6は、第1図
に示すように、互いに平行であって、突出長さを一致さ
せて形成されている。
ラットパッケージ形のIC1,2は、第1図に示すように、
平面形状が方形状をなすように形成され、各側面から複
数の電極6が突設されている。これら電極6は、第1図
に示すように、互いに平行であって、突出長さを一致さ
せて形成されている。
このIC1,2が実装されるプリント配線基板の実装面側
には、これらIC1,2の複数の電極6にそれぞれ対応し
て、これら電極6がそれぞれ電気的に接続されるマウン
ト用電極部7が形成されている。これらマウント用電極
部7には、第2図に示すようにスルーホール4がそれぞ
れ形成されている。そして、各マウント用電極部7に形
成されるスルーホール4のうちの1つは、第1図及び第
2図に示すように、他のマウント用電極部7に形成され
るスルーホール4とは位置をずらせて形成されている。
すなわち、複数のマウント用電極部7に形成される各ス
ルーホール4,4は、IC1,2の一側から突設された電極6,6
に対向する位置を異にして形成されている。このように
スルーホール4,4を形成することにより、IC1,2の一側か
ら突設された電極6,6が、スルーホール4,4を介して電気
的に接続される他方の面に形成される配線パターン5,5
を、第1図に、示すように、一層近接させることがで
き、配線パターン5,5の形成密度を向上させることがで
きる。
には、これらIC1,2の複数の電極6にそれぞれ対応し
て、これら電極6がそれぞれ電気的に接続されるマウン
ト用電極部7が形成されている。これらマウント用電極
部7には、第2図に示すようにスルーホール4がそれぞ
れ形成されている。そして、各マウント用電極部7に形
成されるスルーホール4のうちの1つは、第1図及び第
2図に示すように、他のマウント用電極部7に形成され
るスルーホール4とは位置をずらせて形成されている。
すなわち、複数のマウント用電極部7に形成される各ス
ルーホール4,4は、IC1,2の一側から突設された電極6,6
に対向する位置を異にして形成されている。このように
スルーホール4,4を形成することにより、IC1,2の一側か
ら突設された電極6,6が、スルーホール4,4を介して電気
的に接続される他方の面に形成される配線パターン5,5
を、第1図に、示すように、一層近接させることがで
き、配線パターン5,5の形成密度を向上させることがで
きる。
なお、第3図には、スルーホール4が設けられた複数
のマウント用電極部7中の1つを拡大して示している。
のマウント用電極部7中の1つを拡大して示している。
ところで、上記スルーホール4用の穴加工は、たとえば
YAGレーザを用いたレーザ加工によつて行なわれ、第4
図に示すように基板8には直径aがたとえば0.2〜0.3mm
の穴9が微細加工される。なお、直径0.1mmの穴9を微
細加工することも可能である。そして、この穴9部にた
とえば20μmの厚さtにCuメツキ等を施すことによつて
導体部10を設け、上記マウント用電極部7と裏面側の上
記配線パターン5とを導通するスルーホール4を形成す
る。なお、上記導体部10をメツキにより形成するのでは
なく、導電ペーストを用いて形成するようにしてもよ
い。
YAGレーザを用いたレーザ加工によつて行なわれ、第4
図に示すように基板8には直径aがたとえば0.2〜0.3mm
の穴9が微細加工される。なお、直径0.1mmの穴9を微
細加工することも可能である。そして、この穴9部にた
とえば20μmの厚さtにCuメツキ等を施すことによつて
導体部10を設け、上記マウント用電極部7と裏面側の上
記配線パターン5とを導通するスルーホール4を形成す
る。なお、上記導体部10をメツキにより形成するのでは
なく、導電ペーストを用いて形成するようにしてもよ
い。
ここで、裏面側の上記配線パターン5とスルーホール
4との接続は、たとえば穴9径が0.2mmの場合、直径0.4
mmのランド部を配線パターン5に設けて行なうことがで
き、配線パターン5のパターン幅がたとえば0.4mmの場
合このランド部を省略することができる。
4との接続は、たとえば穴9径が0.2mmの場合、直径0.4
mmのランド部を配線パターン5に設けて行なうことがで
き、配線パターン5のパターン幅がたとえば0.4mmの場
合このランド部を省略することができる。
このように上記スルーホール4が形成された上記マウ
ント用電極部7には、クリーム半田が印刷され、各部品
が載置されて、トンネル炉またはリフロー炉内に通され
ることによつて、部品のマウントが行なわれる。ここ
で、基板が薄い場合は、半田デイツプ時に同時に面接合
タイプの部品の半田付も行なうことができる。
ント用電極部7には、クリーム半田が印刷され、各部品
が載置されて、トンネル炉またはリフロー炉内に通され
ることによつて、部品のマウントが行なわれる。ここ
で、基板が薄い場合は、半田デイツプ時に同時に面接合
タイプの部品の半田付も行なうことができる。
上述のように上記プリント配線基板では、面接合タイ
プの部品がマウントされるマウント用電極部7に微細な
スルーホール4を形成し、たとえば表面と裏面の配線パ
ターンの導通を行なつていることから、従来のように各
部品より引き出される配線パターンが不要で、比較的面
積を占めるランド部が不要となっており、第1図に示す
ようにたとえば上記IC1,2間の間隔Sが狭くすることが
でき高密度な部品の配置が可能となつている。また、従
来では1cm2当り2〜4個のスルーホールを形成してい
たのに対して、スルーホール4の直径が非常に小さいこ
とから1cm2当り4〜8個のスルーホール4の形成が可
能となつている。
プの部品がマウントされるマウント用電極部7に微細な
スルーホール4を形成し、たとえば表面と裏面の配線パ
ターンの導通を行なつていることから、従来のように各
部品より引き出される配線パターンが不要で、比較的面
積を占めるランド部が不要となっており、第1図に示す
ようにたとえば上記IC1,2間の間隔Sが狭くすることが
でき高密度な部品の配置が可能となつている。また、従
来では1cm2当り2〜4個のスルーホールを形成してい
たのに対して、スルーホール4の直径が非常に小さいこ
とから1cm2当り4〜8個のスルーホール4の形成が可
能となつている。
上記プリント配線基板は、このように嵩密度な実装が
可能であり、従来と比較すれば基板面積を2/3〜1/2程度
に小さくすることができる。したがつて、ICの多ピン化
やピンピツチの小寸法化、また、長さ1.5mm、幅0.8mm
(いわゆる1508)という小形チツプ部品の使用に対応し
たプリント配線基板となつている。
可能であり、従来と比較すれば基板面積を2/3〜1/2程度
に小さくすることができる。したがつて、ICの多ピン化
やピンピツチの小寸法化、また、長さ1.5mm、幅0.8mm
(いわゆる1508)という小形チツプ部品の使用に対応し
たプリント配線基板となつている。
また、基板材料が少なくてすみ、プリント配線基板の
コストダウンを図ることができる。
コストダウンを図ることができる。
また、スルーホール4はマウントされる部品の電極の
下部に位置していることや、スルーホール4の直径が小
さいことで、半田多デイツプ時にフラツクスがスルーホ
ール4より上がるようなことはなく、たとえばチツプ半
固定抵抗11に接触不良等の悪影響を与えることはない。
下部に位置していることや、スルーホール4の直径が小
さいことで、半田多デイツプ時にフラツクスがスルーホ
ール4より上がるようなことはなく、たとえばチツプ半
固定抵抗11に接触不良等の悪影響を与えることはない。
また、上記レーザ加工では、上記基板8の厚さdがた
とえば0.8mmであり穴9の直径が0.2mmの場合、1秒間に
40個という速い速度で穴9を開けてゆくことができ、上
記プリント配線基板の作製を能率的に行なうことができ
る。この加工速度は、基板8の厚さdが薄ければ薄いほ
ど、また穴9の直径が小さければ小さいほど速めること
ができる。したがつて、フレキシブル基板では、大きな
効果を得ることができる。
とえば0.8mmであり穴9の直径が0.2mmの場合、1秒間に
40個という速い速度で穴9を開けてゆくことができ、上
記プリント配線基板の作製を能率的に行なうことができ
る。この加工速度は、基板8の厚さdが薄ければ薄いほ
ど、また穴9の直径が小さければ小さいほど速めること
ができる。したがつて、フレキシブル基板では、大きな
効果を得ることができる。
また、フレキシブル基板に本発明を適用することによ
つて、基板を打ち抜く打抜き金型が不要になり、また基
板の精度を向上させることができる。
つて、基板を打ち抜く打抜き金型が不要になり、また基
板の精度を向上させることができる。
ところで、上述の実施例ではマウント用電極部7に1
個のスルーホール4を形成するようにしているが、たと
えば電源ラインやアースラインと導通を取る場合などに
おいては、第5図に示すようにマウント用電極部7に2
個のスルーホール4を形成してもよく、また2個以上の
スルーホールを形成するようにしてもよい。なお、近年
ICの消費電力の低下や低電源電圧化が進められており、
微細スルーホール4を電源ラインなどの導通に用いたと
しても抵抗損の心配はない。
個のスルーホール4を形成するようにしているが、たと
えば電源ラインやアースラインと導通を取る場合などに
おいては、第5図に示すようにマウント用電極部7に2
個のスルーホール4を形成してもよく、また2個以上の
スルーホールを形成するようにしてもよい。なお、近年
ICの消費電力の低下や低電源電圧化が進められており、
微細スルーホール4を電源ラインなどの導通に用いたと
しても抵抗損の心配はない。
また、上記スルーホール4は丸穴となつているが、第
6図に示すように楕円状の長穴のスルーホール12をマウ
ント用電極部7に形成してもよく、第7図に示すように
角穴のスルーホール13をマウント用電極部7に形成する
ようにしてもよい。
6図に示すように楕円状の長穴のスルーホール12をマウ
ント用電極部7に形成してもよく、第7図に示すように
角穴のスルーホール13をマウント用電極部7に形成する
ようにしてもよい。
なお、マウント用電極部に形成されたスルーホールに
よつて裏面の配線パターンと導通を取るばかりではな
く、多層のプリント配線基板に本発明を適用して、2面
以上に形成された配線パターンを上記スルーホールによ
つて導通するようにしてもよい。
よつて裏面の配線パターンと導通を取るばかりではな
く、多層のプリント配線基板に本発明を適用して、2面
以上に形成された配線パターンを上記スルーホールによ
つて導通するようにしてもよい。
また、マウント用電極部に微細スルーホールを形成す
るばかりではなく、他の配線パターンに微細スルーホー
ルを形成し、上下の配線パターンの導通を取るようにし
てもよい。
るばかりではなく、他の配線パターンに微細スルーホー
ルを形成し、上下の配線パターンの導通を取るようにし
てもよい。
上述したように、本発明に係るプリント配線基板は、
面接合タイプの部品がマウントされるマウント用電極部
にスルーホールを形成し、マウント用電極部とこのマウ
ント用電極部が形成される面に対向する面側に形成され
た配線パターン間を電気的に接続するようにしているの
で、マウント用電極部からさらに接続用の引き出しパタ
ーンやランド部を設ける必要がなくなり、基板に対する
電子部品の高密度実装が可能となる。
面接合タイプの部品がマウントされるマウント用電極部
にスルーホールを形成し、マウント用電極部とこのマウ
ント用電極部が形成される面に対向する面側に形成され
た配線パターン間を電気的に接続するようにしているの
で、マウント用電極部からさらに接続用の引き出しパタ
ーンやランド部を設ける必要がなくなり、基板に対する
電子部品の高密度実装が可能となる。
そして、複数のマウント用電極部に形成される各スル
ーホールのうちの少なくとも1つが他のスルーホールに
対し、実装される電子部品の一側から突設された電極に
対向する位置を異にして形成されてなるので、スルーホ
ールを介して電子部品の電極に電気的に接続される配線
パターンの形成密度を向上することができ、基板の一層
の高密度化が実現される。
ーホールのうちの少なくとも1つが他のスルーホールに
対し、実装される電子部品の一側から突設された電極に
対向する位置を異にして形成されてなるので、スルーホ
ールを介して電子部品の電極に電気的に接続される配線
パターンの形成密度を向上することができ、基板の一層
の高密度化が実現される。
また、マウント用電極部に形成されたスルーホール
は、実装される電子部品の電極によって覆われるので、
電子部品の電極とマウント用電極間を半田により電気的
に接続する際、スルーホールを介してフラックスが上が
ることを防止することができ、確実な電気的接続を図っ
て部品の実装を行うことができる。
は、実装される電子部品の電極によって覆われるので、
電子部品の電極とマウント用電極間を半田により電気的
に接続する際、スルーホールを介してフラックスが上が
ることを防止することができ、確実な電気的接続を図っ
て部品の実装を行うことができる。
第1図は本発明の一実施例を示すプリント配線基板の平
面図、第2図は第1図に示すフラツトパツケージ形のIC
がマウントされるマウント用電極の平面図、第3図はス
ルーホールが形成されたマウント用電極の一つを取り出
して示す平面図、第4図はスルーホール部分を拡大して
示す断面図、第5図はマウント用電極部に2つのスルー
ホールを形成した他の実施例を示す平面図、第6図はマ
ウント用電極部に長穴のスルーホールを形成したさらに
他の実施例を示す平面図、第7図はマウント用電極部に
角穴のスルーホールを形成したさらに他の実施例を示す
平面図、第8図は従来のプリント配線基板の平面図であ
る。 1,2……フラツトパツケージ形のIC 3……チツプ部品 4,12,13……スルーホール 5……裏面側の配線パターン 6……電極 7……マウント用電極 8……基板 9……穴 10……導体部 11……チツプ半固定抵抗
面図、第2図は第1図に示すフラツトパツケージ形のIC
がマウントされるマウント用電極の平面図、第3図はス
ルーホールが形成されたマウント用電極の一つを取り出
して示す平面図、第4図はスルーホール部分を拡大して
示す断面図、第5図はマウント用電極部に2つのスルー
ホールを形成した他の実施例を示す平面図、第6図はマ
ウント用電極部に長穴のスルーホールを形成したさらに
他の実施例を示す平面図、第7図はマウント用電極部に
角穴のスルーホールを形成したさらに他の実施例を示す
平面図、第8図は従来のプリント配線基板の平面図であ
る。 1,2……フラツトパツケージ形のIC 3……チツプ部品 4,12,13……スルーホール 5……裏面側の配線パターン 6……電極 7……マウント用電極 8……基板 9……穴 10……導体部 11……チツプ半固定抵抗
Claims (1)
- 【請求項1】方形状をなし、少なくとも一側から突出長
を一致させて複数の電極が突設された電子部品がマウン
トされるプリント配線基板において、 上記電子部品がマウントされる面側に形成され、上記電
子部品の各電極がそれぞれ接続される複数のマウント用
電極部と、 上記マウント用電極部の上記電子部品の電極によって覆
われる位置に形成され、上記マウント用電極部と上記マ
ウント用電極部が形成される面に対向する面側に形成さ
れた配線パターン間を電気的に接続する複数のスリーホ
ールとを備え、 上記複数のスルーホールのうちの少なくとも1つが、上
記電子部品の電極と対向する位置を他のスルーホールと
は位置を異にして形成されてなるプリント配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59136855A JP2642922B2 (ja) | 1984-07-02 | 1984-07-02 | プリント配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59136855A JP2642922B2 (ja) | 1984-07-02 | 1984-07-02 | プリント配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6115392A JPS6115392A (ja) | 1986-01-23 |
JP2642922B2 true JP2642922B2 (ja) | 1997-08-20 |
Family
ID=15185080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59136855A Expired - Lifetime JP2642922B2 (ja) | 1984-07-02 | 1984-07-02 | プリント配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2642922B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10482910B2 (en) | 2018-03-22 | 2019-11-19 | Kabushiki Kaisha Toshiba | Disk device with multi-layer flexible printed wiring board mounted to actuator block |
US10818316B2 (en) | 2018-09-14 | 2020-10-27 | Kabushiki Kaisha Toshiba | Actuator assembly of disk device and disk device comprising the same |
US11410691B2 (en) | 2018-09-19 | 2022-08-09 | Kabushiki Kaisha Toshiba | Wiring board unit for disk devices, actuator assembly for disk devices and disk device comprising the same |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH031474U (ja) * | 1989-05-22 | 1991-01-09 | ||
WO1999021224A1 (fr) | 1997-10-17 | 1999-04-29 | Ibiden Co., Ltd. | Substrat d'un boitier |
US10668558B2 (en) | 2016-03-29 | 2020-06-02 | Ngk Insulators, Ltd. | Metal wiring bonding structure and production method therefor |
JP2017183686A (ja) * | 2016-03-29 | 2017-10-05 | 日本碍子株式会社 | 金属配線接合構造及びその製法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5758792Y2 (ja) * | 1977-11-15 | 1982-12-15 |
-
1984
- 1984-07-02 JP JP59136855A patent/JP2642922B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10482910B2 (en) | 2018-03-22 | 2019-11-19 | Kabushiki Kaisha Toshiba | Disk device with multi-layer flexible printed wiring board mounted to actuator block |
US10818316B2 (en) | 2018-09-14 | 2020-10-27 | Kabushiki Kaisha Toshiba | Actuator assembly of disk device and disk device comprising the same |
US11410691B2 (en) | 2018-09-19 | 2022-08-09 | Kabushiki Kaisha Toshiba | Wiring board unit for disk devices, actuator assembly for disk devices and disk device comprising the same |
Also Published As
Publication number | Publication date |
---|---|
JPS6115392A (ja) | 1986-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62229896A (ja) | 印刷配線基板 | |
JP2642922B2 (ja) | プリント配線基板 | |
US20050235488A1 (en) | Selective area solder placement | |
JPH02301182A (ja) | 薄型実装構造の回路基板 | |
JP2926902B2 (ja) | プリント配線基板 | |
JP2629908B2 (ja) | 多層配線基板の給電構造 | |
JPH05160540A (ja) | 回路基板ユニット | |
JP2817715B2 (ja) | ボールグリッドアレイ型回路基板 | |
JP2926956B2 (ja) | プリント基板 | |
JPH08162767A (ja) | ボールグリッドアレイパッケージの実装構造 | |
JPH0878809A (ja) | プリント基板および該プリント基板を用いた電子装置 | |
JPS631093A (ja) | 電子部品搭載用基板装置 | |
JPS60201692A (ja) | 配線回路装置 | |
JPH04243187A (ja) | プリント基板 | |
JPH06204652A (ja) | プリント回路基板 | |
JPH05327196A (ja) | 狭ピッチ電極をもつ電子部品の実装用プリント基板 | |
JPH11330662A (ja) | プリント基板装置 | |
JPS62208691A (ja) | 両面実装型混成集積回路 | |
JPH0443437B2 (ja) | ||
JPS59180470U (ja) | プリント基板の接続構造 | |
JP2000124576A (ja) | 回路基板 | |
JPH0567046U (ja) | 両面実装基板 | |
JPH05121261A (ja) | チツプ部品およびチツプ部品取付構造 | |
JPH0710969U (ja) | プリント基板 | |
JPH1140911A (ja) | プリント基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |