JPH03233995A - チップ部品の実装方法 - Google Patents
チップ部品の実装方法Info
- Publication number
- JPH03233995A JPH03233995A JP3108690A JP3108690A JPH03233995A JP H03233995 A JPH03233995 A JP H03233995A JP 3108690 A JP3108690 A JP 3108690A JP 3108690 A JP3108690 A JP 3108690A JP H03233995 A JPH03233995 A JP H03233995A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- soldered
- solder
- chip components
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 23
- 229910000679 solder Inorganic materials 0.000 claims abstract description 31
- 238000005476 soldering Methods 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000001174 ascending effect Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 15
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000006071 cream Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
り業上勿且朋公国
本発明は、プリント配線基板の表裏両面に、チンプコン
デンザ、チップ抵抗、チップコイル、チップＩＣ等のフ
ェイスボンディング構造を有するチップ部品を実装する
チップ部品の実装方法に関する。
デンザ、チップ抵抗、チップコイル、チップＩＣ等のフ
ェイスボンディング構造を有するチップ部品を実装する
チップ部品の実装方法に関する。
従来■技血
この種の実装方法の一従来例として、プリント配線基板
（以下基板という）の表面側にまずリフロー半田付方式
により所定のチップ部品を半田付し、次いで裏面側にフ
ロー半田付方式により所定のチップ部品を半田付して、
基板の表裏両面にチップ部品を実装する方法がある。
（以下基板という）の表面側にまずリフロー半田付方式
により所定のチップ部品を半田付し、次いで裏面側にフ
ロー半田付方式により所定のチップ部品を半田付して、
基板の表裏両面にチップ部品を実装する方法がある。
具体的には、第３図に示す工程を経て行われる。
即ち、第３図（ａ）に示すように、まず基板１の表面側
に形成される電極ラント２．２にクリーム半田（半田ペ
ースト）３．３を印刷し、次いでクリーム半田３．３を
形成した部分にチップ部品４を載せ、その後、クリーム
半田３を加熱してこれを溶融させるいわゆるリフロー半
田付を行なって、基板ｌの表面側に所定のチップ部品４
を半田付する。
に形成される電極ラント２．２にクリーム半田（半田ペ
ースト）３．３を印刷し、次いでクリーム半田３．３を
形成した部分にチップ部品４を載せ、その後、クリーム
半田３を加熱してこれを溶融させるいわゆるリフロー半
田付を行なって、基板ｌの表面側に所定のチップ部品４
を半田付する。
次いで、第３図（ｂ）に示すように、基板１の裏面側に
形成される電極ランド２．２間の隙間に塗布される接着
剤５によりこの部分に配置されるチップ部品４０を仮固
定する。尚、この仮固定は、基板１の表裏両面を逆にし
た状態、即ち裏面側を上にして行われる。
形成される電極ランド２．２間の隙間に塗布される接着
剤５によりこの部分に配置されるチップ部品４０を仮固
定する。尚、この仮固定は、基板１の表裏両面を逆にし
た状態、即ち裏面側を上にして行われる。
次いで、第３図（Ｃ）に示すように、基板１の裏面側を
下にした状態で、これを図外のコンヘアを介して矢印Ａ
で示す水平方向に搬送する。基板１の搬送域には、図外
の攪拌器により噴流半田６が上昇されるようになってい
る。それ故、基板１を搬送することにより、上昇する噴
流半田６の先端がチップ部品４０に接触し、これを半田
付するいわゆるフロー半田イ」が行われる。かくして、
第４図に示すように基板１の表裏両面にチップ部品４．
４０が実装される。
下にした状態で、これを図外のコンヘアを介して矢印Ａ
で示す水平方向に搬送する。基板１の搬送域には、図外
の攪拌器により噴流半田６が上昇されるようになってい
る。それ故、基板１を搬送することにより、上昇する噴
流半田６の先端がチップ部品４０に接触し、これを半田
付するいわゆるフロー半田イ」が行われる。かくして、
第４図に示すように基板１の表裏両面にチップ部品４．
４０が実装される。
ところで、上記の如く基板１の表裏両面にチップ部品４
．４０等を実装する両面実装を行う場合には、表裏両面
の配線を接続する必要上、基板１の適所に第４図にも示
すような貫通孔７の内周面に導体膜８の形成されたスル
ーホール９を形成することが必須となる。
．４０等を実装する両面実装を行う場合には、表裏両面
の配線を接続する必要上、基板１の適所に第４図にも示
すような貫通孔７の内周面に導体膜８の形成されたスル
ーホール９を形成することが必須となる。
先月ｊ」アンしよ゛と る量 −
しかしながら、上記従来方法による場合は、リフロー半
田付による工程と、フロー半田付による工程との２工程
が必要になるため、まず第１に製造時間が長くなり、製
造コストが高く付くという欠点がある。
田付による工程と、フロー半田付による工程との２工程
が必要になるため、まず第１に製造時間が長くなり、製
造コストが高く付くという欠点がある。
第２に、フロー半田付を行う場合に、前記したスルーボ
ール９．９を通って噴流半田６が基板１の表面側に侵入
するため、スルーホール９の近傍にチップ部品が実装さ
れていると、噴流半田６が既に半田付されたチップ部品
の半田を再度熔かし、そのためチップ部品の位置がずれ
るおそれがあるという欠点がある。
ール９．９を通って噴流半田６が基板１の表面側に侵入
するため、スルーホール９の近傍にチップ部品が実装さ
れていると、噴流半田６が既に半田付されたチップ部品
の半田を再度熔かし、そのためチップ部品の位置がずれ
るおそれがあるという欠点がある。
かかる欠点を有する故、基板１の表面側に実装されるチ
ップ部品４の位置をスルーホール９からできるだけ遠ざ
け、且つ両者の間に侵入して来る噴流半田６を遮断する
半田レジスト１０・・・を塗布するスペースを確保する
必要があり、電極ランド２とスルーホール９の間の距離
が長くなる。それ故、電極ランド２とスルーホール９と
を結ぶ配線パターン部分に不要なインダクタンスが形成
されて電気的特性上好ましくない場合を生したり、高密
度配線をする上で制約を受ける場合が生じたりするとい
う欠点がある。
ップ部品４の位置をスルーホール９からできるだけ遠ざ
け、且つ両者の間に侵入して来る噴流半田６を遮断する
半田レジスト１０・・・を塗布するスペースを確保する
必要があり、電極ランド２とスルーホール９の間の距離
が長くなる。それ故、電極ランド２とスルーホール９と
を結ぶ配線パターン部分に不要なインダクタンスが形成
されて電気的特性上好ましくない場合を生したり、高密
度配線をする上で制約を受ける場合が生じたりするとい
う欠点がある。
本発明はかかる現状に鑑みてなされたものであり、上記
の種々の欠点をなくすことができるチ・ノブ部品の実装
方法を提供することを目的とする。
の種々の欠点をなくすことができるチ・ノブ部品の実装
方法を提供することを目的とする。
量 ” るための
本発明は、プリント配線基板の表裏両面にチ・ノブ部品
を実装するチップ部品の実装方法において、前記プリン
ト配線基板の表面側におけるチ・ノブ部品実装部位近傍
に予めスルーホールを形成しておき、スルーホール近傍
の表面側にチ・ノブ部品を仮固定すると共に、裏面側に
もチ・ノブ部品を仮固定し、その後、プリント配線基板
の裏面側を噴流半田に接触させ、裏面側の半田付を行う
と共に、前記スルーホールを通して上昇する噴流半田に
より表面側のチップ部品の半田付を行うことを特徴とし
ている。
を実装するチップ部品の実装方法において、前記プリン
ト配線基板の表面側におけるチ・ノブ部品実装部位近傍
に予めスルーホールを形成しておき、スルーホール近傍
の表面側にチ・ノブ部品を仮固定すると共に、裏面側に
もチ・ノブ部品を仮固定し、その後、プリント配線基板
の裏面側を噴流半田に接触させ、裏面側の半田付を行う
と共に、前記スルーホールを通して上昇する噴流半田に
より表面側のチップ部品の半田付を行うことを特徴とし
ている。
作−一一一用一
上記方法によれば、−度の半田付でプリント配線基板の
表裏両面にチップ部品が半田付される。
表裏両面にチップ部品が半田付される。
夫−差一貫
以下本発明の一実施例を図面に従って具体的に説明する
。第１図は本発明に係るチップ部品の実装方法の実施状
態を示す図面、第２図はプリント配線基板の表裏両面に
チップ部品を半田付した状態を示す図面である。
。第１図は本発明に係るチップ部品の実装方法の実施状
態を示す図面、第２図はプリント配線基板の表裏両面に
チップ部品を半田付した状態を示す図面である。
本発明方法においては、基板１の裏面側からの噴流半田
により基板１の表裏両面にチップ部品４．４０を半田付
して実装する工程をとる。即ち、本発明は一度の半田付
工程で基板１の表裏両面にチップ部品４．４０を実装す
る方法をとる。
により基板１の表裏両面にチップ部品４．４０を半田付
して実装する工程をとる。即ち、本発明は一度の半田付
工程で基板１の表裏両面にチップ部品４．４０を実装す
る方法をとる。
具体的には、第１図（ａ）に示すように、まず基板１の
表面側に接着剤５を用いて少数のチップ部品４を仮固定
する。なお、本発明方法において基板１の表面側におけ
るチップ部品４の実装位置は図示の如く貫通孔７の内周
面に導体膜８を形成したスルーホール９．９の近傍部位
に設定される。
表面側に接着剤５を用いて少数のチップ部品４を仮固定
する。なお、本発明方法において基板１の表面側におけ
るチップ部品４の実装位置は図示の如く貫通孔７の内周
面に導体膜８を形成したスルーホール９．９の近傍部位
に設定される。
そのため、基板１のチップ部品４の実装位置の近傍部位
に予めスルーホール９．９が形成される。
に予めスルーホール９．９が形成される。
即ち、スルーホール９周囲の電極７０．７０上にチップ
部品４、より具体的にはこれの両端に設けられる電極４
００．４００を仮固定する。チップ部品４の仮固定が済
むと、次に基板１の表裏両面を逆にして、裏面側に形成
される電極ランド２．２上に接着剤５を用いてチップ部
品４０を仮固定する。
部品４、より具体的にはこれの両端に設けられる電極４
００．４００を仮固定する。チップ部品４の仮固定が済
むと、次に基板１の表裏両面を逆にして、裏面側に形成
される電極ランド２．２上に接着剤５を用いてチップ部
品４０を仮固定する。
なお、このチップ部品４０も両端に電極４００．４００
を有する。また、図面では１個のチップ部品４０のみを
表示しであるが、裏面側にはチノプコンデンザ、チップ
抵抗、チップコイル等の多種類のチップ部品が複数個仮
固定される。そして、チップ部品４０の仮固定が済むと
、基板１の表裏両面を再度逆にして、元の状態にする。
を有する。また、図面では１個のチップ部品４０のみを
表示しであるが、裏面側にはチノプコンデンザ、チップ
抵抗、チップコイル等の多種類のチップ部品が複数個仮
固定される。そして、チップ部品４０の仮固定が済むと
、基板１の表裏両面を再度逆にして、元の状態にする。
基板１の表裏両面に対するチップ部品４．４０の仮固定
が終了すると、次に基板１を図外のコンベア上に搭載し
、第１図（ｂ）に示すように基板１を矢印Ａで示す水平
方向に搬送する。基板１の搬送域の下方には溶融半田を
充填してなる半田槽（図示せず）が設けられる。半田槽
内の溶融半田は図外の攪拌器により上昇し、噴流半田６
となっている。
が終了すると、次に基板１を図外のコンベア上に搭載し
、第１図（ｂ）に示すように基板１を矢印Ａで示す水平
方向に搬送する。基板１の搬送域の下方には溶融半田を
充填してなる半田槽（図示せず）が設けられる。半田槽
内の溶融半田は図外の攪拌器により上昇し、噴流半田６
となっている。
噴流半田６はまず、裏面側のチップ部品４０に接触し、
チップ部品４０を電極ランド２に対して半田付する。ま
た、この時、噴流半田６の一部はスルーボール９．９を
通って基板１の表面側に侵入し、表面側のチップ部品４
を電極７０．７０に対して半田付する。
チップ部品４０を電極ランド２に対して半田付する。ま
た、この時、噴流半田６の一部はスルーボール９．９を
通って基板１の表面側に侵入し、表面側のチップ部品４
を電極７０．７０に対して半田付する。
かくして、第２図に示すように、−度のフロー半田付に
より基板１の表裏両面にチップ部品４及び４０が夫々半
田付される。なお、基板１のかかる半田付を要しない部
分には、半田レジストが適宜膜けられ、不測に半田が付
かないようになっている。また、スルーホール９の穴径
については確実な半田付が可能になるよう適宜の寸法に
選定される。
より基板１の表裏両面にチップ部品４及び４０が夫々半
田付される。なお、基板１のかかる半田付を要しない部
分には、半田レジストが適宜膜けられ、不測に半田が付
かないようになっている。また、スルーホール９の穴径
については確実な半田付が可能になるよう適宜の寸法に
選定される。
以上のように、基板ｌにチップ部品４を仮固定し、スル
ーホール９．９を通って基板１の表面側に侵入する噴流
半田６により、基板１の表面側の半田付を併せて行う場
合は、スルーボール９の近傍部位にチップ部品４を実装
できるので、従来のようにチップ部品４とスルーホール
９との間に半田レジストを塗布するスペースが不要とな
る。
ーホール９．９を通って基板１の表面側に侵入する噴流
半田６により、基板１の表面側の半田付を併せて行う場
合は、スルーボール９の近傍部位にチップ部品４を実装
できるので、従来のようにチップ部品４とスルーホール
９との間に半田レジストを塗布するスペースが不要とな
る。
また、図示例では基板１の表面側に少数の、裏面側に多
数のチップ部品を実装することとしたが、表面側にも多
数のチップ部品を実装することにしてもよい。
数のチップ部品を実装することとしたが、表面側にも多
数のチップ部品を実装することにしてもよい。
なお、図示例では、チップ部品４の端面をスルーホール
９の穴内面の少し外方に配置させることとしたが、穴内
面と路面−状態となる位置にチップ部品４を配置するこ
ともできる。
９の穴内面の少し外方に配置させることとしたが、穴内
面と路面−状態となる位置にチップ部品４を配置するこ
ともできる。
また、上記実施例では両端に電極４００．４００を有す
るチップ部品４．４０を基板１に実装する形態をとる故
、チップ部品４．４０の両側にスルーホール９を形成す
ることとしたが、スルーホールの数はチップ部品１個に
つき２個と限るものではなく、チップ部品の電極の数に
応じて形成すればよい。
るチップ部品４．４０を基板１に実装する形態をとる故
、チップ部品４．４０の両側にスルーホール９を形成す
ることとしたが、スルーホールの数はチップ部品１個に
つき２個と限るものではなく、チップ部品の電極の数に
応じて形成すればよい。
光測−塵勤来
以上の本発明方法によれば、−度の半田付でプリント配
線基板の表裏両面にチップ部品が半田付されるので、リ
フロー半田付とフロー半田付の２工程を要する上記従来
方法による場合に比べて製造能率を高めることができる
。従って、製造コストを低減できる。
線基板の表裏両面にチップ部品が半田付されるので、リ
フロー半田付とフロー半田付の２工程を要する上記従来
方法による場合に比べて製造能率を高めることができる
。従って、製造コストを低減できる。
加えて、スルーホールの近傍に表面側のチップ部品を配
置できるので、配線パターン部分に余分なインダクタン
スが形成されて電気的特性上好ましくない場合を生しる
こともなく、高密度配線する上で制約を受ける場合が生
じることもなくなる。
置できるので、配線パターン部分に余分なインダクタン
スが形成されて電気的特性上好ましくない場合を生しる
こともなく、高密度配線する上で制約を受ける場合が生
じることもなくなる。
第１図は本発明に係るチップ部品の実装方法の実施状態
を示す図面、第２図はプリント配線基板の表裏両面にト
ップ部品を半田付した状態を示す図面である。 第３図は従来方法の実施状態を示す図面、第４図はこの
方法によりプリント配線基板の表裏両面にチップ部品を
半田付した状態を示す図面である。 １・・・プリント配線基板、２・・・電極ランド、４、
０ ４０・・・チップ部品、 ５・・・接着剤、 ６・・・噴流半田
を示す図面、第２図はプリント配線基板の表裏両面にト
ップ部品を半田付した状態を示す図面である。 第３図は従来方法の実施状態を示す図面、第４図はこの
方法によりプリント配線基板の表裏両面にチップ部品を
半田付した状態を示す図面である。 １・・・プリント配線基板、２・・・電極ランド、４、
０ ４０・・・チップ部品、 ５・・・接着剤、 ６・・・噴流半田
Claims (1)
- （１）プリント配線基板の表裏両面にチップ部品を実装
するチップ部品の実装方法において、 前記プリント配線基板の表面側におけるチップ部品実装
部位近傍に予めスルーホールを形成しておき、スルーホ
ール近傍の表面側にチップ部品を仮固定すると共に、裏
面側にもチップ部品を仮固定し、その後、プリント配線
基板の裏面側を噴流半田に接触させ、裏面側の半田付を
行うと共に、前記スルーホールを通して上昇する噴流半
田により表面側のチップ部品の半田付を行うことを特徴
とするチップ部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3108690A JPH03233995A (ja) | 1990-02-08 | 1990-02-08 | チップ部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3108690A JPH03233995A (ja) | 1990-02-08 | 1990-02-08 | チップ部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03233995A true JPH03233995A (ja) | 1991-10-17 |
Family
ID=12321608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3108690A Pending JPH03233995A (ja) | 1990-02-08 | 1990-02-08 | チップ部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03233995A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5822856A (en) * | 1996-06-28 | 1998-10-20 | International Business Machines Corporation | Manufacturing circuit board assemblies having filled vias |
-
1990
- 1990-02-08 JP JP3108690A patent/JPH03233995A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5822856A (en) * | 1996-06-28 | 1998-10-20 | International Business Machines Corporation | Manufacturing circuit board assemblies having filled vias |
| US6127025A (en) * | 1996-06-28 | 2000-10-03 | International Business Machines Corporation | Circuit board with wiring sealing filled holes |
| US6138350A (en) * | 1996-06-28 | 2000-10-31 | International Business Machines Corporation | Process for manufacturing a circuit board with filled holes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020112348A1 (en) | Component mounting method | |
| JPH01300588A (ja) | プリント配線板及びそのはんだ付け方法 | |
| JP2642922B2 (ja) | プリント配線基板 | |
| JPH03233995A (ja) | チップ部品の実装方法 | |
| JP2646688B2 (ja) | 電子部品の半田付け方法 | |
| JP2554694Y2 (ja) | プリント基板 | |
| JPH05129753A (ja) | デイスクリート部品およびデイスクリート部品のプリント基板実装方法 | |
| US6441477B2 (en) | Substrate mounting an integrated circuit package with a deformed lead | |
| JPH04243187A (ja) | プリント基板 | |
| JP2543858Y2 (ja) | プリント基板 | |
| JPS58102597A (ja) | 電子回路基板 | |
| JP2697987B2 (ja) | 接続用端子付き電子部品およびその実装方法 | |
| JPS63155689A (ja) | プリント基板の半田コ−テイング方法 | |
| JP2554693Y2 (ja) | プリント基板 | |
| JPH04154190A (ja) | チップ部品の実装方法 | |
| JP2553989Y2 (ja) | 電子部品 | |
| JPH02178992A (ja) | 厚膜回路基板の製造方法 | |
| JP2000269628A (ja) | リフローによるチップ部品の取付構造、並びにリフローによるチップ部品の取付方法 | |
| JPH066022A (ja) | 部品実装方法 | |
| JPH0621604A (ja) | チップ電子部品表面実装回路基板装置 | |
| JPS62243393A (ja) | プリント基板 | |
| JPH03132091A (ja) | 面実装用印刷配線基板 | |
| JPH03269962A (ja) | 電気的接続部材の製造方法 | |
| JPH0252495A (ja) | フラットパッケージｉｃの実装方法 | |
| JPH0562067U (ja) | 回路基板 |