JPS63155689A - プリント基板の半田コ−テイング方法 - Google Patents
プリント基板の半田コ−テイング方法Info
- Publication number
- JPS63155689A JPS63155689A JP30472786A JP30472786A JPS63155689A JP S63155689 A JPS63155689 A JP S63155689A JP 30472786 A JP30472786 A JP 30472786A JP 30472786 A JP30472786 A JP 30472786A JP S63155689 A JPS63155689 A JP S63155689A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- cream solder
- printed circuit
- circuit board
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000576 coating method Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 title description 4
- 239000011248 coating agent Substances 0.000 title 1
- 229910000679 solder Inorganic materials 0.000 claims description 46
- 239000006071 cream Substances 0.000 claims description 28
- 238000010586 diagram Methods 0.000 description 9
- 238000005476 soldering Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(概要〕
ランドの表面に所定の量のクリーム半田を塗布し、該ク
リーム半田を溶融させることにより、スルボールに所定
の膜厚の予備半田が施されるようにしたものである。
リーム半田を溶融させることにより、スルボールに所定
の膜厚の予備半田が施されるようにしたものである。
本発明はプリント基板のスルホールに予備半田を施すプ
リント基板の半田コーティング方法に係わり、特に、ク
リーム半田の塗布、溶融によって行われるようにしたプ
リント基板の半田コーティング方法に関する。
リント基板の半田コーティング方法に係わり、特に、ク
リーム半田の塗布、溶融によって行われるようにしたプ
リント基板の半田コーティング方法に関する。
プリント基板に実装される電子部品としては、最近では
、半導体素子の高密度実装化により、プリント基板の表
面のパッドに端子部を直接半田付けを行うSMT化され
た電子部品が用いられるようになった。
、半導体素子の高密度実装化により、プリント基板の表
面のパッドに端子部を直接半田付けを行うSMT化され
た電子部品が用いられるようになった。
また、一方、旧来のプリント基板のスルホールにリード
端子を挿入することで実装を行う電子部品が用いられて
いる。
端子を挿入することで実装を行う電子部品が用いられて
いる。
したがって、プリント基板に電子部品を実装する場合は
、このようなパッドに端子部を直接半田付けを行うもの
と、リード端子をスルボールに挿入することで半田付け
を行うものとが混在されることがあり、プリント基板と
しては、いづれでも実装できるように配慮する必要があ
る。
、このようなパッドに端子部を直接半田付けを行うもの
と、リード端子をスルボールに挿入することで半田付け
を行うものとが混在されることがあり、プリント基板と
しては、いづれでも実装できるように配慮する必要があ
る。
従来は第3図の従来の説明図に示すように電子部品の実
装が行われていた。第3図の(a) (b) (c)は
製造工程図、(d)は要部断面回出ある。
装が行われていた。第3図の(a) (b) (c)は
製造工程図、(d)は要部断面回出ある。
第3図の(a)に示すように、先づ、プリント基板1の
パッド8にはマスキングによってクリーム半田6を塗布
し、クリーム半田6が塗布されたパッド8に端子部9A
を密着させることで(b)に示すように第1の部品9を
積載、加熱し、クリーム半田6を溶融させることで第1
の部品の実装を行う。
パッド8にはマスキングによってクリーム半田6を塗布
し、クリーム半田6が塗布されたパッド8に端子部9A
を密着させることで(b)に示すように第1の部品9を
積載、加熱し、クリーム半田6を溶融させることで第1
の部品の実装を行う。
次に、(C)に示すようにスルボール4に第2の電子部
品10のリード端子10Aを挿入し、ボンディング槽な
どによってランド5に半田11による半田付けを行うこ
とで第2の部品]0の実装を行っていた。
品10のリード端子10Aを挿入し、ボンディング槽な
どによってランド5に半田11による半田付けを行うこ
とで第2の部品]0の実装を行っていた。
このように、一つのプリント基板1にバフF’8に実装
される第1の部品9と、スルボール4に実装される第2
の部品10とが混在された場合ば(a)(b) (c)
に示す工程によって第1の部品9と第2の 。
される第1の部品9と、スルボール4に実装される第2
の部品10とが混在された場合ば(a)(b) (c)
に示す工程によって第1の部品9と第2の 。
部品10とをそれぞれ半田付けすることによってプリン
ト基板1の実装が行われていた。
ト基板1の実装が行われていた。
しかし、このような製造方法では、クリーム半田6の加
熱、溶融時に、第3図の(d)に示すようにプリント基
板1の貫通穴2に導体皮膜3を設けることで形成された
スルボール4の導体皮膜3が酸化され、ランド5の半田
付けに際して、スルホール4に半田11が充填されなく
なる。
熱、溶融時に、第3図の(d)に示すようにプリント基
板1の貫通穴2に導体皮膜3を設けることで形成された
スルボール4の導体皮膜3が酸化され、ランド5の半田
付けに際して、スルホール4に半田11が充填されなく
なる。
したがって、一方のランド(B)5に対しては半田11
が付着されるが、他方のランド(Δ)5に対しては半田
11が付着されなくなり、半田付は不良となる問題を有
していた。
が付着されるが、他方のランド(Δ)5に対しては半田
11が付着されなくなり、半田付は不良となる問題を有
していた。
また、このような半田付は不良が生じた場合は人手によ
って半田11が付着されていないランド5に対して補修
により半田付けを行うことが必要となり、工数を要する
問題を有していた。
って半田11が付着されていないランド5に対して補修
により半田付けを行うことが必要となり、工数を要する
問題を有していた。
面図、(b)は平面図である。
第1図に示すように、スルホール(4)のランド(5)
の一方に所定の厚さのクリーム半田(6)をランド(5
)の表面を十字状に分割することで塗布し、該クリーム
半田(6)の塗布後、該クリーム半田(6)〔作用〕 即ち、ランドに対してもクリーム半田を塗布することに
より、クリーム半田の溶融により、スルホールには予備
半田が行われるようにしたものである。
の一方に所定の厚さのクリーム半田(6)をランド(5
)の表面を十字状に分割することで塗布し、該クリーム
半田(6)の塗布後、該クリーム半田(6)〔作用〕 即ち、ランドに対してもクリーム半田を塗布することに
より、クリーム半田の溶融により、スルホールには予備
半田が行われるようにしたものである。
したがって、第1の部品の半田付けによってスルホール
の導体皮膜力1<酸化されることが防げ、ランドに対す
る半田付けに際して、従来のようなスルホールに半田が
充填されなくなることがなく、半田付けの品質の向上を
図ることができる。
の導体皮膜力1<酸化されることが防げ、ランドに対す
る半田付けに際して、従来のようなスルホールに半田が
充填されなくなることがなく、半田付けの品質の向上を
図ることができる。
以下本発明を第2図を参考に詳細に説明する。
第2図は本発明による一実施例の説明図で、(a)(b
) (c)は製造工程図、(d)はマスクの平面図であ
る。
) (c)は製造工程図、(d)はマスクの平面図であ
る。
全図を通じて、同一符号は同一対象物を示す。
第2図の(a)に示すように、プリント基板1のパッド
8にクリーム半田6を塗布する場合は、同時にランド5
に対してもクリーム半田6の塗布を行うようにしたもの
である。
8にクリーム半田6を塗布する場合は、同時にランド5
に対してもクリーム半田6の塗布を行うようにしたもの
である。
また、このようなりリーム半田6の塗布は(d)に示す
所定箇所にパッド8とランド5とのそれぞれに対応する
パターン13と14とが設けられたプレート12を用い
、プリント基板1にプレート12を重ね合わせ、クリー
ム半田6をマスキングすることで印刷塗布を行うことが
できる。
所定箇所にパッド8とランド5とのそれぞれに対応する
パターン13と14とが設けられたプレート12を用い
、プリント基板1にプレート12を重ね合わせ、クリー
ム半田6をマスキングすることで印刷塗布を行うことが
できる。
このようなりリーム半田6の塗布を行うと、(b)6一
に示すように、第1の部品9の実装を行うために端子部
9八に密着されたクリーム半田6の溶融に際して、ラン
ド5に塗布されたクリーム半田6も同時に溶融され、溶
融されたクリーム半田6がスルホール4に流れ込み、ク
リーム半田6による膜が形成される。
9八に密着されたクリーム半田6の溶融に際して、ラン
ド5に塗布されたクリーム半田6も同時に溶融され、溶
融されたクリーム半田6がスルホール4に流れ込み、ク
リーム半田6による膜が形成される。
したがって、このクリーム半田6による膜によってスル
ホール4を形成している導体皮膜3の酸化を防ぐことが
できる。
ホール4を形成している導体皮膜3の酸化を防ぐことが
できる。
このようにすると、(c)に示す、第2の部品10の実
装に際しては、ランド(B)5をボンディング槽に挿入
することで半田11はスルホール4に充填され、ランl
値A)5に対しても半田11を付着させることができ、
リード端子1〇八をスルホール4に完全に接合させるこ
とができる。
装に際しては、ランド(B)5をボンディング槽に挿入
することで半田11はスルホール4に充填され、ランl
値A)5に対しても半田11を付着させることができ、
リード端子1〇八をスルホール4に完全に接合させるこ
とができる。
しかし、この場合、ランド5に塗布されるクリーム半田
6の塗布量が過大となると、スルホール4にリード端子
LOAの挿入が困難となるため、塗布量は適量にするこ
とが重要となる。
6の塗布量が過大となると、スルホール4にリード端子
LOAの挿入が困難となるため、塗布量は適量にするこ
とが重要となる。
そこで、(d)に示すように、プレート12に設けられ
たランド5に対応するパターン14はスルホール4にク
リーム半田6が塗布されないように、しかも、矩形の表
面に対して均一なりリーム半田6の塗布が行われるよう
に十字状に形成されている。
たランド5に対応するパターン14はスルホール4にク
リーム半田6が塗布されないように、しかも、矩形の表
面に対して均一なりリーム半田6の塗布が行われるよう
に十字状に形成されている。
以上説明したように、本発明によれば、パッド8に実装
される第1の部品9のクリーム半田6による半田付けに
際して、スルホール4にはクリーム半田6による予備半
田付けを行うことができ、スルホール4の酸化を防ぐこ
とができる。
される第1の部品9のクリーム半田6による半田付けに
際して、スルホール4にはクリーム半田6による予備半
田付けを行うことができ、スルホール4の酸化を防ぐこ
とができる。
したがって、次のスルホールに対する第2の部品10の
半田付けの品質を向上させることができ、実用的効果は
大である。
半田付けの品質を向上させることができ、実用的効果は
大である。
第1図は本発明の原理説明図で、(a)は側面断面図、
(b)は平面図。 第2図は本発明による一実施例の説明図で、(a)(b
) (c)は製造工程図、(d)は平面図。 第3図は従来の説明図で、(a) (b) (c)は製
造工程図、(d)は要部断面図を示す。 図において、 1はプリント基板、 2は貫通穴。 3は導体皮膜、 4はスルホール。 5はランド、 6はクリーム半田を示す。 (リ オJ茫明グヴ椙(甲言愛−gF4図 第 1 図 (〕 く 【 復〕
(b)は平面図。 第2図は本発明による一実施例の説明図で、(a)(b
) (c)は製造工程図、(d)は平面図。 第3図は従来の説明図で、(a) (b) (c)は製
造工程図、(d)は要部断面図を示す。 図において、 1はプリント基板、 2は貫通穴。 3は導体皮膜、 4はスルホール。 5はランド、 6はクリーム半田を示す。 (リ オJ茫明グヴ椙(甲言愛−gF4図 第 1 図 (〕 く 【 復〕
Claims (1)
- 【特許請求の範囲】 プリント基板(1)の貫通穴(2)に導体皮膜(3)
を形成することにより構成されたスルホール(4)に所
定の厚さの予備半田を施すプリント基板の半田コーティ
ング方法であって、 前記スルホール(4)のランド(5)の一方に所定の厚
さのクリーム半田(6)を該ランド(5)の表面を十字
状に分割することで塗布し、該クリーム半田(6)の塗
布後、該クリーム半田(6)を溶融させることを特徴と
するプリント基板の半田コーティング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30472786A JPS63155689A (ja) | 1986-12-18 | 1986-12-18 | プリント基板の半田コ−テイング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30472786A JPS63155689A (ja) | 1986-12-18 | 1986-12-18 | プリント基板の半田コ−テイング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63155689A true JPS63155689A (ja) | 1988-06-28 |
Family
ID=17936484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30472786A Pending JPS63155689A (ja) | 1986-12-18 | 1986-12-18 | プリント基板の半田コ−テイング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63155689A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0690081A (ja) * | 1992-09-09 | 1994-03-29 | Matsushita Electric Ind Co Ltd | リード付部品の実装方法 |
JPH08222844A (ja) * | 1995-02-16 | 1996-08-30 | Pfu Ltd | 表面実装形素子の実装方法および表面実装形素子実装用電極構造 |
JP2010080945A (ja) * | 2008-08-29 | 2010-04-08 | Sumitomo Electric System Solutions Co Ltd | 挿入実装部品の半田付け方法、挿入実装部品の半田付け構造及び電子回路基板 |
JP2010212591A (ja) * | 2009-03-12 | 2010-09-24 | Sanyo Electric Co Ltd | 回路基板及びその製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS496465A (ja) * | 1972-02-18 | 1974-01-21 | ||
JPS50153274A (ja) * | 1974-06-01 | 1975-12-10 | ||
JPS5667989A (en) * | 1979-11-09 | 1981-06-08 | Hitachi Ltd | Method of soldering circuit board |
JPS59181694A (ja) * | 1983-03-31 | 1984-10-16 | 日立化成工業株式会社 | 印刷配線板の製造法 |
JPS60260192A (ja) * | 1984-06-06 | 1985-12-23 | 富士電機株式会社 | 混成集積回路の製造方法 |
-
1986
- 1986-12-18 JP JP30472786A patent/JPS63155689A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS496465A (ja) * | 1972-02-18 | 1974-01-21 | ||
JPS50153274A (ja) * | 1974-06-01 | 1975-12-10 | ||
JPS5667989A (en) * | 1979-11-09 | 1981-06-08 | Hitachi Ltd | Method of soldering circuit board |
JPS59181694A (ja) * | 1983-03-31 | 1984-10-16 | 日立化成工業株式会社 | 印刷配線板の製造法 |
JPS60260192A (ja) * | 1984-06-06 | 1985-12-23 | 富士電機株式会社 | 混成集積回路の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0690081A (ja) * | 1992-09-09 | 1994-03-29 | Matsushita Electric Ind Co Ltd | リード付部品の実装方法 |
JPH08222844A (ja) * | 1995-02-16 | 1996-08-30 | Pfu Ltd | 表面実装形素子の実装方法および表面実装形素子実装用電極構造 |
JP2010080945A (ja) * | 2008-08-29 | 2010-04-08 | Sumitomo Electric System Solutions Co Ltd | 挿入実装部品の半田付け方法、挿入実装部品の半田付け構造及び電子回路基板 |
JP2010212591A (ja) * | 2009-03-12 | 2010-09-24 | Sanyo Electric Co Ltd | 回路基板及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100530965B1 (ko) | 인쇄용 마스크, 이를 이용한 솔더 페이스트 인쇄 방법, 표면실장 구조체, 및 그의 제조 방법 | |
JPS63155689A (ja) | プリント基板の半田コ−テイング方法 | |
JP2646688B2 (ja) | 電子部品の半田付け方法 | |
JPH05129753A (ja) | デイスクリート部品およびデイスクリート部品のプリント基板実装方法 | |
JPH0738246A (ja) | はんだ付け方法及び該方法に用いる成形はんだ | |
JPS59186388A (ja) | プリント基板の接続方法 | |
JPS5853890A (ja) | 電子部品のはんだ付け方法 | |
JPH07297526A (ja) | プリント基板 | |
JPS60218900A (ja) | 印刷配線板 | |
JPS635260Y2 (ja) | ||
JPH04243187A (ja) | プリント基板 | |
JPH0621604A (ja) | チップ電子部品表面実装回路基板装置 | |
JP2591766Y2 (ja) | プリント基板 | |
JPS5832488A (ja) | 印刷配線基板装置 | |
JP3051132B2 (ja) | 電子部品の実装方法 | |
JPH04291987A (ja) | 表面実装部品の実装構造 | |
JPH02178992A (ja) | 厚膜回路基板の製造方法 | |
JP3846129B2 (ja) | クリーム半田塗布装置 | |
JPH0265291A (ja) | プリント基板 | |
JPH03233995A (ja) | チップ部品の実装方法 | |
JPS6252959B2 (ja) | ||
JPS6239094A (ja) | プリント基板のチツプ部品実装方法 | |
JPS61231798A (ja) | プリント配線体の製造方法 | |
JPS61199694A (ja) | 混成集積回路の製造方法 | |
JPS58129674U (ja) | 複合基板へのチツプ型部品はんだ付け方法 |