JPH0252495A - フラットパッケージｉｃの実装方法 - Google Patents
フラットパッケージｉｃの実装方法Info
- Publication number
- JPH0252495A JPH0252495A JP63204301A JP20430188A JPH0252495A JP H0252495 A JPH0252495 A JP H0252495A JP 63204301 A JP63204301 A JP 63204301A JP 20430188 A JP20430188 A JP 20430188A JP H0252495 A JPH0252495 A JP H0252495A
- Authority
- JP
- Japan
- Prior art keywords
- flat package
- lead
- mounting
- solder
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 229910000679 solder Inorganic materials 0.000 claims abstract description 14
- 238000000059 patterning Methods 0.000 claims abstract 2
- 238000005476 soldering Methods 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 5
- 239000011889 copper foil Substances 0.000 abstract description 5
- 238000007650 screen-printing Methods 0.000 abstract description 2
- 238000002844 melting Methods 0.000 abstract 1
- 230000008018 melting Effects 0.000 abstract 1
- 238000003909 pattern recognition Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、コンピュータ等に用いられる半導体装置にお
いて、フラットパッケージＩＣを配線基板に実装する方
法に関するものである。
いて、フラットパッケージＩＣを配線基板に実装する方
法に関するものである。
従来の技術
近年、電気製品の軽薄短小化に伴ない、ＩＣの実装もＤ
ＩＰタイプからフラットパッケージタイプが用いられる
ようになって来た。
ＩＰタイプからフラットパッケージタイプが用いられる
ようになって来た。
これの実装にはランドパターンとの位置合わせ方法とし
て、パターン認識を用いたものが用いられている。
て、パターン認識を用いたものが用いられている。
発明が解決しようとする課題
しかしながらフラットパッケージＩＣの大型化、多ピン
化、ファインピッチ化等のため上述した従来のパターン
認識を用いた実装方法では時間がかかり、その設備も高
価となる欠点がある。
化、ファインピッチ化等のため上述した従来のパターン
認識を用いた実装方法では時間がかかり、その設備も高
価となる欠点がある。
本発明はこの問題を解決するだめ、フラットパッケージ
ＩＣを簡単に実装する方法を提供するものである。
ＩＣを簡単に実装する方法を提供するものである。
課題を解決するための手段
この目的を達成するだめ本発明は基板上にソルダーレジ
ストのパターンを厚く形成し、そのレジストのある高く
なった所とレジストのない低いくぼみを形成し、このく
ぼみにＩＣのリードを、はめ込むことによシ位置合わせ
が容易になる。
ストのパターンを厚く形成し、そのレジストのある高く
なった所とレジストのない低いくぼみを形成し、このく
ぼみにＩＣのリードを、はめ込むことによシ位置合わせ
が容易になる。
作 用
本発明は基板上のパターンにソルダーレジストを厚く形
成させるため、位置合わせ請度が高く、簡単に実装でき
る。
成させるため、位置合わせ請度が高く、簡単に実装でき
る。
実施例
以下に本発明の実施例とともに説明する。第１図は本発
明の一実施例を示す外観図である。同図において、１は
フラットパッケージＩＣ１２はそのフラットパッケージ
エＣ１のリード、３はソルダーレジスト、４はプリント
基板である。
明の一実施例を示す外観図である。同図において、１は
フラットパッケージＩＣ１２はそのフラットパッケージ
エＣ１のリード、３はソルダーレジスト、４はプリント
基板である。
以下、第２図〜第５図を用いてその工程を具体的に説明
する。先ず、第２図に示すようにガラスエポキシ樹脂か
らなるプリント基板４上にフラットパッケージエＣ１を
実装するための銅箔ランドパターン６を設ける。次にこ
のプリント基板４上にフラットパッケージエＣ１のリー
ド２が接合するところを除いて、第３図に示すようにソ
ルダレジスト３を厚く（約１００μｍ）形成する。
する。先ず、第２図に示すようにガラスエポキシ樹脂か
らなるプリント基板４上にフラットパッケージエＣ１を
実装するための銅箔ランドパターン６を設ける。次にこ
のプリント基板４上にフラットパッケージエＣ１のリー
ド２が接合するところを除いて、第３図に示すようにソ
ルダレジスト３を厚く（約１００μｍ）形成する。
さらに第４図に示すようにリード２と接する所に半田ス
ペーストロをスクリーン印刷により形成させる。
ペーストロをスクリーン印刷により形成させる。
このような工程を経た後、第５図に示すようにフラット
パッケージエＣ１を吸引チューブ８の先に付けた吸引パ
ッド７で吸着し、ロボットを用い、所定の実装位置に降
して、少し揺すシ完全に合わし、リフロー炉に入れ、半
田ペースト６を融かしフラットパッケージＩＣ１のリー
ド２と銅箔ランドパターン６とを接合する。このように
して第１図に示すフラン）ＩＣの実装が行なわれる。
パッケージエＣ１を吸引チューブ８の先に付けた吸引パ
ッド７で吸着し、ロボットを用い、所定の実装位置に降
して、少し揺すシ完全に合わし、リフロー炉に入れ、半
田ペースト６を融かしフラットパッケージＩＣ１のリー
ド２と銅箔ランドパターン６とを接合する。このように
して第１図に示すフラン）ＩＣの実装が行なわれる。
この実施例によればソルダレジスト３が従来用いられて
いるものより厚く、かつリード２に合う所を抜いている
ため、くぼみ状になっておシ、実装時リード２を少し揺
すると、リード２がくぼみに入る。このためパターン認
識をしなくとも位置合わせが容易である。
いるものより厚く、かつリード２に合う所を抜いている
ため、くぼみ状になっておシ、実装時リード２を少し揺
すると、リード２がくぼみに入る。このためパターン認
識をしなくとも位置合わせが容易である。
またンルダレジストを写真法で形成することにより、そ
の位置精度を高めることができる。
の位置精度を高めることができる。
さらに、半田ペースト６の隣のリード２とのブリッジが
起こりにくく、リード２間の径路も長くなるため湿中で
の劣化も起こりにくい。
起こりにくく、リード２間の径路も長くなるため湿中で
の劣化も起こりにくい。
発明の効果
上記実施例より明らかなように本発明によれば、ソルダ
レジスト層に工夫を施したことによｐ 、ＩＣを正確に
かつ容易に配線基板上に位置合せを行うことができ、実
装の効率を高めることができる。
レジスト層に工夫を施したことによｐ 、ＩＣを正確に
かつ容易に配線基板上に位置合せを行うことができ、実
装の効率を高めることができる。
第１図は本発明の一実施例によるフラットパッケージＩ
Ｃの実装方法を用いた実装状態を示す斜視図、第２図〜
第６図は同工程における要部斜視図である。 １・・・・・・フラットパッケージＩＣ１２・・・・・
・リード、３・・・・・・ソルダーレジスト、４・・・
・・・プリント基板、５・・・・・・銅箔ランドパター
ン。
Ｃの実装方法を用いた実装状態を示す斜視図、第２図〜
第６図は同工程における要部斜視図である。 １・・・・・・フラットパッケージＩＣ１２・・・・・
・リード、３・・・・・・ソルダーレジスト、４・・・
・・・プリント基板、５・・・・・・銅箔ランドパター
ン。
Claims (1)
- 配線基板上に、少くともフラットパッケージＩＣのリ
ードに対応する部分を除いて厚くソルダーレジストパタ
ーンニングすることにより、そのリードに対応する部分
をくぼみ状に形成し、このくぼみ状の部分の中に前記リ
ードを挿入し、半田付けすることを特徴とするフラット
パッケージＩＣの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63204301A JPH0252495A (ja) | 1988-08-17 | 1988-08-17 | フラットパッケージｉｃの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63204301A JPH0252495A (ja) | 1988-08-17 | 1988-08-17 | フラットパッケージｉｃの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0252495A true JPH0252495A (ja) | 1990-02-22 |
Family
ID=16488214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63204301A Pending JPH0252495A (ja) | 1988-08-17 | 1988-08-17 | フラットパッケージｉｃの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0252495A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8142140B2 (en) | 2007-03-23 | 2012-03-27 | Nec Corporation | Fan unit, electronic apparatus with fan unit, method of opening/closing shutter of fan unit, and shutter |
| CN112916972A (zh) * | 2021-01-27 | 2021-06-08 | 长沙安牧泉智能科技有限公司 | 一种功率芯片无工装定位焊接方法 |
-
1988
- 1988-08-17 JP JP63204301A patent/JPH0252495A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8142140B2 (en) | 2007-03-23 | 2012-03-27 | Nec Corporation | Fan unit, electronic apparatus with fan unit, method of opening/closing shutter of fan unit, and shutter |
| CN112916972A (zh) * | 2021-01-27 | 2021-06-08 | 长沙安牧泉智能科技有限公司 | 一种功率芯片无工装定位焊接方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0157284B1 (ko) | 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지 | |
| JPH10189806A (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| JP3817785B2 (ja) | インタポーザ基板 | |
| JPH0252495A (ja) | フラットパッケージｉｃの実装方法 | |
| JPH08111578A (ja) | ボールグリッドアレイパッケージ実装用基板の製造方法 | |
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| JPH05335438A (ja) | リードレスチップキャリア | |
| JPH0537146A (ja) | 配線基板 | |
| JPS58134454A (ja) | リ−ドボンデイング構造 | |
| JPH05206627A (ja) | リード接続用電極及びリード・電極の接続方法 | |
| JPH0983093A (ja) | プリント配線板 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP2550219Y2 (ja) | 回路基板装置 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPH0697231A (ja) | 回路部品搭載用可撓性回路配線基板及びその製造法 | |
| JPS6272473A (ja) | はんだ付装置 | |
| JPH06283834A (ja) | 配線回路板、その製造方法及びリード接続方法 | |
| JPS598391A (ja) | 平面実装用ハンダ板 | |
| JP3453900B2 (ja) | フィルムキャリアテープ | |
| JPH04243187A (ja) | プリント基板 | |
| JPH04370995A (ja) | Ｐｇａ型電子部品の面実装方法 | |
| JPH04271190A (ja) | 表面実装型半導体装置の実装方法 | |
| JPH05102651A (ja) | 回路素子の表面実装方法 | |
| JPH0443697A (ja) | ハンダ付け方法 | |
| JP2002280704A (ja) | 表面実装用電子部品の実装構造および実装方法 |